JPH036721A - Cpu reset circuit - Google Patents
Cpu reset circuitInfo
- Publication number
- JPH036721A JPH036721A JP1143583A JP14358389A JPH036721A JP H036721 A JPH036721 A JP H036721A JP 1143583 A JP1143583 A JP 1143583A JP 14358389 A JP14358389 A JP 14358389A JP H036721 A JPH036721 A JP H036721A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu
- circuit
- reset
- reset circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＣＰＵのリセット回路に関し、特にマイクロ
コンピュータ−のプログラムによりモーター、ソレノイ
ド等を制御する制御系において、マイクロコンピュータ
−のリセット回路に供給する電圧を検出し、かつ検出さ
れた電圧値に応じて前記リセット回路に供給する電圧の
印加、停止を制御するＣＰＵのリセット回路に関スる。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a reset circuit for a CPU, and particularly to a control system that controls a motor, a solenoid, etc. using a microcomputer program. The present invention relates to a reset circuit for a CPU that detects a voltage applied to the CPU and controls application and stop of the voltage supplied to the reset circuit according to the detected voltage value.
従来、この種のＣＰＵのリセット回路においては、第３
図に示すように装置の電源回路１１より供給さｈる二次
電源電圧すなわち通常＋５ｖ電圧Ａが端子５に直接印加
され、抵抗器２及びコンデンサ３０時定数により波形整
形したリセット信号Ｂがｃｐｕｉのリセット端子６に印
加されていた。Conventionally, in this type of CPU reset circuit, the third
As shown in the figure, the secondary power supply voltage, usually +5V voltage A, supplied from the power supply circuit 11 of the device is directly applied to the terminal 5, and the reset signal B whose waveform is shaped by the time constant of the resistor 2 and capacitor 30 is sent to the CPU. It was applied to the reset terminal 6.
しかし、−次電源９をスイッチ１ｏにより投入、あるい
は切断された時には、二次電源すなわち＋５ｖ１！圧Ａ
の立ち上り、立ち下りが第４図（ａ）に示すようにゆる
やかな特性の場合がある。このような条件において、前
記従来例ではＣＰＵ１のリセット端子６に印加されるリ
セット信号Ｂは第４図（ｂ）に示すような波形となり、
前記電源スィッチ１０を切断後部、再投入すると、ＣＰ
Ｕ１に印加されるリセット信号ＢはＣＰＵＩのスレッシ
ョルド電圧ｖＴＴ１まで降下せずに上昇するため、０Ｐ
Ｕ１は初期リセットが働かない。この時のＣＰＵ１の内
部リセット回路部で受ける論理的リセット信号波形を第
４図（ｃ）に示す。ＣＰＵ１の初期リセットが働かない
と、ＣＰＵＩの電源電圧がすでに動作可能最低電圧を下
回っているため、ＣＰＵ１の動作は異常となりプログラ
ムが暴走し、後段のモータ８ａやソレノイド８ｂ等を駆
動する駆動回路７に制御信号Ｃを出力して、前記モータ
８ａやソレノイド８ｂに電流が流れた状態で保持されて
しまう等により、駆動回路７．モータａ、ソレノイド８
ｂ等を破壊する欠点があった。However, when the negative power supply 9 is turned on or off by the switch 1o, the secondary power supply, that is, +5v1! Pressure A
There are cases where the rising and falling characteristics of the signal are gradual as shown in FIG. 4(a). Under such conditions, in the conventional example, the reset signal B applied to the reset terminal 6 of the CPU 1 has a waveform as shown in FIG. 4(b),
When the power switch 10 is turned off and then turned on again, the CP
Since the reset signal B applied to U1 rises without falling to the CPUI threshold voltage vTT1, 0P
Initial reset does not work for U1. The logical reset signal waveform received by the internal reset circuit section of the CPU 1 at this time is shown in FIG. 4(c). If the initial reset of the CPU 1 does not work, the CPU 1's operation will become abnormal and the program will run out of control because the CPU power supply voltage is already below the minimum operating voltage, and the drive circuit 7 that drives the motor 8a, solenoid 8b, etc. in the subsequent stage will The drive circuit 7. outputs the control signal C to the motor 8a and the solenoid 8b, and the current is maintained in the state flowing through the motor 8a and the solenoid 8b. Motor a, solenoid 8
It had the disadvantage of destroying b.
本発明においては、ＣＰＵのリセット回路に供給する電
源電圧値を検出し、その検出された電圧に応じてリセッ
ト回路に供給する電圧の印加、停止を制御すること及び
ＣＰＵのリセット端子に保持された電圧を、電源切断時
には素早く放電される。In the present invention, the value of the power supply voltage supplied to the reset circuit of the CPU is detected, and the application and stop of the voltage supplied to the reset circuit is controlled according to the detected voltage, and the value of the power supply voltage supplied to the reset circuit of the CPU is controlled. The voltage is quickly discharged when the power is cut off.
次に、本発明の実施例について図面を参照して説明する
。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は、本発明の実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
第１図において、装置の電源回路１１より供給される二
次電源電圧Ａを端子５より入力し、トランジスタ１２．
抵抗器１５，１８．ツェナーダイオード１３により構成
された電圧検出回路を通し、従来のリセット回路に電圧
を印加するものであり、トランジスタ１２のベース電流
は抵抗器１６及びツェナーダイオードを通して流れるた
め、トランジスタ１２をオンさせるには電源電圧Ａの電
圧値ＶＯＷは次式の関係となる。In FIG. 1, a secondary power supply voltage A supplied from a power supply circuit 11 of the device is inputted from a terminal 5, and a transistor 12.
Resistors 15, 18. A voltage is applied to a conventional reset circuit through a voltage detection circuit composed of a Zener diode 13, and since the base current of the transistor 12 flows through the resistor 16 and the Zener diode, the power supply is required to turn on the transistor 12. The voltage value VOW of voltage A has the following relationship.
Ｖ工≧Ｅ、＋Ｅｂ−ｔ−Ｅ。V engineering≧E, +Eb-t-E.
ここでｓＥｔはツェナー電圧、Ｅ、は抵抗器１６の端子
間電圧、Ｅ、はトランジスタ１２のコレクタ・ベース間
電圧をそれぞれ示している。したがって、ツェナーダイ
オードのツェナー電圧を装置の電源特性に合わせて適当
に選ぶことにより、前記電源電圧Ａの電圧値Ｖｓｗを変
えることが可能である。Here, sEt represents the Zener voltage, E represents the voltage between the terminals of the resistor 16, and E represents the voltage between the collector and base of the transistor 12, respectively. Therefore, by appropriately selecting the Zener voltage of the Zener diode in accordance with the power supply characteristics of the device, it is possible to change the voltage value Vsw of the power supply voltage A.
また、第３図において１４はトランジスタ１２がオフし
た時に、ＣＰＵ１のＲＥＳＥＴ端子の電圧を素早く降下
させるための放電用の抵抗器であり、この時コンデンサ
３に充電された電荷は、ダイオード４及び前記抵抗器１
４を通してアースされ放電する。また、この放電時の時
定数はコンデンサ３と抵抗器１４の値によって決定され
る。Further, in FIG. 3, 14 is a discharging resistor for quickly lowering the voltage at the RESET terminal of the CPU 1 when the transistor 12 is turned off. Resistor 1
4 is grounded and discharged. Further, the time constant during this discharge is determined by the values of the capacitor 3 and resistor 14.
第２図には、本発明の実施例を示す回路による各部の波
形例を示したものであり、第２図（ａ）は電源電圧Ａの
波形を示し、第２図（ｂ）はＣＰＵ １のリセット端子
６に印加されるリセット信号Ｃの波形を示し、第２図（
ｃ）はＣＰＵ１の内部リセット回路で受ける論理的リセ
ット信号波形を示している。FIG. 2 shows an example of the waveform of each part of the circuit showing the embodiment of the present invention, FIG. 2(a) shows the waveform of the power supply voltage A, and FIG. 2(b) shows the waveform of the CPU 1. The waveform of the reset signal C applied to the reset terminal 6 of is shown in FIG.
c) shows the logical reset signal waveform received by the internal reset circuit of the CPU1.
本発明によれば、トランジスタ、ツェナーダイオード各
１個及び抵抗器３個により構成さｈた回路を付加するこ
とにより、装置の電源投入時及び切断時において、電源
特性に影響されず、常に安定なリセット信号をＣＰＵに
供給し得る点において、第１図に示す従来例におけるＣ
ＰＵのリセット回路と異なり、安易に信頼性の高いＣＰ
Ｕのリセット回路が実現できる。According to the present invention, by adding a circuit composed of one transistor, one Zener diode, and three resistors, the device is always stable without being affected by the power supply characteristics when the device is turned on and off. The C in the conventional example shown in FIG.
Unlike PU reset circuit, easy and reliable CP
A U reset circuit can be realized.
本発明は以上説明したように、電圧検出回路を付加し、
さらに放電用素子を付加することにより、信頼性の高い
ＣＰＵのリセット回路を安易に実現しうる効果がある。As explained above, the present invention adds a voltage detection circuit,
Furthermore, by adding a discharge element, a highly reliable CPU reset circuit can be easily realized.
第１図は本発明の一実施例の回路図、第２図（ａ）、
（ｂ）、 （ｃ）は本実旅例の各部の波形図、第３図は
従来のＣＰＵのリセット回路図、第４図（ａ）。
（ｂ） 、 （ｃ）は第３図における回路図の各部の波
形図である。
１・・・・・・ＣＰＵ、２・・・・・・抵抗器、３・・
・・・・コンデンサ、４・・・・・・ダイオード、５，
６・・・・・・端子、７・・・・・・駆動回路、８ａ・
・・・・・モーター ８ｂ・・・・・・ソレノイド、９
・・・・・・−次電源、１０・・・・・・電源スィッチ
、１１・・・・・・電源回路、１２・・・・・・ＰＮＰ
）ランジスタ、１３・・・・・・ツェナーダイオード
、１４・・・・・・抵抗器、１５・・・・・・抵抗器、
１６・・・・・・抵抗器。FIG. 1 is a circuit diagram of an embodiment of the present invention, FIG. 2(a),
(b) and (c) are waveform diagrams of various parts of this actual journey example, Fig. 3 is a reset circuit diagram of a conventional CPU, and Fig. 4 (a). (b) and (c) are waveform diagrams of various parts of the circuit diagram in FIG. 3. 1...CPU, 2...Resistor, 3...
... Capacitor, 4 ... Diode, 5,
6...Terminal, 7...Drive circuit, 8a.
...Motor 8b...Solenoid, 9
......-Next power supply, 10...Power switch, 11...Power circuit, 12...PNP
) transistor, 13... Zener diode, 14... resistor, 15... resistor,
16...Resistor.
Claims (1)
御する電子回路にマイクロコンピューターを使用し、前
記メカニズムの制御信号を前記マイクロコンピューター
のプログラムによって制御する制御回路において、前記
マイクロコンピューターの初期リセット回路に印加する
電源電圧を検出する手段と、その検出された電圧値に応
じて前記リセット回路に供給する電圧の印加、停止を制
御する手段と、前記リセット回路に供給する電圧を停止
した時は、前記マイクロコンピューターのリセット端子
に保持された電圧を放電させる放電素子とを備えている
ことを特徴とするＣＰＵのリセット回路。A control circuit having a control system for driving a mechanism, using a microcomputer as an electronic circuit for controlling the mechanism, and applying a control signal for the mechanism to an initial reset circuit of the microcomputer, in which a control signal for the mechanism is controlled by a program of the microcomputer. means for detecting a power supply voltage to be supplied to the reset circuit; means for controlling application and stopping of the voltage supplied to the reset circuit according to the detected voltage value; A reset circuit for a CPU, comprising: a discharge element that discharges a voltage held at a reset terminal of the computer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143583A JPH036721A (en) | 1989-06-05 | 1989-06-05 | Cpu reset circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1143583A JPH036721A (en) | 1989-06-05 | 1989-06-05 | Cpu reset circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036721A true JPH036721A (en) | 1991-01-14 |
Family
ID=15342113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1143583A Pending JPH036721A (en) | 1989-06-05 | 1989-06-05 | Cpu reset circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036721A (en) |
-
1989
- 1989-06-05 JP JP1143583A patent/JPH036721A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4363068A (en) | Power FET short circuit protection | |
| US5124616A (en) | Circuit for driving a load and for producing a signal indicative of the condition of the load | |
| JPH036721A (en) | Cpu reset circuit | |
| JP2854347B2 (en) | Laser diode protection circuit | |
| JP2002101547A (en) | Power supply circuit for liquid crystal display | |
| JPH0441368Y2 (en) | ||
| KR100423656B1 (en) | watchdog circuit of ECU for vehicle | |
| KR960027048A (en) | Power antenna driving device with safety function | |
| JPH02116556A (en) | Solenoid drive device | |
| JPH09182448A (en) | Overcurrent protective circuit for inverter controller | |
| JPH0143650Y2 (en) | ||
| JP3742548B2 (en) | Headlamp load line short detection device | |
| JPH0742197Y2 (en) | Load drive device with protection function | |
| JP2002067792A (en) | Load line short detection device in headlamp Hi control | |
| JPH036728B2 (en) | ||
| KR940008013Y1 (en) | Safty apparatus to open circuit for high frequency induction heating oven | |
| JPH07227038A (en) | Load driving circuit | |
| KR200155922Y1 (en) | Electronic control unit | |
| JP3182427B2 (en) | Vehicle voltage regulator | |
| JPH0752372B2 (en) | Solenoid drive circuit | |
| JPH0614384Y2 (en) | Latching relay drive circuit | |
| KR880002126Y1 (en) | Reset circuit of microprocess | |
| JP2000184777A (en) | Start control circuit for motor | |
| JPH0326685Y2 (en) | ||
| JPS6369415A (en) | Abnormal voltage protecting circuit |