JPH0367337B2 - - Google Patents

Info

Publication number
JPH0367337B2
JPH0367337B2 JP58077936A JP7793683A JPH0367337B2 JP H0367337 B2 JPH0367337 B2 JP H0367337B2 JP 58077936 A JP58077936 A JP 58077936A JP 7793683 A JP7793683 A JP 7793683A JP H0367337 B2 JPH0367337 B2 JP H0367337B2
Authority
JP
Japan
Prior art keywords
chip
resin
substrate
chip component
protective resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58077936A
Other languages
English (en)
Other versions
JPS59202642A (ja
Inventor
Koji Tanaka
Chikashi Ito
Toshio Sonobe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP58077936A priority Critical patent/JPS59202642A/ja
Publication of JPS59202642A publication Critical patent/JPS59202642A/ja
Publication of JPH0367337B2 publication Critical patent/JPH0367337B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 本発明は、フリツプチツプ等のチツプ部品を搭
載した混成集積回路装置の製造方法に関し、特に
チツプ部品への保護樹脂を被覆方法に関するもの
である。
従来のフリツプチツプ素子搭載混成集積回路装
置に於いては、アルミナ等の基板にフリツプチツ
プ素子を半田組付した後、あるいはこの組付基板
をケースに接着した後に、保護用の樹脂を被覆し
ていた。ところがこの構成のものでは、保護用の
樹脂がチツプと基板の間に侵入する為、樹脂とチ
ツプ接続部の半田との間に熱ストレスが発生し、
半田が熱疲労することがあつた。
本発明の目的は、上記の半田熱疲労を防ぐた
め、チツプ部品と基板との間には樹脂を侵入させ
ない構造の形成方法と提供することである。
以下、本発明の実施例について説明する。第１
図は製造装置の概要を示し、１はフリツプチツプ
等のチツプ部品２が半田２３により組付けられた
配線基板であり、半田２３の厚みにより、チツプ
部品２の下部（下面）と配線基板とは離間されて
いる。３は窒素ガス雰囲気６中に設置された基板
加熱用の加熱装置、４は基板１上に組付部品の保
護樹脂５を注入するノズルである。尚、保護樹脂
５は加熱硬化型の樹脂である。これらによつて基
板１を窒素ガス雰囲気６で加熱装置３により、高
温に保つた状態で、チツプ２の中央部真上又は上
方に設置したノズル４から樹脂５を適量滴下し、
同時に樹脂硬化を行なうものである。
前記構成により樹脂５の被覆を行なうと、基板
１を高温状態にして加熱硬化型の樹脂を硬化させ
ることにより、シリコーンゲル等の硬化前の粘度
の非常に低い樹脂でも基板１の流れ出しが小さい
うちに硬化させることができる。また窒素雰囲気
中にて基板１上のチツプ２の中央部真上に樹脂５
の注入ノズル４を設置し、これより樹脂を適量滴
下すると、樹脂はチツプ２の面２１部より面２２
を伝わり、基板１上へ流れ出し、この時基板１の
温度が低い場合には樹脂５は流れ易いので基板１
とチツプ２の間まで侵入してしまうが、基板温度
が高い場合には、樹脂の流れ出しが小さいうちに
硬化させるので、基板１とチツプ２との間の空間
への樹脂５の侵入を微量に抑えられ、基板１とチ
ツプ２との間に中空部が形成されて、この部分に
窒素ガス６を閉じ込めることができる。
このような構成により、チツプ２と基板１の間
への樹脂５の侵入を抑えられる。そこで、チツプ
２に働く樹脂５の押し上げ応力は著しく低下し、
チツプ２と基板１の半田付部の破断寿命を大幅に
向上できる。一方、間に窒素ガスを封入してある
ため、チツプ部品の特性低下を極力防ぐことがで
きる。
また、第３図に示すように、基板１に半田７１
で接着されたコンデンサチツプ７等の他のチツプ
部品に対しても同様な効果がある。またチツプ素
子２の表面保護が十分であれば、第４図に示すよ
うに、窒素雰囲気中に代えて空気中に於いて樹脂
５の被覆を行い、チツプ２と基板１との間に空気
８を閉じ込めた場合でも同じ効果がある。
以上述べたように本発明では、チツプ部品を半
田接続した基板を、加熱した状態におき、チツプ
部品の上方より保護用樹脂を滴下しているから、
滴下された保護用樹脂はチツプ部品の上面から側
面を介して基板上へ流れ出した後、チツプ下部と
基板との間の空間に侵入する前に硬化されるた
め、チツプ部品と基板間に所望の空間を形成しつ
つ保護用樹脂にてチツプ部品を密封でき、半田接
続部分の熱疲労を防止できる構造が容易に得られ
る。
【図面の簡単な説明】
第１図及び第２図は本発明の一実施例を示す製
造装置の模式図及び混成集積回路装置の断面図、
第３，４図は本発明の他の応用例を示す混成集積
回路装置の断面図である。 １……配線基板、２……チツプ部品、３……加
熱装置、４……ノズル、５……保護用樹脂、６…
…窒素ガス雰囲気。

Claims (1)

    【特許請求の範囲】
  1. １ チツプ部品の下部を基板面より離間させて半
    田接続した基板を、保護用樹脂のほぼ硬化温度ま
    で加熱した状態におき、前記チツプ部品の上方よ
    り前記保護用樹脂を滴下し、前記チツプ部品下部
    と基板との間の空間に侵入する前に硬化させて、
    前記チツプ部品と前記基板との間に中空部を形成
    しつつ前記チツプ部品を前記保護用樹脂にて密封
    するようにした混成集積回路装置の製造方法。
JP58077936A 1983-05-02 1983-05-02 混成集積回路装置の製造方法 Granted JPS59202642A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58077936A JPS59202642A (ja) 1983-05-02 1983-05-02 混成集積回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58077936A JPS59202642A (ja) 1983-05-02 1983-05-02 混成集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59202642A JPS59202642A (ja) 1984-11-16
JPH0367337B2 true JPH0367337B2 (ja) 1991-10-22

Family

ID=13647960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58077936A Granted JPS59202642A (ja) 1983-05-02 1983-05-02 混成集積回路装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59202642A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPS62116542U (ja) * 1986-01-17 1987-07-24
JPH01132129A (ja) * 1987-11-18 1989-05-24 Sanyo Electric Co Ltd 混成集積回路の製造方法
US6376915B1 (en) 1999-02-26 2002-04-23 Rohm Co., Ltd Semiconductor device and semiconductor chip

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2539498A1 (de) * 1975-09-05 1977-03-17 Standard Elektrik Lorenz Ag Elektronische anordnung zum erzeugen von zwei wechselspannungen mit einstellbarer phasenlage
JPS5831539A (ja) * 1981-08-19 1983-02-24 Nec Corp 混成集積回路の製造方法

Also Published As

Publication number Publication date
JPS59202642A (ja) 1984-11-16

Similar Documents

Publication Publication Date Title
US5811317A (en) Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
US5610442A (en) Semiconductor device package fabrication method and apparatus
US5473814A (en) Process for surface mounting flip chip carrier modules
US5639696A (en) Microelectronic integrated circuit mounted on circuit board with solder column grid array interconnection, and method of fabricating the solder column grid array
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
JP2001326236A (ja) 半導体装置の製造方法
JPWO2000002243A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPWO2000002245A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6169022B1 (en) Method of forming projection electrodes
US5844319A (en) Microelectronic assembly with collar surrounding integrated circuit component on a substrate
US5962925A (en) Mounting structure of electronic component having bumps
JP3391282B2 (ja) 電子部品の製造方法
JPH10112478A (ja) ボールグリッドアレイ半導体装置及びその実装方法
JP2930186B2 (ja) 半導体装置の実装方法および半導体装置の実装体
KR100355323B1 (ko) 캐리어와 그를 포함하는 반도체 장치
JPH1187424A (ja) 半導体装置およびその製造方法
JPH0367337B2 (ja)
JP3666576B2 (ja) 多層モジュールおよびその製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2570468B2 (ja) Ｌｓｉモジュールの製造方法
JPS601849A (ja) 電子部品の接続方法
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP2007243106A (ja) 半導体パッケージ構造
JP2914569B1 (ja) 半導体素子の実装方法とその実装体