JPS601849A - 電子部品の接続方法 - Google Patents

電子部品の接続方法

Info

Publication number
JPS601849A
JPS601849A JP58109845A JP10984583A JPS601849A JP S601849 A JPS601849 A JP S601849A JP 58109845 A JP58109845 A JP 58109845A JP 10984583 A JP10984583 A JP 10984583A JP S601849 A JPS601849 A JP S601849A
Authority
JP
Japan
Prior art keywords
holes
tape
substrate
forming surface
coated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58109845A
Other languages
English (en)
Inventor
Yukihiro Inoue
幸弘 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP58109845A priority Critical patent/JPS601849A/ja
Publication of JPS601849A publication Critical patent/JPS601849A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H10W72/325—Die-attach connectors having a filler embedded in a matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はＬＳＩチップなどの電子部品の接続方法に関し
、特に基板上の配線パターンとの接続において、接続温
度を下げることができるとともに基板材料及び配線材料
の材質に関係なく適正な接続が得られる新規な電子部品
の接続方法に関するものである。
〈従来技術〉 従来性なわれている電子部品（ＬＳＩ）と基板との一般
的な接続方法は、たとえば、第１図に示す様にＬＳＩチ
ップ１のアルミパッド２にバリアーメタル３を形成し、
その上に半田バンプもしくはＡｕバンプ４を形成し、こ
のバンプを介して基板６の配線５に接続している。
しかしながら、前者の半田バンプによる接続の際はおよ
そ２５０℃で加熱し、又後者のＡｕバンプによるときは
およそ４５０℃で加熱する必要があり、いづれの方法も
相当の高温がＬＳＩチップ１と基板６に加わる。このた
め、基板材料は耐熱性のものに限定されるという問題と
ともに、カーボン等のように金属の共晶結合による接続
ができないような材料にて形成された基板配線には上記
従来の接続方法を採用することができないという問題が
あった。
〈目　的〉 それゆえ、本発明は低温下の接続が可能であり、しかも
基板配線材料の材質に関係なく適正な接続が得られる新
規な電子部品の接続方法を提供するものである。
〈実施例〉 以下図にもとづいて本発明の詳細な説明する。
第２図は本発明方法によって基板に電子部品を取イｑた
図である。
図において、１はＬＳＩチップ、２は該チップのアルミ
パッド、５は基板６に形成した配線である０ ８はＬＳＩチップ１のパッド形成面と基板６の配線形成
面との間に介在させた絶縁層、たとえばアクリル系の光
硬化性樹脂テープである。このテープはＬＳＩチップｌ
のアルミパッド２に対向する部分に透孔が形成され、そ
の中に銀ペースト等の導電性接着剤７が注入塗布されて
いて、この接着剤７にてＬＳＩチップのアルミパッド２
と基板の配線５とが電気的に結合されている。
第３図は接続手順を示すもので、この図により今少し詳
細に説明する。
まず、アルミパッド２を具えたＬＳＩウェハー１（図■
）のパッド形成面にアクリル系の光硬化性樹脂テープ８
をコートする（図■）。次にテープ８のアルミパッド２
に対向する部分をフォトエツチング方式にて透孔９を形
成しく図０）、その透孔９に印刷手段にて導電性接着剤
（銀ペースト）７を注入塗布する（因■）。そして、矢
印の部分でカッティングして（図■）、パッド形成面に
光硬化性樹脂テープ８を形成し、このテープ８の透孔９
に導電性接着剤７を注入塗布してなるＬＳＩチップ１を
得る（図の）。
こうして得られたＬＳＩチップ１のテープ面を基板８の
配線形成面に合わせ、さらに導電性接着剤７の部分と配
線５とを位置合わせしたのち、２０に９／、Ｉで加圧し
た状態で＋５０°Ｃの算囲気の中に１時間程度置いて硬
化させる。
このようにして従来よりもかなり低い温度下で基板と電
子部品を接続することかでき、同時に光硬化性樹脂テー
プ８に５ｔａｎｄ　ｏｆｆの役目を兼ねさせることがで
きる。
〈効　果〉 以上の様に本発明によれば、電子部品のバンド形成面と
基板との間に、該パッドに対応する部分に透孔を形成し
てなる絶縁層を介在させ、且つ該絶縁層の透孔に導電性
接着剤を介在させることにより、１）８記基板に電子部
品を接続するようにしたから、低温下で接続することが
できる。このため熱による基板の変形を防止することが
できる。また導電性接着剤を用いているのでどのような
基板配線側斜であっても電子部品を接続することができ
る。
【図面の簡単な説明】
第１図は従来の接続方法を示す図、第２図は本発明方法
による接続状態を示す図、第３図０〜Ｏは本発明方法に
よる接続手順を示す図である。 １はＬＳＩチップ、２はアルミパッド、５は配線、６は
基板、７は導電性接着剤、８は光硬化性樹脂テープ、９
は透孔。 代理人　弁理士　福　士　愛　彦（他２名）第３図 第１図 の ■　′

Claims (1)

    【特許請求の範囲】
  1. １　電子部品のパッド形成面と基板との間に、該パッド
    に対応する部分に透孔を形成してなる絶縁層を介在させ
    、且つ該絶縁層の透孔に導電性接着剤を介在させること
    により、前記基板に電子部品を接続するようにしたこと
    を特徴とする電子部品の接続方法。
JP58109845A 1983-06-17 1983-06-17 電子部品の接続方法 Pending JPS601849A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58109845A JPS601849A (ja) 1983-06-17 1983-06-17 電子部品の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58109845A JPS601849A (ja) 1983-06-17 1983-06-17 電子部品の接続方法

Publications (1)

Publication Number Publication Date
JPS601849A true JPS601849A (ja) 1985-01-08

Family

ID=14520651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58109845A Pending JPS601849A (ja) 1983-06-17 1983-06-17 電子部品の接続方法

Country Status (1)

Country Link
JP (1) JPS601849A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991009419A1 (en) * 1989-12-18 1991-06-27 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
EP0475022A1 (en) * 1990-09-13 1992-03-18 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a thermoplastic interposer
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
EP0810649A3 (en) * 1996-05-28 1998-12-23 Motorola, Inc. Method for coupling substrates and structure
EP0962978A1 (en) * 1998-06-04 1999-12-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
US6219911B1 (en) 1998-03-23 2001-04-24 Polymer Flip Chip Corp. Flip chip mounting technique
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
EP1022774A3 (en) * 1999-01-21 2003-08-06 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
EP1306897A3 (en) * 2001-10-29 2005-05-11 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05503191A (ja) * 1989-12-18 1993-05-27 エポキシ・テクノロジー・インコーポレーテツド 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5879761A (en) * 1989-12-18 1999-03-09 Polymer Flip Chip Corporation Method for forming electrically conductive polymer interconnects on electrical substrates
US5918364A (en) * 1989-12-18 1999-07-06 Polymer Flip Chip Corporation Method of forming electrically conductive polymer interconnects on electrical substrates
EP1089331A3 (en) * 1989-12-18 2004-06-23 PFC Corporation Flip chip technology using electrically conductive polymers and dieletrics
US6138348A (en) * 1989-12-18 2000-10-31 Polymer Flip Chip Corporation Method of forming electrically conductive polymer interconnects on electrical substrates
WO1991009419A1 (en) * 1989-12-18 1991-06-27 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
EP0475022A1 (en) * 1990-09-13 1992-03-18 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a thermoplastic interposer
EP0810649A3 (en) * 1996-05-28 1998-12-23 Motorola, Inc. Method for coupling substrates and structure
US6022761A (en) * 1996-05-28 2000-02-08 Motorola, Inc. Method for coupling substrates and structure
US6219911B1 (en) 1998-03-23 2001-04-24 Polymer Flip Chip Corp. Flip chip mounting technique
US6538315B2 (en) 1998-06-04 2003-03-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
SG87034A1 (en) * 1998-06-04 2002-03-19 Matsushita Electric Industrial Co Ltd Semiconductor device and method of manufacturing same
US6372548B2 (en) 1998-06-04 2002-04-16 Matsushita Electric Industrial Co., Ltd. Method for fabricating a semiconductor package with a semiconductor device attached to a multilayered substrate
EP0962978A1 (en) * 1998-06-04 1999-12-08 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing same
KR100557049B1 (ko) * 1998-06-04 2006-03-03 마츠시타 덴끼 산교 가부시키가이샤 반도체 장치와 그 제조방법
US6189208B1 (en) 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
EP1022774A3 (en) * 1999-01-21 2003-08-06 Lucent Technologies Inc. Flip chip assembly of semiconductor IC chips
US6410415B1 (en) 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
EP1306897A3 (en) * 2001-10-29 2005-05-11 Fujitsu Limited Method of making electrode-to-electrode bond structure and electrode-to-electrode bond structure made thereby

Similar Documents

Publication Publication Date Title
JP3150347B2 (ja) 回路基板への電子部品の実装方法及びその装置
JP3297254B2 (ja) 半導体パッケージおよびその製造方法
JP2000036520A (ja) フリップチップ実装方法及び装置
US6528889B1 (en) Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip
JPS601849A (ja) 電子部品の接続方法
JPS5835935A (ja) 半導体装置及びその製造方法
JPS59188955A (ja) 半導体装置
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP3119739B2 (ja) 半導体装置用電極の形成方法ならびに実装体
JPH05136201A (ja) 半導体装置用電極と実装体
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2914569B1 (ja) 半導体素子の実装方法とその実装体
JP2965496B2 (ja) 半導体ユニット及び半導体素子の実装方法
JPH01226162A (ja) 半導体チップの接続方法
JP3006957B2 (ja) 半導体装置の実装体
JPS60120588A (ja) 印刷配線板
JP3260249B2 (ja) 半導体装置の実装方法とその実装体
JP3405136B2 (ja) 電子部品および電子部品の製造方法ならびに電子部品の実装構造
JPS62126645A (ja) Ｌｓｉチツプ実装方法
JPH11233673A (ja) 半導体装置及びその製造方法並びに電子装置
JP2000277566A (ja) 電子部品ユニットおよび電子部品ユニット製造方法
JP3255090B2 (ja) チップの実装構造およびバンプの形成方法
JP2762958B2 (ja) バンプの形成方法
JPH03177034A (ja) 電子部品の接続方法
JPS58103198A (ja) 電子部品の取付け方法