JPH0367376B2 - - Google Patents

Description

【発明の詳細な説明】 (イ) 産業上の利用分野 本発明は有線或は無線通信における通話の秘話
性（プライバシー）を保持する為の秘話通信装置
の可変遅延回路のクロツク回路に関するものであ
る。

(ロ) 従来の技術 有線或は無線通信においては適当な受信装置を
用いれば、通信の内容が誰にでも傍受され、通話
の秘話性が損われるという問題が本質的にある。
この問題を解決する方法として、音声信号をスク
ランブル処理して送出し、これを第三者に受信さ
れても、このままでは内容は分からないようにし
ておき、この処理信号を再生する回路（デイスク
ランブル処理回路）を持つ受信者だけが音声信号
に復元できる、所謂スクランブル技術が従来から
用いられている。従来からある秘話通信方式とし
ては、例えば電子通信学会誌（1982年８月）「秘
話技術」（P832〜P834）および電子通信学会技報
CS80−149（1980年11月）「秘話方式について」に
おいて、各種方式が紹介されている。

音声情報はスペクトル及びこれらの時間変化か
ら構成されているので、スペクトル構成を変化さ
せるスクランブル処理によつて音声としての了解
性を低下させることができる。この観点からこれ
までに実用化されたスクランブル方式としてはス
ペクトル反転法や周波数分割置換法等があげられ
る。

例えば、特公昭58−8621（H04K1／04）「周波
数補正機能をもつ秘話方式」や特開昭58−148541
（H04K1／04）「秘話回路」はスペクトル反転秘
話方式に関し、また特公昭58−24984（H04K1／
06）「秘話装置」は所定のスペクトルに分割後、
信号処理を施す方式に関し、また前記電子通信学
会技報CS−80−149は音声信号を一旦デイジタル
信号に変換後、FFT処理によつて周波数軸変換
処理を施す方式に関し、それぞれ改良を図る方法
を提案しているものである。而してスペクトル反
転法では秘話の為の組合せ数（キー数）が充分に
はとれない。また後の二者の方式では、キー数は
多いが、フイルタを多用したり、FFT処理回路
が必要で回路規模が大きくなり、コストも高い、
また消費電力も大きいなどの問題があつた。

これらの観点から、キー数が多くとれて秘話性
能に優れ、しかも回路構成が簡単なスクランブル
方式としては本件出願人は先に特願昭57−164763
号「秘話通信方法及びその装置」（昭和57年９月
20日出願）、特願昭57−184916号「秘話通信シス
テムのクロツク回路」（昭和57年10月20日出願）
や特願昭58−19702「秘話通信装置」（昭和58年10
月20日出願）を提案した。これは可変遅延回路を
用いてその遅延時間を制御するクロツク周波数を
周期的に時間変化させ、時間軸の圧縮・伸長を反
復して音声信号をスクランブル処理して送出し、
受信側でデイスクランブル処理を施す方法であ
る。

この方式において、可変遅延回路のクロツク周
波数を周期的に変化させるためには、マスタクロ
ツク（後述する説明のためMCIと記す。）を可変
分周する第１の可変分周回路を設け、この第１可
変分周回路出力を分周する分周回路の出力状態に
応じ、前記可変分周回路の分周数を決める構成と
なつている。（尚、前記可変遅延回路のクロツク
は第１可変分周回路より得る。） また、キーコードを変えるには、前記マスタク
ロツク（MC1）を変える必要があり、このため
マスタクロツク発生回路を水晶振動子を用いたク
ロツク回路として構成し、該クロツク回路の水晶
振動子をかえれば良いが、この方法だと、使用者
が簡単にキーコードを変えられず不都合である。
そこで、前記マスタクロツク（MC1）より発信
周波数の高い第２のマスタクロツク〔前記マスタ
クロツク（MC1）と区別するため（MC2）と記
す〕を第２可変分周回路で、キーコードにより分
周数を設定し分周し、これを前記第１のマスタク
ロツク（MC1）として前記第１可変遅延回路で
分周すればよい。しかし、このように構成する
と、マスタクロツクが（８〜16MHz）と高くな
り、かかるクロツク回路をIC化する場合、消費
電力や、IC製造技術の上で問題がある。

(ハ) 発明が解決しようとする問題点 本発明は前述したように、第２可変遅延回路の
分周数をキーコードで設定できる機能を有しなが
ら、マスタクロツク周波数（MC2）を低くする
事のできるクロツク回路を提供するものである。

(ニ) 問題点を解決するための手段 本発明は前記第１可変分周回路と第２可変分周
回路との機能を合せたクロツク回路を提供し、相
対的に低い速度のマスタクロツクでキーコードを
可変できる可変遅延回路のクロツク回路を構成す
る。

(ホ) 作用および実施例 次に図面と共に本発明の回路について詳説す
る。

第１図は本発明回路の原理を説明するブロツク
図であつて、Ａは送信側、Ｂは受信側を示す。ま
ず第１図Ａに於いて、１は音声入力端子、２は
LPFである。３はＮ個の遅延段数を有する遅延
回路（記憶回路）であり、クロツク周波数制御回
路（CP1）４のクロツクに従つて音声をサンプリ
ングして記憶すると同時に、Ｎ標本時点以前にサ
ンプリング記憶されたサンプリング値を順次出力
するＮ個のサンプリング値を常時記憶する可変遅
延回路である。該遅延回路の出力は、LPF５を
経た後、同期信号回路６の出力と合成回路７によ
り加算され、続いて伝送の為の変調増幅を行う送
信回路８を経て、有線或は無線の伝送系９に送出
される。

第１図の受信側に於いては、前記伝送系９を経
た受信信号は、増幅、復調回路を含む受信回路１
０で復調後、LPF１１を介して、クロツク周波
数制御回路（CP2）４′のクロツクに従つて該受
信音声をサンプリングして記憶すると同時に、Ｎ
標本時点以前にサンプリング記憶されたサンプリ
ング値を順次LPF１２を介して出力するＮサン
プル記憶回路３′に記憶される。送側側と受信側
の同期は、送信側の同期信号発生回路６より送ら
れる同期信号を受信側の同期信号回路６′の同期
分離回路により受信信号より分離し、この分離さ
れた同期信号により受信側のクロツクを送信側の
それと完全に同期させることにより行なわれる。

次に本発明の送信側および受信側の基本回路を
それぞれ第２図および第３図に示す。この基本構
成は送信側及び受信側共略同様の構成である。即
ち、音声信号を入出力するBBD等の遅延回路３，
３′とそのクロツクパルス１３，１３′の周波数を
制御するクロツク周波数制御回路４，４′と同期
信号回路６，６′とから構成されている。更に詳
説すると、クロツク周波数制御回路４，４′は、
マスタークロツク周波数発振回路１５，１５′と、
その出力を分周する可変分周回路１６，１６′と、
BBD等の遅延回路３，３′へのクロツクパルスを
計数するカウンタ回路１７，１７′と、該カウン
タの出力信号により分周回路１６，１６′の分周
数を制御するための論理回路１８，１８′から構
成される。また第２図の発信側の同期信号回路６
はゲート信号発生回路１９と同期用搬送波発生回
路２０とゲート制御回路２１とから成つており、
第３図の受信側の同期信号回路６′は同期分離回
路２１と同期用トリガ発生回路２２とプリセツト
値制御回路２３とから成つている。

本発明の秘話通信回路の基本的原理は、例えば
入力信号として正弦波信号を例にして説明する
と、入力正弦波信号に対して第４図に示す如くそ
の周波数を周期的に上下にシフトさせる処理を行
なつて、音声信号のスペクトル構造を変え、了解
性を低下させるものである。更に詳説すると、第
２図において、クロツク周波数制御回路４中の可
変分周回路１６の分周数を変化させることにより
BBD３へのクロツク周波数を変化させ、音声信
号がBBDへ入力するときのクロツクパルスの周
波数と、遅延後の出力時のクロツク周波数とを異
ならせることによつて、出力音声信号の周波数を
元のものに対して変化させて、音声のスクランブ
ル化を図るものである。

一方、受信側第３図では、送信側第２図と略同
構成の回路において、送信側におけるBBD３へ
のクロツク周波数の変化と同期して受信側の
BBD３′へのクロツク周波数を変化させることに
よつて、受信したスクランブル音声の周波数を丁
度元に戻るように再度変換を行なつて復元動作を
行なうように構成している。

次に上述の動作を第２図および第３図と共に更
に詳説する。

音声信号は遅延回路３，３′にクロツク１３，
１３′に従つて取込まれ、更にバケツリレー的に
遅延回路内のメモリセルの次段に転送され、遅延
段数分のクロツクが入力後、出力する。ここで音
声信号が入力するときのクロツク周波数をfa、遅
延後信号が出力するときのクロツク周波数をfbと
すると、出力時の音声信号はfb／fa倍周波数が変
換されて送出される。従つて、クロツク周波数を
変化させておくことによつてスクランブル処理が
行える。

ここで送信遅延回路３に音声信号が入力のとき
のクロツク周波数をf₁、信号の遅延後出力のとき
のクロツク周波数をf₂とすると、受信側遅延回路
に入力するときのクロツク周波数はf₂であり、更
に遅延後受信側から出力するときのクロツク周波
数をf₃とすると、受信側遅延回路から元の音声信
号が復元されて出力する為には f₂／f₁×f₃／f₂＝１ 即ち、f₃＝f₁となるようにクロツク周波数を送
信側と受信側との遅延時間の和の分の周期を待た
せて変化させておけばよい。そして、第２図およ
び第３図におけるクロク周波数制御回路４，４′
は上記のように音声周波数の変換を制御する回路
である。

次に本発明のクロツク周波数制御回路４，４′
の具体的構成を第５図に示す。第５図において、
１５，１５′はマスタクロツク発生回路であり、
水晶振動子等を用いて一定周波数のクロツク源
（500KHz〜1MHz程度が望ましい）を発生する。
２４は５ビツトのプリセツトカウンタ（第１のカ
ウンタ）であり、スイツチ２５をプリセツト入力
に接続し、前記マスタクロツク１５をＴ入力に接
続し、後述するＤフリツプフロツプ２６の出力を
LD入力に接続する。そして、プリセツトカウン
タ２４の各段（Q_A〜Q_E）の出力は第１論理回路
２７に供給される。プリセツトカウンタ２４は
LD入力にパルスが入る毎にスイツチ２５で設定
された値に初期値化され、マスタクロツクに従つ
て歩進するものである。

第１論理回路２７は後述する第２分周回路（カ
ウンタ）２９の所定段の分周出力（Q_H、Q_I、Q_J）
と、前記プリセツトカウンタ２４の各分周出力と
を入力し、プリセツトカウンタ２４が第２カウン
タ２９の出力で設定される値になつたとき論理レ
ベル“１”を出力する。Ｄフリツプフロツプ２６
は第１論理回路２７出力を前記マスタクロツクの
立ち下がりにてＱ出力にラツチするものである。
このためマスタクロツクをインバータ３０で論理
反転してＴ入力端子に入力する。Ｄフリツプフロ
ツプ２６のＱ出力はプリセツトカウンタ２４の
LD入力端子と共に２分周回路２８へ供給される。
２分周回路２８はＤフリツプフロツプ２６のＱ出
力を２分周し、可変遅延回路３，３′へクロツク
１３、又は１３′を送ると同時に第２カウンタ２
９のクロツク入力端子Ｔにクロツクを送る。第２
カウンタ２９はＴ入力に入るクロツクを分周す
る。

このように構成すると、スイツチ２５と第２分
周カウンタ２９の出力（Q_H、Q_I、Q_J）で可変遅
延回路３，３′に与えるクロツク周波数を制御で
きる。第６図はこのタイムチヤートを示し、第７
図および第８図は第１論理回路２７の実施例を示
す。

第６図において、CKは第５図のマスタクロツ
ク回路１５の出力のマスタクロツクであり、Q_A、
Q_B、Q_C、Q_D、Q_Eはプリセツトカウンタ２４の各
分周出力である。スイツチ２５の設定状態は2³８
通りあり、これをK₀〜K₇とすると、プリセツト
カウンタ２４が初期値化される（LD入力にロー
ドパルスLPが入るときに初期値化される）値を
図示の如く、K₀〜K₇の値にする事ができる。ま
た、第２カウンタ２９の分周出力（Q_H、Q_I、Q_J）
の値が（０、０、０）のときX₀、（１、０、０）
のときX₁、（０、１、０）のときX₂、（１、１、
０）のときX₃、（０、０、１）のときX₄、…
（１、１、１）という具合にX₀〜X₇を対応させ
る。

この対応は第７図、第８図のように第１論理回
路を構成すれば良い。第７図において、３１，３
２，３３はそれぞれ排他的論理和の反転ゲート
（Exclusive Nor Gate）で、２つの入力の論理
レベルが“１”と“１”か又は“０”と“０”の
場合、論理“１”を出力する。３４はANDゲー
トである。従つて、Q_Eが“１”で且つQ_AとQ_H、
Q_BとQ_I、Q_CとQ_Jがそれぞれ同じ論理レベルのと
き“１”を出力する。即ち、Q_H、Q_I、Q_Jが（０、
０、０）のときX₀、（１、０、０）のときX₁とい
うように第６図に示す位置にLC出力を発生する
事ができる。（Ａ−１）の例はX₀、（Ａ−３）の
例はX₁の場合である。第８図は第７図の
Exclusive Nor gateに変わりにORゲート４１，
４２，４３を用いたもので第７図と同様に機能す
る。

さて、（Q_H、Q_I、Q_J）が（０、０、０）で（Ａ
−１）に示すようにX₀の位置で第１論理ゲート
２７の出力が“１”となると、Ｄフリツプフロツ
プはマスタクロツクの反転位相（即ち立ち下が
り）でこれをラツチする（Ａ−２）。従つてフリ
ツプフロツプの出力（ロードパルスLP）は第６
図の（Ａ−２）のクロスハツチ部に示す位置で論
理“１”となる。スイツチ２５がK₀を設定して
いると、このクロスハツチ部の中央で、プリセツ
トカウンタ２４の値は０に初期値化されるので、
この部分は左の論理“１”の部分となる。この場
合、LPの間隔はマスタクロツクCKが17個計数さ
れる間隔である。（Q_H、Q_I、Q_J）が（１、０、
０）で、X₁が設定されていると、第６図の（Ａ
−３）、（Ａ−４）に示す位置にL_C、L_Pが発生す
る。スイツチ２５がK₀を設定した場合を実線で
示し、K₁を設定した場合を波線で示す。K₀、X₁
が設定されると、L_Pはマスタクロツク18個を計
数する間隔で周期的に発生する。

表１にLPの周期をマスタクロツクCKを単位に
示す。スイツチ２５がK₀を設定すると、LPはマ
スタクロツクCKを17個計数する周期から、24個
計数する周期まで、Q_H、Q_I、Q_Jの状態によつて
順次変わる。表１に示すようにスイツチ２５の設
定状態により、LPの遷移する周期系列を選択す
る事ができる。

尚、第５図においてはロードパルスを第２分周
回路２９で分周する回路について説明したが、ロ
ードパルスの代りにプリセツトカウンタ２４の各
段、例えば（Q_E）（Q_D）（Q_C）…の適当な出力を
第２分周回路２９で分周しても同様に機能させる
ことができる。

(ヘ) 発明の効果 このように本発明の回路はプリセツトカウンタ
のプリセツト値をスイツチで設定し、ロードパル
ス（LP）の周波数が遷移する系列を選択できる
構成としている。それ故、このロードパルス
（LP）を分周（デユーテイ50にするため）して、
可変遅延回路のクロツクを供給すればマスタクロ
ツクを相対的に高くする必要はなく、かつツイツ
チ等の簡単な操作でキーコードを可変できる秘話
回路を提供できる。そして、かかる秘話回路の消
費電力の低減と、IC化を容易にする効果がある。

【図面の簡単な説明】

第１図は本発明の原理を示すブロツク回路図、
第２図は本発明の秘話通信装置の送信側回路ブロ
ツク図、第３図は同装置の受信側回路ブロツク
図、第４図は本発明の装置で処理したスクランブ
ル信号波形の特性図、第５図はクロツク周波数制
御回路の実施例を示すブロツク図、第６図はクロ
ツク周波数制御回路のタイムチヤート、第７図お
よび第８図は第１論理回路の実施例である。 主な図番の説明、１……入力端子、３，３′…
…可変遅延回路、４，４′……クロツク周波数制
御回路、６，６′……同期信号回路、７……合成
回路、９……伝送系、１３……クロツクパルス、
１４……出力端子、１５，１５′……マスターク
ロツク周波数発振回路、１６，１６′……可変分
周回路、１７，１７′……カウンタ回路、１８，
１８′……論理回路、１９……ゲート信号発生回
路、２０……同期用搬送波発生回路、２１……同
期分離回路、２２……同期用トリガ発生回路、２
３……プリセツト値制御回路、２４……プリセツ
トカウンタ、２５……スイツチ、２６……Ｄフリ
ツプフロツプ、２７……第１論理回路、２８……
２分周回路、２９……第２分周回路、３１，３
２，３３……Exclusive Nor gate、３４……
ANDゲート、４１，４２，４３……ORゲート。

【表】

Claims (1)

1. 【特許請求の範囲】 １ 信号をクロツクパルスに従つて順次サンプリ
   ングして記憶し且つ出力する信号の可変遅延回路
   と前記クロツクパルスの周波数を制御するクロツ
   ク周波数制御回路とを備える秘話通信装置におい
   て、 (a) 第１入力指定手段と、 (b) 該第１入力指定手段の出力と、マスタクロツ
   クと、ロードパルスとが入力され、該ロードパ
   ルスが入力される都度前記第１入力指定手段の
   指定状態に対応してプリセツトされ且つ前記マ
   スタクロツクに従つて歩進する第１カウンタ
   と、 (c) 前記ロードパルス又は前記第１カウンタの所
   望段出力を分周する第２カウンタと、 (d) 該第２カウンタ出力と前記第１カウンタ出力
   とを入力し、前記第１カウンタが前記第２カウ
   ンタの出力で設定された状態に歩進した時点に
   関連し前記ロードパルスを発生するロードパル
   ス発生回路とで構成され、該ロードパルス又は
   前記第１カウンタの所望段出力、或はこれらを
   分周した出力により可変遅延回路のサンプリン
   グクロツクを得ることを特徴とする秘話通信装
   置の可変遅延回路のクロツク回路。 ２ ロードパルス発生回路は前記第１カウンタの
   所望段出力とそれぞれ対応する第２カウンタの出
   力との排他的論理和或は論理和などの論理演算を
   行い前記第１カウンタが前記第２カウンタの出力
   で設定された状態に歩進された時点に所定論理レ
   ベルを出力する第１理論回路と、前記第１カウン
   タが歩進するのとは逆の位相のタイミングで前記
   マスタクロツクにより前記第１論理回路出力がラ
   ツチされるラツチ回路とで構成され、該ラツチ回
   路出力を前記ロードパルスとして使用することを
   特徴とする特許請求の範囲第１項記載の秘話通信
   装置の可変遅延回路のクロツク回路。