JPH0367404A - 導電性組成物および導電回路の製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、セラミックス上に導電層を形成するに好適な
導電性組成物および導電回路の製法に関する。

〔従来の技術〕

高精細な混成集積回路を製造する方法の一つに、回路パ
ターンをホトリソグラフ技術を用いて、エツチングによ
り形成する方法〔小川敏夫他ニアイエムシー（インター
ナショナルマイクロエレクトロニクス）１９８８プロシ
ーデインゲス：ＩＭＣ（Ｉｎｔｅｒｎａｔｉｏｎａｌ　
　Ｍｉｃｒｏｅｌｅｃｔｒｉｃｓ　　ｃｏｎｆｅｒｅｎ
ｃｅ）１９８８　Ｐｒｏｃｅｅｄｉｎｇｓ、　１９４〜
２００頁〕がある。

この方法は、大別して次の４工程により行なうことがで
きる。

■　セラミック基板上に導電性ペーストを塗布、乾燥し
て導体層を形成する工程。

■　前記導電層上に感光性レジストを用いて所望のパタ
ーンを形成する工程。

■　前記導電層の不要部分をエツチングにより除去する
工程。

■　前記レジストを除去する工程。

上記の方法で高精細なパターンを形成するためには、厚
さが薄く、緻密、均質な導体層の形成が要求される。

例えば、線幅、線間ともに４０μｍのパターンを得るた
めには、導体層としての厚さは５μｍ以下で、かつ、緻
密な膜が要求される。緻密な膜が得られれば膜厚を薄く
することができ、高精細なパターンを得ることができる
。

〔発明が解決しようとする課題〕

セラミック基板上に銅等の金属の厚さ５μｍ以下の導電
層を形成しようとすると、焼成工程において金属粒子が
局部的に凝集を起し、形成される導電層が、あたかも虫
に食われたようないわゆる「虫食い状欠陥」を生成して
、緻密、均質な導電層を形成できないと云う問題があっ
た。

また、こうした前記金属粒子の過度な凝集を抑制する手
段として、焼成温度を低くすることが考えられるが、こ
の場合は、基板であるセラミックと導電層中のバインダ
との反応が不十分となり、実用に足る接着強度が得られ
ないと云う問題があつた・ 本発明の目的は、膜厚５μｍ以下でも緻密、均質な導電
層を形成できる導電性組成物、導電回路の製法を提供す
ることにある。

〔課題を解決するための手段〕

本発明は、 金属粉末、バインダ、有機溶媒を含む組成物に、焼成時
の加熱により焼成雰囲気中にジメチルシロキサンを１１
００ｐｐ以上（より好ましくは２００〜１０１０００ｐ
ｐ生成する物質を含むことを特徴とする導電性組成物、
並びに、セラミック基板上に導電性ペーストによる回路
パターンを形成し、焼成炉で焼成する導電回路の製法に
おいて、 前記焼成炉内の雰囲気が、１１００ｐｐ以上（より好ま
しくは２００〜１０１０００ｐｐのジメチルシロキサン
を含むことを特徴とする導電回路の製法。

にある。

前記ジメチルシロキサンは、導電性組成物の焼成時にジ
メチルシロキサンを生成する物質を導電性組成物に直接
添加するか、焼成炉の雰囲気中にジメチルシロキサンを
導入することによって、本発明の目的を達成することが
できる。

これにより厚さが５μｍ以下の導電層においても、前記
虫食い状欠陥を発生することなく、緻密。

均質な導電層を形成することができる。

前記導電層は、前記ホトリソグラフ法によるパターニン
グによって、線幅、線間ともに４０μｍまたはそれ以下
のパターン精度で導電回路を形成することができる。

前記ジメチルシロキサンを生成する物質としては、ジメ
チルシロキサンそのものを用いてもよいし、またシリコ
ーンレジン等を用いてもよい。

例えば、シリコーンレジンの場合は、導電性組成物１０
０重量部に対して、　０．２〜４重量部配合することに
よって達成される。

また、前記シリコーンレジンを導電性組成物の焼成温度
で加熱することによって、焼成雰囲気中に容易に含ませ
ることもできる。

〔作用〕

本発明において、緻密、均質な導電層が得られる理由は
、添加されたジメチルシロキサンが導電層を形成する金
属粒子の表面に作用して、焼成による該金属粒子相互の
過度な凝集を抑制する効果があるためと考える。

次に、本発明を実施例により具体的に説明する。

〔実施例　１〕 平均粒径０．３，０．５．１μｍの３種の球状混合銅粉
末（重量比１：１：１）１００重量部（以下単に部と云
う）に対し、はうけい酸鉛を主成分とする平均粒径　１
．４μｍのガラス粉末５部を配合し、らい壊機で混合し
て粉末組成物を作成した。

該粉末組成物にアクリル樹脂（サンヨー化ｒｌｉ、二Ｃ
Ｂ−１）／ブチルカルピトールアセテートの１／３（部
）の割合で配合したビヒクルと、シリコーンレジン（信
越化学：　Ｘ−６２−７４１１）とを適量加え、３本ロ
ールを用いて室温で混練した。

これに更にブチルカルピトールアセテートを加えてスク
リーン印刷に好適な粘度約２０００ｃｐｓの導体ペース
トを調製した。

なお、粘度の測定は、ブルックフィールド回転式粘度計
により、回転数１０ｒｐｍ、温度２５℃で行なった。

次に、表面粗さ０．２　　μｍ以下のグレーズ層を設け
たアルミナ基板上に前記導体ペーストをフレキソ印刷法
によって塗布し、１２０℃、１０分乾燥した。

前記印刷工程を２回繰返した後、連続ベルト式焼成炉を
用いて、窒素雰囲気中で９００℃、１０分間焼成した。

焼成後、ＳＥＭ顕微鏡による表面観察と、はんだ浴浸漬
（２３０℃、５秒間）によるはんだの濡れ性を評価した
。

なお、焼成後の本実施例の導電層の厚さは約４μｍであ
った。

前記表面ａ祭による「虫食い状欠陥の有無」と、「はん
だ濡れ性」の結果を第１表に示す。

第　　１ 表 第１表から明らかなように、シリコーンレジンの添加量
０．１　　部以下のものは、虫食い状欠陥の発生が認め
られた。

また、４．０　部以上添加したものにおいては、はんだ
濡れ性がよくない。

また、虫食い状欠陥の発生がなく、はんだ濡れ性におい
てもすぐれているＮｏ、３．Ｎｏ、４およびＮ　ｏ　、
　５　の各試料は、セラミック基板と銅導電層との接着
強度においても良好であることが分かった・ 〔実施例　２〕 実施例１の試料Ｎ００４の銅導電層の表面に感光性レジ
スト（シュプレイ　ファ　イースト社：Ｓ＋１ＩＰＬＥ
Ｙ　ＦＡＲＥＡＳＴ　Ｃｏ、　：　Ａ　Ｚ　−１３００
−３１）を回転塗布法によって塗布し、９０℃、３０分
乾燥した。

次に、該レジスト上にフォトマスクを重ね、紫外光を照
射してパターンニングし、２分間現像（シュプレイ　フ
ァ　イースト社：ＭＦ−ＴＭ３１２）処理した。水洗、
乾燥した後１２０℃。

２０分のベーキングによってレジストを硬化し、アルゴ
ンイオンビームによるイオンミリング、およびよう素／
よう化カリ水溶液によるケミカルエツチングによって、
回路不要部の銅導体を除去し導電回路を形成した。

次いで、アセトンで上記レジストを除去する一連の工程
によって、最小線幅、線間がともに４０μｍの銅導電回
路を得た。

該回路導体には、断線等の欠陥は認められなかった・ 〔実施例　３〕 実施例１の試料Ｎｏ、１　　の導体ペーストを用いて、
前記実施例１と同様の条件により導１１Ｍを形成した。

但し、焼成時に、シリコーンレジンを適量載置したセラ
ミック基板を焼成炉内に置いて導’Ｕ−を形成するセラ
ミック基板と一緒に加熱することにより、ジメチルシロ
キサンが約５０，１００゜２００．４００．１０００お
よび２０００ｐｐｍ含む雰囲気を形成しその中で焼成し
て、厚さ約４μｍの導電層を形成した。

なお、上記ジメチルシロキサンおよび雰ｖＢ気中の含有
量は、ガスマススペクトル並びにガスクロマトグラフに
よって測定した。

上記において、１００〜１１０００ｐｐのものにおいて
は上記欠陥は認められなかった。一方、約５０ｐｐｍお
よび２０００ｐｐｍ（７）ジメチルシロキサンを含む雰
囲気中で焼成したものは、導電層に前記の虫食い状欠陥
が発生していた。

なお、上記雰囲気中のジメチルシロキサン量としは、２
００〜１１０００ｐｐ範囲がより好まし〔発明の効果〕 本発明の導電性組成物は、焼成時の金属粒子の過剰な凝
集を抑制する効果があり、高精細な導体回路を容易に形
成することができる。また、該回路基板を用いることに
よって電子部品の小型化、高密度化を図ることができる
。

Claims (3)

【特許請求の範囲】
1. １．　金属粉末、バインダ、有機溶媒を含む組成物に、
   焼成時の加熱により焼成雰囲気中にジメチルシロキサン
   を１００ｐｐｍ以上生成する物質を含むことを特徴とす
   る導電性組成物。
2. ２．　金属粉末、バインダ、有機溶媒を含む組成物１０
   ０重量部に対し、 シリコーンレジン０．２〜４重量部含むことを特徴とす
   る導電性組成物。
3. ３．　セラミック基板上に導電性ペーストによる回路パ
   ターンを形成し、焼成炉で焼成する導電回路の製法にお
   いて、 前記焼成炉内の雰囲気が、１００ｐｐｍ以上のジメチル
   シロキサンを含むことを特徴とする導電回路の製法。