JPH0368053A - 情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は情報処理システムに関し、特に複数の下位装置
と接続され、これら下位装置からデータをリードする上
位装置を含む情報処理システムに関する。

従来技術 従来、この種の情報処理システムにおいては、ＭＰＵ　
（旧ｃｒｏ　Ｐｒｏｃｅｓｓｏｒ　Ｕｎｉｔ）等のマス
ク側からバーストリードのリクエストが出された場合、
スレーブ側であるＩ１０デバイスがバーストリドに対応
できるものであればバーストリードによるデータ転送を
行っていた。ところが、そのＩ１０デバイスが設計時の
仕様の都合上、バーストリードに対応できない内部構成
であれば、バスエラー等によってＭＰＵに通知していた
。

そして、その後通常のデータ転送に切換えて転送を行っ
ていた。すなわち、リクエストのたびにバーストリード
可能か否かをＩ１０デバイスに間合わせ、その結果に従
ってバーストリード又は通常のリードを行っていた。

しかし、上述した従来の情報処理システムでは、スレー
ブ側のデバイスからの返答に基づいて、バーストリード
の可否を毎回判断するため、そのデバイスに対するバー
ストリードが不可であった場合における応答に時間がか
かるという欠点がある。

発明の目的 本発明は上述１．た従来の欠点を解決するためになされ
たものであり、その目的はバーストリードが不可能であ
るデバイスに対してバーストリードを要求した場合にお
ける応答時間を早めることができる情報処理システムを
提供することである。

発明の構成 本発明による情報処理システムは、複数の下位装置と接
続され、これら下位装置からデータをリードする上位装
置を含む情報処理システムであって、前記複数の下位装
置の夫々に対応して設けられ、対応下位装置がバースト
リード可能か否かを示すバースト情報を格納する格納手
段を有し、前記格納手段内のバースト情報がバーストリ
ード可能であることを示しているときにのみリクエスト
に応答して対応下位装置から前記上位装置へデータをバ
ーストリードするようにしたことを特徴とする。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明による情報処理システムの一実施例の主
要部の構成を示すブロック図である。図において、本発
明の一実施例による情報処理システムは、Ｃ１０部１と
、バスインタフェース部２と、Ｉ１０コントローラ５と
、図示せぬ複数の下位装置（デバイス）とを含んで構成
されている。

なお、下位装置の例としては磁気ディスク装置、半導体
ディスクの装置、磁気テープ装置等がある。

Ｃ１０部１は図示せぬＭＰＵを含んで溝底されている。

インタフェース部２はインタフェース部全体の動きを制
御するシーケンサ３と、各下位装置によるＩ１０空間に
対応してバーストリードの可否を示す情報を格納するた
めのレジスタ４と、Ｃ１０部１と接続された人出力デー
タ転送バス６と、Ｉ１０バス７と、バス６とバス７とを
接続するアドレスデータバッファ８と、バーストリード
時に使用されるリードデータバッフ７９とを含んでいる
。

Ｉ１０コントローラ５は、下位装置からのブタ転送を制
御するものであり、Ｃ１０部１からの転送要求はこれに
対して行われる。また、各下位装置はこのＩ１０コント
ローラ５においてメモリマツピングされているものとす
る。

次に、かかる構成からなる情報処理システムのデータ転
送動作を説明する。

まず、システムのパワーオンに伴うリセット直後、レジ
スタ４はその全空間にバーストリード可を示す情報が設
定される。

Ｃ１０部１からＩ１０コントローラ５に対してバースト
リード要求が出された時、シーケンサ３はレジスタ４内
の情報を参照する。ここで、Ｉ１０コントローラ５がバ
ーストリード可であることを示せば、Ｉ１０コントロー
ラ５に対し、゛バーストリード要求を送出する。また、
不可であることを示せば通常のリード要求を送出する。

バーストリード可である場合には、リードデータバッフ
ァにリードデータをバッファリングし、それが終了する
とＣ１０部１に対してデータアクルッジ信号、バースト
アクルレッジ信号及びデータを送出し、サイクルが終了
となる。

これに対し、バーストリード不可である場合にはＩ１０
コントローラ５からのリードデータをバス６に送出し、
データアクルッジ信号を送出してサイクルが終了となる
。このとき、Ｃ１０部１はバーストアクルレッジ信号が
送出されないことにより、通常のリードサイクルである
ことを知る。

次に、リセット直後にバーストリード要求をＩ１０コン
トローラ５に対して行い、ｉ１０コントローラ５がバー
ストリード不可であった場合について説明する。このと
き、レジスタ４はリセット直後であるためＩ１０コント
ローラ５の全空間がバーストリード可能であることを示
している。したがって、シーケンサ３は、バーストリー
ド可能と判断し、Ｉ１０コントローラ５に対してバース
トリード要求を行う。

これに応答できないＩ１０コントローラ５は、エラー信
号を送出することによってシーケンサ３に対して応答す
る。ここで、エラー信号を受けたシーケンサ３は、Ｉ１
０コントローラ５のその空間に対応する下位装置がバー
ストリード不可であることを認識し、レジスタ４内の情
報に変更を加え、その内容をバーストリード不可とする
。

その後、再びＩ１０コントローラ５に対し、通常のリー
ド要求を行い、リードしたデータ及びデータアクルッジ
信号をＣＰＵ部１に送出することにより、サイクルが終
了となる。よって、リセット後の最初のバーストリード
要求のみについては応答時間がかかるが第２回目以降の
要求については応答時間が短くなる。

つまり、本発明はレジスタ４内にその空間に対応する下
位装置がバーストリード可か否かを示す情報を格納する
手段を設け、リード要求を送出する際にその情報を参照
し、その結果に応じた適切なリードサイクルてデータを
リードしているのである。これにより、バーストリード
が不可能な下位装置に対してバーストリード要求を行う
際の応答時間を早めることができるのである。

なお、本実施例においてはリセット直後においてレジス
タの全空間にバーストリード可を示す情報を設定し、そ
の後に内容を変更して最終的な情報としているが、リセ
ットの際にレジスタの内容をその最終的な情報としても
良い。この場合、リセット時に各下位装置から自装置が
バーストリード可か否かを示す情報を送出し、その情報
をレジスタ内に格納すれば良いのである。

発明の詳細 な説明したように本発明は、各空間に対するバーストリ
ードの可否を示す情報を格納するためのレジスタを設け
、これを参照することにより、バーストリードが不可能
な下位装置に対してバーストリード要求を行う際の応答
時間を早めることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による情報処理システムの主要
部の構成を示すブロック図である。 主要部分の符号の説明 ３・・・・・・シーケンサ ４・・・・・・レジスタ ５・・・・・・Ｉ１０コントローラ

Claims (1)

【特許請求の範囲】
1. （１）複数の下位装置と接続され、これら下位装置から
   データをリードする上位装置を含む情報処理システムで
   あって、前記複数の下位装置の夫々に対応して設けられ
   、対応下位装置がバーストリード可能か否かを示すバー
   スト情報を格納する格納手段を有し、前記格納手段内の
   バースト情報がバーストリード可能であることを示して
   いるときにのみリクエストに応答して対応下位装置から
   前記上位装置へデータをバーストリードするようにした
   ことを特徴とする情報処理システム。