JPH0368154A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0368154A JPH0368154A JP20406189A JP20406189A JPH0368154A JP H0368154 A JPH0368154 A JP H0368154A JP 20406189 A JP20406189 A JP 20406189A JP 20406189 A JP20406189 A JP 20406189A JP H0368154 A JPH0368154 A JP H0368154A
- Authority
- JP
- Japan
- Prior art keywords
- region
- oxidation
- channel stop
- forming
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特に素子間分離領域形成方法の
改良に関し、 高不純物濃度で結晶性の優れたチャネルストップ領域を
バーズビークを含むフィールド絶縁膜の下部に有し耐放
射線性に優れた素子間分離領域の提供を目的とし、 一導電型半導体基板上に素子形成領域の上部を選択的に
覆う耐酸化膜パターンを形成する工程、該耐酸化膜パタ
ーンをマスクにして素子形成領域の周囲に選択的にチャ
ネルストップ領域形成用の一導電型不純物をイオン注入
する工程、該イオン注入された一導電型不純物を拡散再
分布せしめる工程、該耐酸化膜パターンをマスクにして
選択酸化を行い、素子形成領域の周囲に、該一導電型不
純物の拡散再分布領域からなる一導電型チャネルストッ
プ領域を下部に有するフィールド酸化膜を形成する工程
を有し構成される。
改良に関し、 高不純物濃度で結晶性の優れたチャネルストップ領域を
バーズビークを含むフィールド絶縁膜の下部に有し耐放
射線性に優れた素子間分離領域の提供を目的とし、 一導電型半導体基板上に素子形成領域の上部を選択的に
覆う耐酸化膜パターンを形成する工程、該耐酸化膜パタ
ーンをマスクにして素子形成領域の周囲に選択的にチャ
ネルストップ領域形成用の一導電型不純物をイオン注入
する工程、該イオン注入された一導電型不純物を拡散再
分布せしめる工程、該耐酸化膜パターンをマスクにして
選択酸化を行い、素子形成領域の周囲に、該一導電型不
純物の拡散再分布領域からなる一導電型チャネルストッ
プ領域を下部に有するフィールド酸化膜を形成する工程
を有し構成される。
本発明は半導体装置の製造方法、特に素子量分ｊ１’６
Ｍ域形成方法の改良に関する。
Ｍ域形成方法の改良に関する。
半導体ｔＣに形成されている素子間を分離する絶縁膜に
電離放射線が入射すると、絶縁膜中に正（＋）電荷と負
（−）ｉＫ荷が誘起され、電子からなり易動度の大きい
負電荷は拡散して消失し、絶縁膜には主として正電荷が
残留蓄積される。そのためｐ型半導体基板を用いる半導
体ＩＣにおいては、この正電荷の蓄積により遂には素子
間分離用絶縁膜下部の基板面が反転せしめられて、素子
間リークを生じＩＣの性能が劣化するという問題が生ず
る。
電離放射線が入射すると、絶縁膜中に正（＋）電荷と負
（−）ｉＫ荷が誘起され、電子からなり易動度の大きい
負電荷は拡散して消失し、絶縁膜には主として正電荷が
残留蓄積される。そのためｐ型半導体基板を用いる半導
体ＩＣにおいては、この正電荷の蓄積により遂には素子
間分離用絶縁膜下部の基板面が反転せしめられて、素子
間リークを生じＩＣの性能が劣化するという問題が生ず
る。
一方、近年、宇宙開発、原子力分野の発展に伴い、これ
らの放射線に曝される頻度の高い設備や施設にも多量に
半導体ＩＣが用いられるようになってきており、この分
野においては施設や設備の信頼性を高めるために、特に
放射線に対する耐性が高くて長寿命が確保できるような
半導体ＩＣが望まれている。
らの放射線に曝される頻度の高い設備や施設にも多量に
半導体ＩＣが用いられるようになってきており、この分
野においては施設や設備の信頼性を高めるために、特に
放射線に対する耐性が高くて長寿命が確保できるような
半導体ＩＣが望まれている。
従来の半導体装置の製造方法において、素子間分離領域
は、以下に第１図を参照して説明する方法により形成さ
れていた。
は、以下に第１図を参照して説明する方法により形成さ
れていた。
第３図（ａ）参照
その方法は、例えばｐ型シリコン（Ｓｔ）基板１上に、
ストレス緩和用の薄い下敷き酸化膜２を形成し、その上
に耐酸化膜である窒化シリコン（ＳｉＪ４）膜１０３を
形威し、このＳｉ３Ｎｇ膜１０３上に素子形成領域４の
上部を覆うレジストパターン５を形成する。
ストレス緩和用の薄い下敷き酸化膜２を形成し、その上
に耐酸化膜である窒化シリコン（ＳｉＪ４）膜１０３を
形威し、このＳｉ３Ｎｇ膜１０３上に素子形成領域４の
上部を覆うレジストパターン５を形成する。
第３図（ｂ）参照
次いで上記レジストパターン５をマスクにして表出する
Ｓｉ、Ｎ、膜１０３を選択的にエツチング除去し、素子
形成領域４上を覆う５ｆ３Ｎａパターン３を形成する。
Ｓｉ、Ｎ、膜１０３を選択的にエツチング除去し、素子
形成領域４上を覆う５ｆ３Ｎａパターン３を形成する。
第３図（Ｃ）参照
次いで上記レジストパターン５を除去しＳｉ３Ｎ＜パタ
ーン３をマスクにし素子形成領域４の周囲のＳｉ基板ｌ
内に、下敷き酸化膜２を貫き、例えば３０００Å程度の
深さに硼素（Ｂ゛）をイオン注入し、チャネルストップ
領域となるＢ１注入領域１０６を形成する なお図示しないがこのイオン注入は、レジストパターン
５をマスクにし、素子形成領域４周囲の５ｉ３１１４膜
１０３を除去する前に行う場合もある。
ーン３をマスクにし素子形成領域４の周囲のＳｉ基板ｌ
内に、下敷き酸化膜２を貫き、例えば３０００Å程度の
深さに硼素（Ｂ゛）をイオン注入し、チャネルストップ
領域となるＢ１注入領域１０６を形成する なお図示しないがこのイオン注入は、レジストパターン
５をマスクにし、素子形成領域４周囲の５ｉ３１１４膜
１０３を除去する前に行う場合もある。
第３図（ｄ）参照
次いで上記Ｓｉ＋Ｎａパターン３をマスクにし、９００
〜１０００°Ｃの温度における通常のウェット熱酸化法
による選択酸化を行い、前記Ｂ゛゛入領域１０６をイオ
ン注入によるダメージを除去し且つ活性化してｐ゛型領
領域５６すると同時に、その上部を酸化して素子形Ｉｆ
ｉ ｅＩ域４の周囲に、前記ｐ゛型領領域５６らなるｐ
°型チャネルストッパ５６ｓを下部に有する例えば厚さ
６０００〜８０００人程度の素子間分程度のフィールド
酸化膜７を形成する方法であった。（７，はバーズビー
ク） 〔発明が解決しようとする課題〕 しかし上記従来方法においてはチャネルストップ領域と
なるＢ゛゛入領域１０６が、前記選択酸化における９０
０〜１ｏｏｏ″Ｃ程度熱処理によっては活性化されるの
みである。従って第４図（ａ）に素子断面に対応してプ
ロファイルを示すイオン注入後の濃度分布（カーブＣ，
）が、フィールド酸化後もほぼその侭維持され、そのド
ーパント濃度は、Ｓｉ基板ｌのイオン注入に際しての射
影飛程である深さ３０００人付近で最も高くなり、深部
になるに従って極端に低くなる尖鋭な分布となる。
〜１０００°Ｃの温度における通常のウェット熱酸化法
による選択酸化を行い、前記Ｂ゛゛入領域１０６をイオ
ン注入によるダメージを除去し且つ活性化してｐ゛型領
領域５６すると同時に、その上部を酸化して素子形Ｉｆ
ｉ ｅＩ域４の周囲に、前記ｐ゛型領領域５６らなるｐ
°型チャネルストッパ５６ｓを下部に有する例えば厚さ
６０００〜８０００人程度の素子間分程度のフィールド
酸化膜７を形成する方法であった。（７，はバーズビー
ク） 〔発明が解決しようとする課題〕 しかし上記従来方法においてはチャネルストップ領域と
なるＢ゛゛入領域１０６が、前記選択酸化における９０
０〜１ｏｏｏ″Ｃ程度熱処理によっては活性化されるの
みである。従って第４図（ａ）に素子断面に対応してプ
ロファイルを示すイオン注入後の濃度分布（カーブＣ，
）が、フィールド酸化後もほぼその侭維持され、そのド
ーパント濃度は、Ｓｉ基板ｌのイオン注入に際しての射
影飛程である深さ３０００人付近で最も高くなり、深部
になるに従って極端に低くなる尖鋭な分布となる。
そのために第４図（ロ）にフィールド酸化後のドーパン
ト濃度プロファイルを素子断面に対応してカーブＣ２で
示すように、フィールド酸化後には、ドーパント濃度の
高い部分は大部分フィールド酸化膜７に食われ、フィー
ルド酸化膜７の下部に残留しチャネルストップ領域５６
ｇとなるｐ３型領域５６は、ドーパント濃度が低く且つ
浅い層となり、電離放射線の入射によって容易に反転し
て、素子間リークによる半導体ＩＣの劣化を生ずるとい
う問題点があった。
ト濃度プロファイルを素子断面に対応してカーブＣ２で
示すように、フィールド酸化後には、ドーパント濃度の
高い部分は大部分フィールド酸化膜７に食われ、フィー
ルド酸化膜７の下部に残留しチャネルストップ領域５６
ｇとなるｐ３型領域５６は、ドーパント濃度が低く且つ
浅い層となり、電離放射線の入射によって容易に反転し
て、素子間リークによる半導体ＩＣの劣化を生ずるとい
う問題点があった。
また上記従来の方法においては、前述のようにチャネル
ストップ領域となるｐ°型領領域５６素子形成領域４の
周辺部にイオン注入された不純物の前記フィールド酸化
時の９００〜１０００’Ｃにおける活性化のみで形威さ
れるので、横方向への拡がりが殆どなく、選択酸化によ
って素子形成領域４に食い込んで形威されるフィールド
酸化膜７のバーズビーク７、の下部にはチャネルストッ
プ領域５６ｓが形成されず、この部分を介しての素子形
成領域４内に形成される機能領域（図示せず）間のリー
クが防止されないという問題もあった。
ストップ領域となるｐ°型領領域５６素子形成領域４の
周辺部にイオン注入された不純物の前記フィールド酸化
時の９００〜１０００’Ｃにおける活性化のみで形威さ
れるので、横方向への拡がりが殆どなく、選択酸化によ
って素子形成領域４に食い込んで形威されるフィールド
酸化膜７のバーズビーク７、の下部にはチャネルストッ
プ領域５６ｓが形成されず、この部分を介しての素子形
成領域４内に形成される機能領域（図示せず）間のリー
クが防止されないという問題もあった。
そこで本発明は、高不純物濃度を有し結晶性に優れたチ
ャネルストップ領域をバーズビーク部を含むフィールド
絶縁膜全域の下部に有し、耐放射線性に優れた素子量分
Ｍ６Ｕ域を提供することを目的とする。
ャネルストップ領域をバーズビーク部を含むフィールド
絶縁膜全域の下部に有し、耐放射線性に優れた素子量分
Ｍ６Ｕ域を提供することを目的とする。
上記課題は、−導電型半導体基板上に素子形成領域の上
部を選択的に覆う耐酸化膜パターンを形成する工程、該
耐酸化膜バター゛ンをマスクにして素子形成領域の周囲
に選択的にチャネルストップ領域形成用の一導電型不純
物をイオン注入する工程、該イオン注入された一導電型
不純物を拡散再分布せしめる工程、該耐酸化膜パターン
をマスクにして選択酸化を行い、素子形成領域の周囲に
、該一導電型不純物の拡散再分布領域からなる一導電型
チャネルストップ領域を下部に有するフィールド酸化膜
を形成する工程を有する本発明による半導体装置の製造
方法によって解決される。
部を選択的に覆う耐酸化膜パターンを形成する工程、該
耐酸化膜バター゛ンをマスクにして素子形成領域の周囲
に選択的にチャネルストップ領域形成用の一導電型不純
物をイオン注入する工程、該イオン注入された一導電型
不純物を拡散再分布せしめる工程、該耐酸化膜パターン
をマスクにして選択酸化を行い、素子形成領域の周囲に
、該一導電型不純物の拡散再分布領域からなる一導電型
チャネルストップ領域を下部に有するフィールド酸化膜
を形成する工程を有する本発明による半導体装置の製造
方法によって解決される。
即ち本発明の方法においては、半導体基板に大きなダメ
ージを及ぼさない範囲の注入エネルギー及びドーズ量で
チャネルストップ領域形成用の不純物をイオン注入し、
この不純物を熱拡散により再分布させることによって均
一な不純物濃度分布を有し、且つイオン注入領域より下
方及び横方向に所望の幅だけ拡大した、チャネルストッ
プ領域となる不純物導入領域を形成する。
ージを及ぼさない範囲の注入エネルギー及びドーズ量で
チャネルストップ領域形成用の不純物をイオン注入し、
この不純物を熱拡散により再分布させることによって均
一な不純物濃度分布を有し、且つイオン注入領域より下
方及び横方向に所望の幅だけ拡大した、チャネルストッ
プ領域となる不純物導入領域を形成する。
これによって、フィールド酸化を行った後、フィールド
酸化膜の下部に残留するチャネルストップ領域は高濃度
の深い層となって、フィールド酸化膜内に蓄積される電
荷による反転は起こりにくくなり、電離放射線耐性は向
上する。そして更にフィールド酸化膜のバーズビークの
下部にも同様に高濃度の深いチャネルストップ領域が形
成されるので、素子形ｔｃ領域内の機能領域間に発生す
るリークも防止される。
酸化膜の下部に残留するチャネルストップ領域は高濃度
の深い層となって、フィールド酸化膜内に蓄積される電
荷による反転は起こりにくくなり、電離放射線耐性は向
上する。そして更にフィールド酸化膜のバーズビークの
下部にも同様に高濃度の深いチャネルストップ領域が形
成されるので、素子形ｔｃ領域内の機能領域間に発生す
るリークも防止される。
（実施例〕
以下本発明を、図を参照し実施例により具体的に説明す
る。
る。
第１図は本発明の方法の一実施例の工程断面図で、第２
図はチャネルストップ領域のドーパント濃度プロファイ
ル図である。
図はチャネルストップ領域のドーパント濃度プロファイ
ル図である。
全図を通じ同一対象物は同一符合で示す。
第り図（ａ）参照
本発明の方法によりｎチャネルＭＯＳＩＣのチャネルス
トップ領域を形成するに際しては、先ず従来と同様に、
ｐ型Ｓｉ基板１上に熱酸化により厚さ５００〜１０００
λ程度の下敷き酸化膜２を形成した後、この基板上に通
常の化学気相成長法により耐酸化膜である厚さ１ｏｏｏ
人程度の５ｉＪ４膜１０３を形威し、次いで通常のフォ
トプロセスにより上記Ｓｉ３Ｎ、膜１０３上にＭＯＳＦ
ＥＴ等の素子形成領域４上を覆うレジストパターン５を
形成する。
トップ領域を形成するに際しては、先ず従来と同様に、
ｐ型Ｓｉ基板１上に熱酸化により厚さ５００〜１０００
λ程度の下敷き酸化膜２を形成した後、この基板上に通
常の化学気相成長法により耐酸化膜である厚さ１ｏｏｏ
人程度の５ｉＪ４膜１０３を形威し、次いで通常のフォ
トプロセスにより上記Ｓｉ３Ｎ、膜１０３上にＭＯＳＦ
ＥＴ等の素子形成領域４上を覆うレジストパターン５を
形成する。
第１図（′ｂ）参照
次いで上記レジストパターン５をマスクにし燐酸煮沸処
理或いはＣＦ４ガスによるリアクティブイオンエツチン
グ等により素子形成領域４の周囲に表出する５ｉ３Ｎａ
膜１０３を選択的にエツチング除去して素子形成領域４
上を覆うＳｉ３Ｎ４パターン３を形成し、次いで上記レ
ジストパターン５を除去し５ｉｌＮ＜パターン３をマス
クにし下敷き酸化膜２を透過して、基板に結晶性を劣化
させるようなダメージを残さない範囲における所要の高
エネルギー、高ドーズ量、例えば２０〜４０ＫｅＶ程度
の加速エネルギー Ｉ Ｘｌ０１３〜Ｉ ＸＩＯ目ＣＩ
−”程度のドーズ量で硼素（Ｂ゛）をイオン注入する
。１０６はＢ゛注入領域を示す。
理或いはＣＦ４ガスによるリアクティブイオンエツチン
グ等により素子形成領域４の周囲に表出する５ｉ３Ｎａ
膜１０３を選択的にエツチング除去して素子形成領域４
上を覆うＳｉ３Ｎ４パターン３を形成し、次いで上記レ
ジストパターン５を除去し５ｉｌＮ＜パターン３をマス
クにし下敷き酸化膜２を透過して、基板に結晶性を劣化
させるようなダメージを残さない範囲における所要の高
エネルギー、高ドーズ量、例えば２０〜４０ＫｅＶ程度
の加速エネルギー Ｉ Ｘｌ０１３〜Ｉ ＸＩＯ目ＣＩ
−”程度のドーズ量で硼素（Ｂ゛）をイオン注入する
。１０６はＢ゛注入領域を示す。
第１図（Ｃ）参照
次いで窒素等の非反応性ガス中において上記基板１を１
０００〜１１００°Ｃに加熱し、前記Ｂ゛を活性化する
と共に拡散再分布せしめて深さ例えば５０００〜６００
０人程度のチャネル程度ップ領域となるｐ゛型不純物拡
散領域６を形成する。この拡散領域６は素子形成領域４
内へも３０００Å程度拡がって形成される。なお、この
工程を拡散アニール工程と仮称する。
０００〜１１００°Ｃに加熱し、前記Ｂ゛を活性化する
と共に拡散再分布せしめて深さ例えば５０００〜６００
０人程度のチャネル程度ップ領域となるｐ゛型不純物拡
散領域６を形成する。この拡散領域６は素子形成領域４
内へも３０００Å程度拡がって形成される。なお、この
工程を拡散アニール工程と仮称する。
第１図（ｄ）参照
次いでこの基板を従来同様にウェット酸素中で９００〜
１０００°Ｃに加熱し、５ｔＪａパターン３に覆われな
い素子形成領域４の周囲のｐ゛梨型不純物散領域６上面
を選択的に酸化してその部分に例えば厚さ６０００〜８
０００人程度のフィール程度化膜７を形成する。
１０００°Ｃに加熱し、５ｔＪａパターン３に覆われな
い素子形成領域４の周囲のｐ゛梨型不純物散領域６上面
を選択的に酸化してその部分に例えば厚さ６０００〜８
０００人程度のフィール程度化膜７を形成する。
この際フィールド酸化膜７の下部には深さ３０００λ程
度のｐ゛型不純物拡散領域６が残留しｐ゛型チャネルス
トップ領域６Ｓとして機能する。また５ｉＪｎパターン
３の下部即ち素子形成領域４へ浸入して形成されるフィ
ールド酸化膜７のバーズビーク７、の下部にも同様の深
さのｐ゛型チャネルストップ領域６Ｓが前記拡散アニー
ルの横方向の拡がりにより形成される。なお、この工程
をフィールド酸化工程と仮称する 第１図（ｅ）参照 次いで燐酸煮沸処理等によりＳｉ、Ｎ、パターン３を除
去し、次いで下敷き酸化膜２を弗酸等によりウォッシュ
アウトして、下部にｐ１型チャネルストップ領域６ｓを
有するフィールド酸化膜７で素子形ｔ２Ｓｉ域４となる
ｐ型Ｓｔ基板１面が画定表出されてなる被処理基板が形
成される。
度のｐ゛型不純物拡散領域６が残留しｐ゛型チャネルス
トップ領域６Ｓとして機能する。また５ｉＪｎパターン
３の下部即ち素子形成領域４へ浸入して形成されるフィ
ールド酸化膜７のバーズビーク７、の下部にも同様の深
さのｐ゛型チャネルストップ領域６Ｓが前記拡散アニー
ルの横方向の拡がりにより形成される。なお、この工程
をフィールド酸化工程と仮称する 第１図（ｅ）参照 次いで燐酸煮沸処理等によりＳｉ、Ｎ、パターン３を除
去し、次いで下敷き酸化膜２を弗酸等によりウォッシュ
アウトして、下部にｐ１型チャネルストップ領域６ｓを
有するフィールド酸化膜７で素子形ｔ２Ｓｉ域４となる
ｐ型Ｓｔ基板１面が画定表出されてなる被処理基板が形
成される。
第１図（ｆ）参照
以後例えば通常の方法により、ゲート酸化膜８の形成、
ゲート電極９Ａ、９Ｂの形成、ｎ゛型ソース／ドレイン
（Ｓ／Ｄ） ＳＮ域１０Ａ 、 ＩＯＢ 、 ＩＯＣ、
ＩＯＤの形成、不純物ブロック用酸化膜１１の形成、層
間絶縁膜１２の形成、コンタクト窓１３の形成、配線１
４Ａ、１４Ｂ 、１４Ｃ、１４０の形成等が順次なされ
て本発明の方法を用いたチャネルストップ領域６Ｓを形
成した半導体装置は完成する。
ゲート電極９Ａ、９Ｂの形成、ｎ゛型ソース／ドレイン
（Ｓ／Ｄ） ＳＮ域１０Ａ 、 ＩＯＢ 、 ＩＯＣ、
ＩＯＤの形成、不純物ブロック用酸化膜１１の形成、層
間絶縁膜１２の形成、コンタクト窓１３の形成、配線１
４Ａ、１４Ｂ 、１４Ｃ、１４０の形成等が順次なされ
て本発明の方法を用いたチャネルストップ領域６Ｓを形
成した半導体装置は完成する。
第２図は上記実施例における素子形成領域周囲のチャネ
ルストップ領域形成用ドーパント（不純物）の濃度分布
を示した図で、（ａ）は第１図（Ｃ）で説明した拡散ア
ニール工程後、（ｂ）は第１図（ｄ）で説明したフィー
ルド酸化工程後の分布である。なお、第１図（ｂ）に対
応するイオン注入後の濃度分布は従来方法における第４
図（ａ）と同様である。
ルストップ領域形成用ドーパント（不純物）の濃度分布
を示した図で、（ａ）は第１図（Ｃ）で説明した拡散ア
ニール工程後、（ｂ）は第１図（ｄ）で説明したフィー
ルド酸化工程後の分布である。なお、第１図（ｂ）に対
応するイオン注入後の濃度分布は従来方法における第４
図（ａ）と同様である。
これらの濃度分布を参照して明らかなように、本発明の
方法によれば、第４図（ａ）のカーブＣ１に示されるよ
うな濃度分布でイオン注入された不純物（ドーパント）
が、拡散アニール工程（第１図（Ｃ）参照）によって予
めフィールド酸化の際生ずるバーズビークの下部に達し
、且つフィールド酸化膜の下部に所要の深さ（幅）に残
る所要の深さに縦及び横方向に拡散再分布せしめらる。
方法によれば、第４図（ａ）のカーブＣ１に示されるよ
うな濃度分布でイオン注入された不純物（ドーパント）
が、拡散アニール工程（第１図（Ｃ）参照）によって予
めフィールド酸化の際生ずるバーズビークの下部に達し
、且つフィールド酸化膜の下部に所要の深さ（幅）に残
る所要の深さに縦及び横方向に拡散再分布せしめらる。
この拡散アニール後のドーパント濃度はカーブＣＤに示
すようにほぼ均一な濃度分布を有する所要の深さの不純
物拡散領域に変換される。（第２図（ａ）参照）そして
、上記拡散アニールよりもフィールド酸化の温度が低い
ので、第２図（ｂ）に示すようにフィールド酸化後もそ
のドーパント濃度分布はカーブＣ８の侭維持され、フィ
ールド酸化工程（第１図（ｄ）参照）後バーズビーク部
を含むフィールド酸化膜の下部に残留形成されるチャネ
ルストップ領域のドーパント濃度は設計値通りの高濃度
に確保される。また上記実施例に示すように本発明の方
法においては、ドーパントのイオン注入に際して基板に
ダメージを残すような高エネルギー、高ドーズ量でのイ
オン注入を行わないので、チャネルストップ領域の結晶
性も良質の状態で保たれる。
すようにほぼ均一な濃度分布を有する所要の深さの不純
物拡散領域に変換される。（第２図（ａ）参照）そして
、上記拡散アニールよりもフィールド酸化の温度が低い
ので、第２図（ｂ）に示すようにフィールド酸化後もそ
のドーパント濃度分布はカーブＣ８の侭維持され、フィ
ールド酸化工程（第１図（ｄ）参照）後バーズビーク部
を含むフィールド酸化膜の下部に残留形成されるチャネ
ルストップ領域のドーパント濃度は設計値通りの高濃度
に確保される。また上記実施例に示すように本発明の方
法においては、ドーパントのイオン注入に際して基板に
ダメージを残すような高エネルギー、高ドーズ量でのイ
オン注入を行わないので、チャネルストップ領域の結晶
性も良質の状態で保たれる。
以上説明のように本発明によれば、高不純物濃度を有し
結晶性に優れたチャネルストップ領域をバーズビーク部
を含むフィールド絶縁膜全域の下部に容易に形成するこ
とができ、半導体ＩＣの耐放射線性を向上せしめること
が可能になる。
結晶性に優れたチャネルストップ領域をバーズビーク部
を含むフィールド絶縁膜全域の下部に容易に形成するこ
とができ、半導体ＩＣの耐放射線性を向上せしめること
が可能になる。
第１図（ａ）〜（ｆ）は本発明の方法の一実施例の工程
断面図、 第２図は本発明の一実施例におけるドーパント濃度分布
図で、（ａ）は拡散アニール後、（ｂ）はフィールド酸
化後、 第３図（ａ）〜（ｄ）は従来方法の工程断面図、第４図
は従来方法におけるドーパント濃度分布図で、（ａ）は
イオン注入後、（ｂ）はフィールド酸化後である。 図において、 １はＰ型Ｓｉ基板、 ２は下敷き酸化膜、 ３はＳｉ３Ｎ、パターン、 １０３ はＳｔ、Ｎ、膜、 ４は素子形成領域、 ５はレジストパターン、 ６はｐ゛型不純物拡散領域、 ６ｓはｐ゛型チャネルストップ領域、 １０６はＢ゛注入′Ｉ域、 ７はフィールド酸化膜、 ７８はバーズビーク、 ８はゲート酸化膜、 ９Ａ、 ９Ｂはゲート電極、 ｌＯＡ〜１０Ｄはｎ゛型Ｓ／ Ｄ 領域、１１は不純物
ブロック用酸化膜、 １２は層間絶縁膜、 １３藪た玉押はコンタクト窓、 １４Ａ〜１４０は配線 を示す。 ＄発明のオ埴の一実池４Ｐ１の工過訴の目′＄ １ 口
（イの２） ：ｔＳ哨／）々殖の一実施伊Ｉｎ工程鰐顔ロ＄ＩｇＪ（
Ｊｆ の丁） （α）拡散アニーＩＬ／慢 第 目 １メｌ応氏辷１ｎブラドーノマントリ□虐ンヴ串ｆＡＦ
７Ｉ イ足１Ａラツミ式の工程断面層う
断面図、 第２図は本発明の一実施例におけるドーパント濃度分布
図で、（ａ）は拡散アニール後、（ｂ）はフィールド酸
化後、 第３図（ａ）〜（ｄ）は従来方法の工程断面図、第４図
は従来方法におけるドーパント濃度分布図で、（ａ）は
イオン注入後、（ｂ）はフィールド酸化後である。 図において、 １はＰ型Ｓｉ基板、 ２は下敷き酸化膜、 ３はＳｉ３Ｎ、パターン、 １０３ はＳｔ、Ｎ、膜、 ４は素子形成領域、 ５はレジストパターン、 ６はｐ゛型不純物拡散領域、 ６ｓはｐ゛型チャネルストップ領域、 １０６はＢ゛注入′Ｉ域、 ７はフィールド酸化膜、 ７８はバーズビーク、 ８はゲート酸化膜、 ９Ａ、 ９Ｂはゲート電極、 ｌＯＡ〜１０Ｄはｎ゛型Ｓ／ Ｄ 領域、１１は不純物
ブロック用酸化膜、 １２は層間絶縁膜、 １３藪た玉押はコンタクト窓、 １４Ａ〜１４０は配線 を示す。 ＄発明のオ埴の一実池４Ｐ１の工過訴の目′＄ １ 口
（イの２） ：ｔＳ哨／）々殖の一実施伊Ｉｎ工程鰐顔ロ＄ＩｇＪ（
Ｊｆ の丁） （α）拡散アニーＩＬ／慢 第 目 １メｌ応氏辷１ｎブラドーノマントリ□虐ンヴ串ｆＡＦ
７Ｉ イ足１Ａラツミ式の工程断面層う
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板上に素子形成領域の上部を選択的に
覆う耐酸化膜パターンを形成する工程、該耐酸化膜パタ
ーンをマスクにして素子形成領域の周囲に選択的にチャ
ネルストップ領域形成用の一導電型不純物をイオン注入
する工程、 該イオン注入された一導電型不純物を拡散再分布せしめ
る工程、 該耐酸化膜パターンをマスクにして選択酸化を行い、素
子形成領域の周囲に、該一導電型不純物の拡散再分布領
域からなる一導電型チャネルストップ領域を下部に有す
るフィールド酸化膜を形成する工程を有することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20406189A JPH0368154A (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20406189A JPH0368154A (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368154A true JPH0368154A (ja) | 1991-03-25 |
Family
ID=16484109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20406189A Pending JPH0368154A (ja) | 1989-08-07 | 1989-08-07 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368154A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097637A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60127741A (ja) * | 1983-12-15 | 1985-07-08 | Sony Corp | 半導体装置の製法 |
-
1989
- 1989-08-07 JP JP20406189A patent/JPH0368154A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6097637A (ja) * | 1983-11-01 | 1985-05-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS60127741A (ja) * | 1983-12-15 | 1985-07-08 | Sony Corp | 半導体装置の製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199527B1 (ko) | 약하게 도핑된 드레인(ldd)형의 cmos장치제조방법 | |
| EP0193117B1 (en) | Method of manufacturing semiconductor device | |
| KR970000703B1 (ko) | 반도체 장치의 제조 방법 | |
| KR940006668B1 (ko) | 반도체 집적회로 장치의 제조방법 | |
| JPS58202562A (ja) | 半導体装置の製造方法 | |
| JP3189872B2 (ja) | 半導体デバイスの三重ウェル形成方法 | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JPH0368154A (ja) | 半導体装置の製造方法 | |
| JPH0228939A (ja) | Ｍｏｓ型トランジスタ | |
| JP3371875B2 (ja) | 半導体装置の製造方法 | |
| JP2024512868A (ja) | Ｍｏｓｆｅｔデバイス及びその製造方法 | |
| JP3921764B2 (ja) | 半導体装置の製造方法 | |
| JP3090669B2 (ja) | 半導体装置の製造方法 | |
| EP0712152B1 (en) | Method of manufacturing a semiconductor device | |
| TWI529927B (zh) | 超級接面功率元件之主動晶胞結構及其製造方法 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| KR100589493B1 (ko) | 게이트 산화막 형성방법 | |
| JP2706441B2 (ja) | 相補型ｍｉｓ集積回路の製造方法 | |
| JPH0328071B2 (ja) | ||
| JP3297102B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPS62273774A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0287565A (ja) | シリコン基板への接触方法および半導体装置 | |
| JPH07169961A (ja) | 半導体装置およびその製造方法 | |
| JPS6092657A (ja) | 半導体装置 | |
| JPH0254539A (ja) | 縦型ｍｏｓ ｆｅｔの製造方法 |