JPH0368212A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPH0368212A JPH0368212A JP20405789A JP20405789A JPH0368212A JP H0368212 A JPH0368212 A JP H0368212A JP 20405789 A JP20405789 A JP 20405789A JP 20405789 A JP20405789 A JP 20405789A JP H0368212 A JPH0368212 A JP H0368212A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- level
- gate
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
妓術分野
本発明はドライブ回路に関し、特にトランジスタ”と、
このトランジスタのベース端子に所７【′レベルシフト
を印加１、、てこれをオンオフ制御オるｌ；１ｊ ｉａ
Ｉｔ！１１１ ｖｈ 、Ｊ：をＨす７１１９４１回路に
関する。
このトランジスタのベース端子に所７【′レベルシフト
を印加１、、てこれをオンオフ制御オるｌ；１ｊ ｉａ
Ｉｔ！１１１ ｖｈ 、Ｊ：をＨす７１１９４１回路に
関する。
ｊｊＬ来技術
一般に、ＩＣ等の゛『導体によってｔＬ戊された回路の
外部に接続される素子、機器類例えば、リレ、発光ダイ
オード、レシーバＩＣ等を駆動するため、披駆動機器の
性質に合せて高電圧、高電流をも扱えるドライブ用トラ
ンジスタを組込んた出カトライブロ路が使用されている
。
外部に接続される素子、機器類例えば、リレ、発光ダイ
オード、レシーバＩＣ等を駆動するため、披駆動機器の
性質に合せて高電圧、高電流をも扱えるドライブ用トラ
ンジスタを組込んた出カトライブロ路が使用されている
。
第２図はその従来のドライブ回路の代表的な例であるナ
ンド型出力ドライブ回路である。このドライブ回路はア
ンドゲートＩＣ２と、ドライブ用のトランジスタ３と、
一端が接地され、トランジスタ３のベースーエミッタ間
電圧を決定するための抵抗益５とヲ含んで構成されてい
る。なお、５（１＋，１入力端子、’， １ １；！出
力端子、１１及び１２は亀源端了てあＺ．。
ンド型出力ドライブ回路である。このドライブ回路はア
ンドゲートＩＣ２と、ドライブ用のトランジスタ３と、
一端が接地され、トランジスタ３のベースーエミッタ間
電圧を決定するための抵抗益５とヲ含んで構成されてい
る。なお、５（１＋，１入力端子、’， １ １；！出
力端子、１１及び１２は亀源端了てあＺ．。
７；ド７Ｔ’ート＋ｃ２はその２つの人力端子のうちσ
）一ノｊに対Ｌ、ｆｉ＠ｉ．電圧の立上り過渡時におけ
る出力の゛（｝′ レベ１１，を保障するためのバヮー
オ゛７り七・・・ト１ｃが接続されている。なお、パワ
ーオニ−，→！ツｌ− １ （、：は周知のパワーオン
リセラ１・回路をハイブ１１ンド■Ｃ化することによっ
て実現される。
）一ノｊに対Ｌ、ｆｉ＠ｉ．電圧の立上り過渡時におけ
る出力の゛（｝′ レベ１１，を保障するためのバヮー
オ゛７り七・・・ト１ｃが接続されている。なお、パワ
ーオニ−，→！ツｌ− １ （、：は周知のパワーオン
リセラ１・回路をハイブ１１ンド■Ｃ化することによっ
て実現される。
また、アンドゲートＩＣ２は内部の素子であるエミッタ
フォロワトランジスタ２０のエミッタから信号を出力す
るものである。
フォロワトランジスタ２０のエミッタから信号を出力す
るものである。
このアンドゲートＩＣ２の出力にはエミッタが接地され
ている。また、ドライブ用のトランジスタ３のコレクタ
には駆動信号の出力端子・５１が接続されている。
ている。また、ドライブ用のトランジスタ３のコレクタ
には駆動信号の出力端子・５１が接続されている。
かかる構成において、電源電圧の定′１Ｍ時においては
Ｖｃｃとして、例えば＋５〔Ｖ〕が！ｊえられる。
Ｖｃｃとして、例えば＋５〔Ｖ〕が！ｊえられる。
ここで、アンドゲートＩＣ２の入力端子５０に論理信号
として、“０”レベルの信号が与えられたものとする。
として、“０”レベルの信号が与えられたものとする。
すると、アンドゲートＩＣ２の内部素子−であるエミッ
タフォロワトランジスタ２０はオフ状態となり、アンド
ゲートＩＣ２の出力端ｒとグランドレベルとの間に電位
差が生じないため、ドライブ用のトランジスタ３はオフ
状態となる。
タフォロワトランジスタ２０はオフ状態となり、アンド
ゲートＩＣ２の出力端ｒとグランドレベルとの間に電位
差が生じないため、ドライブ用のトランジスタ３はオフ
状態となる。
したがって、駆動信号の出力端子５１はオフ状態となる
。
。
一方、アンドゲートＩＣ２の入力端子５０に論理信号と
して、“１”レベル信号が与えられたものとする。する
と、アンドゲートＩＣ２の内部素子であるエミッタフォ
ロワトランジスタ２０はオン状態となり、アンドゲート
ＩＣ２の出力端子とグランドレベルとの間に電位差がピ
Ｌしる。それにより、ドライブ用のトランジスタ３はオ
ン状態となり、駆動信号の出力端子５１は、オン状態と
なる。
して、“１”レベル信号が与えられたものとする。する
と、アンドゲートＩＣ２の内部素子であるエミッタフォ
ロワトランジスタ２０はオン状態となり、アンドゲート
ＩＣ２の出力端子とグランドレベルとの間に電位差がピ
Ｌしる。それにより、ドライブ用のトランジスタ３はオ
ン状態となり、駆動信号の出力端子５１は、オン状態と
なる。
なお、第２図においては、２人力のアンドゲート■Ｃが
示されているが、さらに複数の人力が追加され、それら
の論理積をとるものが用いられる場合もある。
示されているが、さらに複数の人力が追加され、それら
の論理積をとるものが用いられる場合もある。
また、上述した従来の出力ドライブ回路は、電ｉｆｉ、
ｔａ圧Ｖｃｃの立上り過渡時にアンドゲートＩＣ２の出
力素子である、エミッタフォロワトランジスタをオフ状
態とするため、パワーオンリセットＩＣ１が入力端子の
うちの１つに接続されている。
ｔａ圧Ｖｃｃの立上り過渡時にアンドゲートＩＣ２の出
力素子である、エミッタフォロワトランジスタをオフ状
態とするため、パワーオンリセットＩＣ１が入力端子の
うちの１つに接続されている。
ところが、パワーオンリセットＩＣＩもその特性上電源
電圧ＶＣＣの立上り過渡時に完全な“Ｏ”レベルを保障
できない場合がある。このパワーオンリセットＩＣＩは
本来、電源電圧Ｖｃｃの上夕？につれてその出力も上昇
し、Ｖｃｅがあるレベルを越えると、その出力が“０″
レベルとなり、Ｖｃｃが十分に立上ると出力の“０”レ
ベルを解除して１”レベルになるという動作をするもの
である。
電圧ＶＣＣの立上り過渡時に完全な“Ｏ”レベルを保障
できない場合がある。このパワーオンリセットＩＣＩは
本来、電源電圧Ｖｃｃの上夕？につれてその出力も上昇
し、Ｖｃｅがあるレベルを越えると、その出力が“０″
レベルとなり、Ｖｃｃが十分に立上ると出力の“０”レ
ベルを解除して１”レベルになるという動作をするもの
である。
しかし、パワーオンリセットＩＣＩの特性上、電源電圧
の立上り過渡時にアントゲ−）ＩＣ２の出力とグランド
レベルとの間に電位差が発生し、その電位差がドライブ
用のトランジスタ３の動作最低ベース−エミッタ間電圧
を上回る場合がある。
の立上り過渡時にアントゲ−）ＩＣ２の出力とグランド
レベルとの間に電位差が発生し、その電位差がドライブ
用のトランジスタ３の動作最低ベース−エミッタ間電圧
を上回る場合がある。
かかる場合には、ドライブ用のトランジスタ３がオン状
態となり、出力信号がオン状態となって被駆動機器を誤
動作させてしまうという欠点がある。
態となり、出力信号がオン状態となって被駆動機器を誤
動作させてしまうという欠点がある。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的はパワーオンリセットＩＣの特性
のいかんＪこかかわらず、電源電圧の立−Ｅり過渡１時
における被駆動機器の誤動作を防止することができるド
ライブ回路を堤供することである。
ものであり、その目的はパワーオンリセットＩＣの特性
のいかんＪこかかわらず、電源電圧の立−Ｅり過渡１時
における被駆動機器の誤動作を防止することができるド
ライブ回路を堤供することである。
発明の構成
本発明によるドライブ回路は、トランジスタと、前記ト
ランジスタのベース端子に所定レベルの電圧を印加して
該トランジスタをオンオフ制御する制御手段とをＨする
ドライブ回路であって、前記制御手段の出力と前記トラ
ンジスタのベース端子との間に該制御手段の出力の電圧
をレベルシフトするレベルシフト手段を設けたことを特
徴とする。
ランジスタのベース端子に所定レベルの電圧を印加して
該トランジスタをオンオフ制御する制御手段とをＨする
ドライブ回路であって、前記制御手段の出力と前記トラ
ンジスタのベース端子との間に該制御手段の出力の電圧
をレベルシフトするレベルシフト手段を設けたことを特
徴とする。
実施例
以−Ｆ、図面を用いて本発明の詳細な説明する。
第１図は本発明によるドライブ四路の一実施例の構成を
示す回路図であり、第２図と同等部分は同一符号により
示されている。
示す回路図であり、第２図と同等部分は同一符号により
示されている。
図において、第２図に示されている従来のドライブ回路
と異なる点はアンドゲートＩＣ２の出力とトランジスタ
３との間にダイオード４−１〜４ｎが設けられている点
である。つまり、これらダイオード４−１〜４−ｎ（例
えば、ｎ−３）が順り向に仲人されていることにより、
アンドゲートＩＣ２の出力の電圧レベルがシフトされて
いるのである。
と異なる点はアンドゲートＩＣ２の出力とトランジスタ
３との間にダイオード４−１〜４ｎが設けられている点
である。つまり、これらダイオード４−１〜４−ｎ（例
えば、ｎ−３）が順り向に仲人されていることにより、
アンドゲートＩＣ２の出力の電圧レベルがシフトされて
いるのである。
すなわち、アンドゲートＩＣ２の出力側にダイオード４
−１のアノード、トランジスタ３のベース側にダイオー
ド４−ｎのカソードが接続されているため、アンドゲー
トＩＣ２の出力の電圧レベルがシフトされているのであ
る。
−１のアノード、トランジスタ３のベース側にダイオー
ド４−ｎのカソードが接続されているため、アンドゲー
トＩＣ２の出力の電圧レベルがシフトされているのであ
る。
以上の構成とされた本実施例のドライブ回路の電源電圧
Ｖｃｃが定′ＪＫ状態である場合における動作は先述し
た従来の回路と全く同様である。
Ｖｃｃが定′ＪＫ状態である場合における動作は先述し
た従来の回路と全く同様である。
ところが、電流電圧Ｖｃｃの立上り過渡時、パワーオン
リセットＩＣＩが０〔Ｖ〕からある一定の範囲内におい
てＩＬ常に動作しない場合、パワーオンリセットＩＣＩ
の出力には、電源電圧ｖｃｃがそのまま現れ、完全な“
０″レベルを保障できない。
リセットＩＣＩが０〔Ｖ〕からある一定の範囲内におい
てＩＬ常に動作しない場合、パワーオンリセットＩＣＩ
の出力には、電源電圧ｖｃｃがそのまま現れ、完全な“
０″レベルを保障できない。
そのため、アンドゲートＩＣ２についても、７ＩＳ源電
圧Ｖｃｃの上昇とともに、その出力電圧も上昇してしま
う。
圧Ｖｃｃの上昇とともに、その出力電圧も上昇してしま
う。
ここで、アンドゲートＩＣ２の出力端子とグランドレベ
ルとの電位差をＶｏｕＬ 、 トランジスタ３の動作
最低ベース−エミッタ間電圧をＶＢＢｍｌｎ。
ルとの電位差をＶｏｕＬ 、 トランジスタ３の動作
最低ベース−エミッタ間電圧をＶＢＢｍｌｎ。
ダイオード４−１〜４−ｎの順電圧を夫々Ｖｌ！（４−
１）、−Ｖ Ｆ（４−ｎ）とし、Ｖ ｘ＝Ｖ ｏｕｔ
、 Ｖ Ｙ−Ｖ Ｐ（４−１） ＋、・＋ Ｖ Ｆ（４
−ｎ） ＋ Ｖ ＢＩＥｍｌｎとすれば、ＶｘとＶＹと
の大小関係により、電源電圧Ｖｃｃの立上り過渡時にお
けるトランジスタ３のオン状態又はオフ状態が決定され
る。
１）、−Ｖ Ｆ（４−ｎ）とし、Ｖ ｘ＝Ｖ ｏｕｔ
、 Ｖ Ｙ−Ｖ Ｐ（４−１） ＋、・＋ Ｖ Ｆ（４
−ｎ） ＋ Ｖ ＢＩＥｍｌｎとすれば、ＶｘとＶＹと
の大小関係により、電源電圧Ｖｃｃの立上り過渡時にお
けるトランジスタ３のオン状態又はオフ状態が決定され
る。
すなわち、ＶＸ ＞ＶＹの場合は、トランジスタ３かオ
ン状態、つまり出力信号がオン状態となる。
ン状態、つまり出力信号がオン状態となる。
これに対し、ＶＸ＜ＶＹの場合には、出力信号はオフ状
態となる。
態となる。
したがって、構成素子のバラツキを考慮し、電？ｆＡｆ
′ｒｆｉ圧ｖＣＣノ立上り過渡時におイテ、Ｖ Ｘ５ａ
ｘ＜ ＶＹｍｉｎを満足するようにダイオードの接続数
を選べば良い。こうすれば、電源電圧Ｖｃｃの立上り過
渡時において、パワーオンリセットＩＣＩが完全な１Ｆ
常動作をしない場合であっても、トランジスタ３がオン
状態とならず、よって出力信号がオン状態となり被駆動
機器を誤動作させてしまうという従来の問題点は完全に
防止できるのである。
′ｒｆｉ圧ｖＣＣノ立上り過渡時におイテ、Ｖ Ｘ５ａ
ｘ＜ ＶＹｍｉｎを満足するようにダイオードの接続数
を選べば良い。こうすれば、電源電圧Ｖｃｃの立上り過
渡時において、パワーオンリセットＩＣＩが完全な１Ｆ
常動作をしない場合であっても、トランジスタ３がオン
状態とならず、よって出力信号がオン状態となり被駆動
機器を誤動作させてしまうという従来の問題点は完全に
防止できるのである。
なお、ダイオード４−１〜４−ｎの代りにツェナダイオ
ードを逆向きに接続しても同様の効果が得られることは
明らかである。
ードを逆向きに接続しても同様の効果が得られることは
明らかである。
つまり、本発明においては電源電圧定常時においてトラ
ンジスタがオン可能な範囲内でアンドゲートＩＣの出力
電圧をレベルシフトしているのである。
ンジスタがオン可能な範囲内でアンドゲートＩＣの出力
電圧をレベルシフトしているのである。
発明の詳細
な説明したように本発明は、エミッタフォロワトランジ
スタ出力型のアンドゲートＩＣの出力電圧をレベルシフ
トするダイオードを設けたことにより、電源電圧の立上
り過渡時においてパワオンリセットＩＣが正常に動作し
なくても、出力信号がオン状態になることを防１トでき
、被駆動機器には何ら悪影響を与えることがないという
効果がある。
スタ出力型のアンドゲートＩＣの出力電圧をレベルシフ
トするダイオードを設けたことにより、電源電圧の立上
り過渡時においてパワオンリセットＩＣが正常に動作し
なくても、出力信号がオン状態になることを防１トでき
、被駆動機器には何ら悪影響を与えることがないという
効果がある。
第１図は本発明の実施例によるドライブ回路の構成を示
す回路図、第２図は従来のドライブ四路の構成を示す回
路図である。 主要部分の符号の説明 １・・・・・・パワーオンリセットＩＣ２・・・・・・
アンドゲートＩＣ ３・・・・・・トランジスタ １〜１ ｎ・・・・・・ダイオード
す回路図、第２図は従来のドライブ四路の構成を示す回
路図である。 主要部分の符号の説明 １・・・・・・パワーオンリセットＩＣ２・・・・・・
アンドゲートＩＣ ３・・・・・・トランジスタ １〜１ ｎ・・・・・・ダイオード
Claims (1)
- （１）トランジスタと、前記トランジスタのベース端子
に所定レベルの電圧を印加して該トランジスタをオンオ
フ制御する制御手段とを有するドライブ回路であって、
前記制御手段の出力と前記トランジスタのベース端子と
の間に該制御手段の出力の電圧をレベルシフトするレベ
ルシフト手段を設けたことを特徴とするドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20405789A JPH0368212A (ja) | 1989-08-07 | 1989-08-07 | ドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20405789A JPH0368212A (ja) | 1989-08-07 | 1989-08-07 | ドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0368212A true JPH0368212A (ja) | 1991-03-25 |
Family
ID=16484037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20405789A Pending JPH0368212A (ja) | 1989-08-07 | 1989-08-07 | ドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0368212A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0576199A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | スイツチ回路及びそれを使つたステツピングモータ駆動回路 |
| WO2011001838A1 (ja) * | 2009-07-02 | 2011-01-06 | ミツミ電機株式会社 | 半導体集積回路 |
-
1989
- 1989-08-07 JP JP20405789A patent/JPH0368212A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0576199A (ja) * | 1991-09-13 | 1993-03-26 | Hitachi Ltd | スイツチ回路及びそれを使つたステツピングモータ駆動回路 |
| WO2011001838A1 (ja) * | 2009-07-02 | 2011-01-06 | ミツミ電機株式会社 | 半導体集積回路 |
| JP2011015534A (ja) * | 2009-07-02 | 2011-01-20 | Mitsumi Electric Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5214316A (en) | Power-on reset circuit device for multi-level power supply sources | |
| US5004936A (en) | Non-loading output driver circuit | |
| KR840004280A (ko) | 표시 구동장치 | |
| KR840002176A (ko) | 반도체 집적회로 장치 | |
| EP0351820B1 (en) | Output circuit | |
| EP0230306A2 (en) | Schmitt trigger circuit | |
| EP0239841B1 (en) | Voltage output circuit | |
| JPS6222487B2 (ja) | ||
| EP0468209B1 (en) | Single-drive level shifter, with low dynamic impedance | |
| JPH0368212A (ja) | ドライブ回路 | |
| KR890009086A (ko) | 슈미트 트리거회로 | |
| US4740719A (en) | Semiconductor integrated circuit device | |
| US7362142B2 (en) | Current source apparatus, light-emitting-device apparatus and digital-analog converting apparatus | |
| EP0432472B1 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| US3911294A (en) | Driver circuit for high speed gating of a field effect transistor | |
| US6940319B2 (en) | Device for controlling high and low levels of a voltage-controlled power switch | |
| US4853559A (en) | High voltage and power BiCMOS driving circuit | |
| KR100452176B1 (ko) | 전류원-숏회로 | |
| JP3925686B2 (ja) | 出力制限回路 | |
| JPS586011Y2 (ja) | 直流安定化電源回路 | |
| EP0510765B1 (en) | Differential amplifier having output current limiting | |
| US5434517A (en) | ECL output buffer with a MOS transistor used for tristate enable | |
| KR900008050B1 (ko) | 논리회로 | |
| SU508933A1 (ru) | Устройство дл управлени ключом | |
| US3488562A (en) | Constant source for inductive loads including series connected nonsaturating transistor and a transistor shunted resistor |