JPH0368231A - クロック再生方式 - Google Patents

クロック再生方式

Info

Publication number
JPH0368231A
JPH0368231A JP1202831A JP20283189A JPH0368231A JP H0368231 A JPH0368231 A JP H0368231A JP 1202831 A JP1202831 A JP 1202831A JP 20283189 A JP20283189 A JP 20283189A JP H0368231 A JPH0368231 A JP H0368231A
Authority
JP
Japan
Prior art keywords
clock
phase
signal
correlation
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1202831A
Other languages
English (en)
Other versions
JPH063897B2 (ja
Inventor
Takeo Okane
大鐘 武雄
Shuichi Sasaoka
秀一 笹岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUUSEISHIYOU TSUSHIN SOGO KENKYUSHO
National Institute of Information and Communications Technology
Original Assignee
YUUSEISHIYOU TSUSHIN SOGO KENKYUSHO
Communications Research Laboratory
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUUSEISHIYOU TSUSHIN SOGO KENKYUSHO, Communications Research Laboratory filed Critical YUUSEISHIYOU TSUSHIN SOGO KENKYUSHO
Priority to JP1202831A priority Critical patent/JPH063897B2/ja
Publication of JPH0368231A publication Critical patent/JPH0368231A/ja
Publication of JPH063897B2 publication Critical patent/JPH063897B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)産業上の利用分野 本発明は無線通信システム、特にディジタル陸上移動通
信システムに関する。
(2)従来の技隅 GM S K (Gaussian fi 1tere
d Minimurn Shiftkeying)変調
された信号を同量検波する場合、般に、コスタスループ
によって眼送波が再生される。このとき、クロック再生
は順送液部生後の信号によって行われ、また、順送波再
生時には再生クロックが使用されるというループを形成
する。
従来方式におけるクロック再生部の構成を第1図に示す
。クロック成分抽出部1は、囮送波が再生された後の■
・Q各チャネルの信号S、・S、がら、両信号の2乗の
差信号CI(Sl’−9,2)9算出する。この信号4
はクロック成分を含んでおり、特に、送信信号がMS’
にの場合はクロックと完全に一致する。
その後、位相誤差検出部3で■・Q両信号の2乗の差信
号C1の位相とVCO2で発生させたクロックCLKど
の位相誤差E、をループフィルタ4で平均化し、■C○
2の制御電圧Veを生成することによりクロックCL 
)(を再生する。
従来方式では、クロックの位相再生の同期引き込み時間
はループフィルタ4の等価雑音帯域幅Bで決定され、B
が大きいほど引き込み時間は速くなる。しかし、Bを大
きくすると、雑音等の影響により再生されたクロックの
位相雑音も大きくなり、誤り率特性は劣化する。従って
、引き込み特性とクロックの位相雑音特性とのトレード
オフにより、最適なりの設定が行われる。
(3)発明が解決しようとする問題点 従来方式では、クロックの位相雑音を小さくするために
は、等価雑音帯域幅を小さくして同期引き込み特性をあ
る程度犠牲にしなけれはならないという欠点があった。
しかし、TDMA (Time Division M
ultipleAccess)方式のように位相再生の
同期引き込み時間が限られている場合には、収束が速く
、しかも、再生クロックの位相雑音が小さいことが望ま
しい。
この場合、従来方式では、初期引き込み時ではループフ
ィルタの等価雑音帯域幅を広げて引き込みを速くし、引
き込み後で等価雑音帯域幅を狭めて位相誤差を小さくす
る必要がある。従って、ハードウェア規模が増大し、等
価雑音帯域幅の制御等が煩雑になるという欠点があった
本発明の目的は、位相同期引き込みが速く、かつ、位相
雑音の小さいクロック再生を行うことにある。
(4)問題を解決するための手段 本発明では、送信時のクロック周波数が受信側で既知で
あるとした場合において、同一周波数で、かつ、直交し
た2つの基準クロックを発生させ、受信信号から抽出し
たクロック成分と各基準クロックとの相関値をそれぞれ
算出し、両相関埴の比によってクロックの位相を逐次決
定し、クロックを再生する。
尚、受信側で発生させた基準クロックの周波数が送信時
のクロック周波数に対し微小の誤差がある場合には、逐
次算出されるクロックの位相の変化に追従することによ
りクロックが再生できる。
(5)作用 本発明の実施例を第2図に示す。ここでは、この実施例
を用いて作用の説明を行う。
まず、クロック成分抽出部1において、制送波が再生さ
れた後のI−Q各信号S、・S、から、両信号の2乗の
差信号C,(S、2−5.2)  が算出される。
一方、基準クロック発生H1lでは、既知のクロック周
波数により、直交した2つの基準クロックC2・C3を
出力する。
このとき、基準クロックの位相をP、とすると、基準ク
ロックC2はcos(Pt)、基準クロックC3は5i
n(P+)で表される。
相関部15はクロック成分C1と2つの基準クロックC
2・C3との相関値C4・C5を算出する。
このとき、 C4=<C4,C09(P 、))         
      (1)C5=<C、,5in(P 1 ’
)>               (2)と表される
。ここで、(・〉は相関操作を表す。
この相関値C4とC5の大きさの比は、クロック成分C
4中のクロック位相P3と基準クロックの位相P、との
差P2に関係した値であり、P 3”P 1”P 2 
           (3)とおくと、P2は P 2=−jan−’(C5/C、)        
(4)で与えられる。
クロック位相差算出部16では、式(4)の操作によっ
て位相差P2を算出する。次に、クロック出力部20に
おいて、基準クロック位相P、と位相差P2との和P3
を求め、コサイン成分を取ることにより、受信信号のク
ロックCLKが再生できる。
本方式によれば、式(IO2)の相関値を計算するデー
タの時間長で等価雑音帯域幅が決定し、時間長が長いほ
ど等価雑音帯域幅が狭く、位相誤差が減少する。
しかも、初朋引き込み時はデータ数が0であり、受信デ
ータがある毎にデータ数が増加していくことから、高靭
は等価雑音帯域幅が広くなるために同期生き込みが速く
、徐々に帯域幅が減少し位相誤差が小さくなっていくと
いう特長を有する。従って、本方式は、TDMA方式の
ように位相再生の引き込み時間が限られている場合に非
常に適したクロック再生方式である。
(6)実施例 第3図に本発明の実施例として、コスタスループにおい
て本方式を用いた場合の構成を示す。
受信されたIF帯の信号Sはコスタスループ21におい
て順送波が再生され、I−ch、及び、Q−chの両ベ
ースバンド信号S、・S9が出力される。
一方、クロック成分抽出部1では、この2つのベースバ
ンド信号S、・S、から、両信号の2乗差信号C7が出
力され、直交した2つの基準クロックC2・C3と相関
部15において相関が求められる。
このとき、基準クロックのコサイン成分との相関部C1
、及び゛、サイン成分との相関1直C5は全データの平
均による方法やデータ数を限定した移動子1′−J等、
種々の方法で求めることができる。
本実施例では、忘却係数を適用した循環加算によって相
関fi C4・C9を算出する。即ち、ある時5IJk
T(Tはサンプル をc,(k)、基準クロックの位相をp,(k)とおく
と、各相関[直C4(k)・C5(k)は、C 4(k
)=C 4(k−1)+β +cos(P+(k))*(、(k)   (5)C 
s(k)=C s(k−1)*β +sin(P+(k))tc,(k)   (6)で求
められる。ただし、βは忘却係数で、0くβ<1 、0
                         
(7)を満足する定数である。
この相関ftm C 4・C5から、クロック位相算出
部1Gにおいて、式(4)により位相差P2が求められ
、基準クロック位相P1との和を取ることにより受信信
号のクロック位相P,が再生される。
再生されたクロックCLKはコスタスループ21で使用
される。また、同量検波部では再生クロンクCLKと、
順送液部生後の信号Sl’S.とからデータが復調され
る。
第4図及び第5図に、本実施例における同期検波回路の
静特性時の誤り子持性を示す。ここでは、タロツク再生
回路の同期引き込み特性を論じるため、計g機シミュレ
ーショノにより384ビツトのデータにヘッダをつけた
バーストを1000回送信しJ呉り率を)利足した。
伝送速度は256kbpsとし、1ビット当りのサンプ
ル数を16としてシミュレーシこ]ンを行った。尚、皿
送液部生用ル・−ブフィルタの等価雑音帯域幅は16k
Hzとした。また、従来方式のクロック再生回路のルー
プフィルタの等価雑音帯域幅は2に.4に,8kH:f
!の:)通りとし、本発明方式のクロック再生回路の忘
却係数はバー0.9995と1ノた場合についてシ゛5
、二ノ・7レーシヨンを行−]たつ 第4図はヘッダを106ピツトとした場合の誤り子持性
である。従来方式では等価雑音帯域幅を4k]42とし
た場合が品も特性がよい。即ち、等価雑音帯域幅を2k
llzとすると同期引き込みが遅く、8 k H zと
すると雑音による劣化が生じるためである。これに対し
本発明方式は、従来方式で等価雑音帯域幅を4kt−1
zとした場合に比べても0.5dB程度特性がよい。
第5図はヘッダを歪に短くして61ビ・ントとしに場合
の誤り率である。従来方式では3通りとも同期引き込み
が間に合わず、軽減困難な誤りが発生している。一方、
本発明方式はヘッダが106ビツトの場合に比べて約0
。5dBの劣化があるものの,。
はぼ理論値通りの特性が得られ°Cおり、従来方式のよ
うな軽減困難な調りは見られない。
このように、本発明方式は従来方式に比べ同期引き込み
特性に優れ、しかも、雑音による影響にも強い再生方式
であることがhかる。
(7)発明の効果 本発明により、G M S K同朋検波時ごこおいて、
クロック位相の同期引き込みを短時間で行え、かつ、引
、き込み後は位相雑音の小さいクロック再生が実現でき
る。
【図面の簡単な説明】
第1図は従来方式の構成図、第2図は本発明方式の構成
図、第3図は本発明の実施例、第4図及び第5図は本実
施例における静特性時の誤り子持性である。 1、。 2、。 3、。 4、。 11゜ 12゜ 13゜ 14゜ 15゜ 16゜ クロック成分抽出部 CO 位相誤差検出部 ループフィルタ 基準クロック発生部 基準クロック位相発生部 コサイン操作部 サイン操作部 相関部 クロック位相差算出部 17、 、 、  加算器 1 B、 、 、  コサイン操作部 19゜ 20゜ 21゜ 22゜ 23゜ 24゜ 25゜ 26゜ 27゜ 28゜ 29゜ 30゜ リミタ クロック出力部 コスタスループ π/2フェイズシフタ 乗算器 CO PF ループフィルタ 同期検波部 π/2フェイズシフタ 乗算器 乗算器

Claims (1)

  1. 【特許請求の範囲】 GMSK変調された信号を受信し、コスタスループを用
    いて同期検波する際のクロック再生時において、送信時
    のクロック周波数が受信側において既知であり、クロッ
    クの位相のみを追尾することによりクロックを再生する
    場合に (1)I−chの信号の2乗とQ−chの信号の2乗の
    差信号を算出する手段と、 (2)既知のクロック周波数で直交した2つの基準クロ
    ックを出力する手段と、 (3)(1)の差信号と(2)の2つの基準クロックと
    の相関値を算出する手段と、 (4)(3)の相関値の比から(1)の差信号と(2)
    の基準クロックとの位相差を算出する手段と (5)(4)の位相差と(2)の基準クロック位相とか
    ら受信信号のクロックを再生する手段とを備え、 クロック位相再生の同期引き込み時間が速いことを特徴
    とするクロック再生方式。
JP1202831A 1989-08-07 1989-08-07 クロック再生方式 Expired - Lifetime JPH063897B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1202831A JPH063897B2 (ja) 1989-08-07 1989-08-07 クロック再生方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1202831A JPH063897B2 (ja) 1989-08-07 1989-08-07 クロック再生方式

Publications (2)

Publication Number Publication Date
JPH0368231A true JPH0368231A (ja) 1991-03-25
JPH063897B2 JPH063897B2 (ja) 1994-01-12

Family

ID=16463914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1202831A Expired - Lifetime JPH063897B2 (ja) 1989-08-07 1989-08-07 クロック再生方式

Country Status (1)

Country Link
JP (1) JPH063897B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162258A (ja) * 1984-09-04 1986-03-31 Nippon Telegr & Teleph Corp <Ntt> タイミング位相誤差検出回路
JPS6422119A (en) * 1987-07-17 1989-01-25 Fujitsu Ltd Identifying point clock phase control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6162258A (ja) * 1984-09-04 1986-03-31 Nippon Telegr & Teleph Corp <Ntt> タイミング位相誤差検出回路
JPS6422119A (en) * 1987-07-17 1989-01-25 Fujitsu Ltd Identifying point clock phase control circuit

Also Published As

Publication number Publication date
JPH063897B2 (ja) 1994-01-12

Similar Documents

Publication Publication Date Title
JP2526931B2 (ja) Psk信号復調装置
ES2235863T3 (es) Receptor de señales y metodo de compensacion del desplazamiento de frecuencia.
JP2001520484A (ja) 無線通信のための同期方法およびシステム
JP2513331B2 (ja) 搬送波再生器
Scott et al. Simultaneous clock phase and frequency offset estimation
JPH03236652A (ja) 適応位相検出同期方法
JPS63160448A (ja) 搬送波再生回路
US6411661B1 (en) Digital timing recovery loop for GMSK demodulators
JPH03188738A (ja) Psk信号復調方式及び装置
KR100567290B1 (ko) 주파수 동기 신호를 검출하기 위한 방법 및 장치
EP0410297A1 (en) Circuit to be used in data transmission systems, which regenerates the clock signal starting from a given message
Geoghegan Improving the detection efficiency of conventional PCM/FM telemetry by using a multi-symbol demodulator
US20010033602A1 (en) Delay lock loop, receiver, and spectrum spreading communication system
CN120811831A (zh) 基于牛顿正交匹配追踪的水声双扩展信道参数估计方法
CN102316058B (zh) 非静止轨道卫星dqpsk通信的相干解调装置
US6662000B1 (en) Synchronisation method and device for a communication receiver
JPH0368231A (ja) クロック再生方式
US8879675B1 (en) Synchronization system for a wireless receiver
CN111064685A (zh) 一种载波同步方法、装置及设备
JPS5928101B2 (ja) 位相同期回路
JP2012256991A (ja) シンボル同期捕捉システム及びその方法
US10560254B1 (en) Picosecond LPD time alignment
Palmer et al. Synchronization for QPSK transmission via communications satellites
JPH06232939A (ja) フレーム同期回路
US7027546B2 (en) Method and system for providing a semi-data aided frequency estimator for OQPSK

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term