JPH036824A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH036824A JPH036824A JP14180589A JP14180589A JPH036824A JP H036824 A JPH036824 A JP H036824A JP 14180589 A JP14180589 A JP 14180589A JP 14180589 A JP14180589 A JP 14180589A JP H036824 A JPH036824 A JP H036824A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- recess
- depth
- chip
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の製造方法に係り、詳しくは、エ
ツチングによって半導体ウェハに所要深さの凹部を形成
する方法に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of forming recesses of a required depth in a semiconductor wafer by etching.
C従来の技術〕
従来から、圧力センサや加速度センサなどとして用いら
れる半導体装置を製造する際には、第3図(a)〜(c
)で手順を追って示すように、エツチングによって半導
体ウェハ1の表面1aに所要深さdの凹部2を形成する
方法が採用されている。C. Conventional Technology] Conventionally, when manufacturing semiconductor devices used as pressure sensors, acceleration sensors, etc., the methods shown in FIGS.
), a method is adopted in which a recess 2 of a required depth d is formed on the surface 1a of the semiconductor wafer 1 by etching.
そして、この方法においては、圧力センサなどのダイヤ
フラム部となる半導体ウェハlの裏面1bと凹部2の底
面2aとの間におけるエツチング残り部分の厚みtを正
確に確保することが重要となっている。In this method, it is important to accurately ensure the thickness t of the etched portion between the back surface 1b of the semiconductor wafer l and the bottom surface 2a of the recess 2, which will become a diaphragm portion of a pressure sensor or the like.
すなわち、この方法においては、まず、第3図(a)で
示すように、半導体ウェハ1の凹部2が形成されるべき
表面la上にエツチングマスクとなるレジスト被膜パタ
ーン3を形成したうえ、この半導体ウェハ1をエツチン
グ槽4内に満たされたエツチング液5中に浸漬する。な
お、この半導体ウェハ1の裏面1bは、あらかじめ形成
された窒化膜やメツキ膜などによって保護されている。That is, in this method, first, as shown in FIG. 3(a), a resist film pattern 3 serving as an etching mask is formed on the surface la of the semiconductor wafer 1 on which the recess 2 is to be formed, and then this semiconductor The wafer 1 is immersed in an etching solution 5 filled in an etching tank 4. Note that the back surface 1b of this semiconductor wafer 1 is protected by a nitride film, plating film, etc. formed in advance.
そして、半導体ウェハ1をエツチング液5中に浸漬した
ままにしておくと、この半導体ウェハlのレジスト被膜
パターン3で覆われていない部分がエツチング液5によ
ってエツチングされることになり、凹部2が徐々に形成
される。そこで、第3図(b)で示すように、所定時間
が経過して凹部2がある程度の深さとなった時点で半導
体ウェハ1をエツチング液5から弓き上げたうえ、ダイ
ヤルゲージなどを用いることによって凹部2aの深さd
】を測定し、この測定値d1を形成すべき凹部2の所要
深さdから差し引くことによってさらにエツチングすべ
き深さd2(=d−di )を算出する。If the semiconductor wafer 1 is left immersed in the etching solution 5, the portions of the semiconductor wafer l that are not covered with the resist film pattern 3 will be etched by the etching solution 5, and the recesses 2 will gradually become smaller. is formed. Therefore, as shown in FIG. 3(b), when the recess 2 reaches a certain depth after a predetermined period of time has elapsed, the semiconductor wafer 1 is lifted out of the etching solution 5, and then a dial gauge or the like is used. The depth d of the recess 2a is
] is measured, and by subtracting this measured value d1 from the required depth d of the recess 2 to be formed, the depth d2 (=d-di) to be further etched is calculated.
そののち、第3図(c)で示すように、この半導体ウェ
ハlを再びエツチングマスク中に浸漬し、浸漬時間を管
理することによって必要な深さd2に見合うエツチング
を行う、そして、所定時間が経過したのち、半導体ウェ
ハ1をエツチング液5から引き上げると、この半導体ウ
ェハ1には所要深さdの凹部2が形成されていることに
なる。そこで、このようにして形成された凹部2の底面
2aと半導体ウェハlの裏面1bとの間における厚みt
のエツチング残り部分が、圧力センサなどのダイヤフラ
ム部として用いられることになる。Thereafter, as shown in FIG. 3(c), this semiconductor wafer l is immersed in the etching mask again, and etching is performed to the required depth d2 by controlling the immersion time. After the etching period has elapsed, when the semiconductor wafer 1 is pulled up from the etching solution 5, a recess 2 with a required depth d has been formed in the semiconductor wafer 1. Therefore, the thickness t between the bottom surface 2a of the recess 2 formed in this way and the back surface 1b of the semiconductor wafer l is
The remaining etched portion will be used as a diaphragm portion of a pressure sensor or the like.
ところで、前記従来方法においては、半導体ウェハ1を
2度にわたってエツチングしなければならないため、エ
ツチング作業に要する手間が増えて生産効率が低下して
しまうことになっていた。However, in the conventional method, the semiconductor wafer 1 has to be etched twice, which increases the time and effort required for the etching process and reduces production efficiency.
また、半導体ウェハ1に形成された凹部2の深さdlを
測定する際にも凹部2の内面に付着したエツチング液に
よってエツチング力(進行すること力)らエツチング精
度の低下を招いてしまい、必ずしも凹部2を精度よく形
成することができなくなる結果、エツチング残り部分の
厚みtを正確に確保することができないという不都合が
生していた。Furthermore, when measuring the depth dl of the recess 2 formed in the semiconductor wafer 1, the etching force (advancing force) caused by the etching liquid adhering to the inner surface of the recess 2 causes a decrease in etching accuracy. As a result of not being able to form the recessed portion 2 with high precision, a disadvantage arises in that the thickness t of the remaining etched portion cannot be accurately ensured.
この発明は、このような不都合に鑑みて創案されたもの
であって、生産効率の向上を図りつつ、四部を精度よく
形成することができ、エツチング残り部分の厚みを正確
に確保することができる半導体装置の製造方法を提供す
ることを目的としている。This invention was devised in view of these inconveniences, and while improving production efficiency, it is possible to form the four parts with high precision, and to ensure the thickness of the remaining part to be etched accurately. The purpose is to provide a method for manufacturing a semiconductor device.
この発明は、半導体ウェハをエツチングすることによっ
て所要深さの凹部を形成する半導体装置の製造方法にお
いて、前記凹部を形成すべき前記半導体ウェハと、あら
かじめ前記凹部の深さと一致する厚みに形成されたエツ
チング終了検知用チップとを並列配置したうえ、これら
のウェハ及びチップを同時にエツチングすることを特徴
とするものであるゆ
〔作用〕
上記方法によれば、半導体ウェハとエツチング終了検知
用チップとが互いに同時的にエツチングされることにな
るので、エツチング終了検知用チップに形成される凹部
の深さを介してエツチングの進行状況を観察しておき、
この凹部が貫通した時点でエツチング作業を終了すれば
、半導体ウェハには必然的にエツチング終了検知用チッ
プの厚みと一致する所要深さの凹部が形成されているこ
とになる。This invention provides a method for manufacturing a semiconductor device in which a concave portion of a required depth is formed by etching a semiconductor wafer, in which the semiconductor wafer in which the concave portion is to be formed is formed in advance to a thickness that matches the depth of the concave portion. [Operation] According to the above method, the semiconductor wafer and the etching completion detection chip are arranged in parallel, and the wafer and the chip are etched at the same time. Since etching will be performed simultaneously, the progress of etching should be observed through the depth of the recess formed in the etching end detection chip.
If the etching operation is terminated when the recess penetrates through, the semiconductor wafer will inevitably have a recess with a required depth that corresponds to the thickness of the chip for detecting the completion of etching.
以下、この発明の実施例を図面に基づいて説明する。 Embodiments of the present invention will be described below based on the drawings.
第1図(a) 、 (b)は本発明に係る半導体装置の
製造方法を示す工程断面図であり、これらの図における
符号1は半導体ウェハ、1oはエツチング終了検知用チ
ップである。なお、第1図(a) 、 (b)において
、従来例を示す第3図(a)〜(c)と互いに同一もし
くは相当する部品、部分については同一符号を付してい
る。FIGS. 1(a) and 1(b) are process cross-sectional views showing a method of manufacturing a semiconductor device according to the present invention, and in these figures, reference numeral 1 represents a semiconductor wafer, and 1o represents a chip for detecting the completion of etching. In addition, in FIGS. 1(a) and 1(b), parts and portions that are the same as or correspond to those in FIGS. 3(a) to 3(c) showing the conventional example are given the same reference numerals.
この方法においては、まず、所要深さdの凹部2を形成
すべき半導体ウェハ1と、あらかじめ凹部2の深さdと
一致する厚みTに形成されたエツチング終了検知用チッ
プ10とを用意したうえ、半導体ウェハlの表面la上
及びエツチング終了検知用チップ10の表面10a上に
エツチングマスクとなるレジスト被膜パターン3.11
をそれぞれ形成する。そして、レジスト被膜パターン3
11が形成された半導体ウェハ1とエツチング終了検知
用チップ10とを互いに並列配置したうえ、第1図(a
)で示すように、エツチング槽4内に満たされたエツチ
ング液5中に浸漬する。In this method, first, a semiconductor wafer 1 on which a recess 2 of a required depth d is to be formed and a chip 10 for detecting the end of etching, which has been formed in advance to a thickness T matching the depth d of the recess 2, are prepared. , a resist film pattern 3.11 serving as an etching mask is formed on the surface la of the semiconductor wafer l and on the surface 10a of the chip 10 for detecting the completion of etching.
form each. And resist film pattern 3
The semiconductor wafer 1 on which etching 11 is formed and the chip 10 for detecting the end of etching are arranged in parallel with each other.
), it is immersed in an etching solution 5 filled in an etching tank 4.
そして、これらをエツチング液5中に浸漬したままにし
てお(と、半導体ウェハ1のレジスト被膜パターン3で
覆われていない部分と、エツチング終了検知用チップ1
0のレジスト被膜パターン11で覆われていない部分と
がエツチング液5によって同時的にエツチングされ、半
導体ウェハlには凹部2が、また、エツチング終了検知
用チップ10には凹部12がそれぞれ形成されていくこ
とになる。そこで、作業者が、エツチング終了検知用チ
ップlOに形成される凹部I2の深さを介してエツチン
グの進行状況を観察しておき、第1図(b)で示すよう
に、この凹部12が貫通した時点でエツチング作業を終
了すれば、半導体ウェハ1には必然的にエツチング終了
検知用チップ10の厚みTと一致する所要深さdの凹部
2が形成されていることになる。Then, these are kept immersed in the etching solution 5 (and the parts of the semiconductor wafer 1 not covered with the resist film pattern 3 and the chip 1 for detecting the end of etching are removed).
The portions not covered by the resist film pattern 11 of No. 0 are simultaneously etched by the etching liquid 5, and a recess 2 is formed in the semiconductor wafer l, and a recess 12 is formed in the etching completion detection chip 10. I'm going to go. Therefore, the operator observes the progress of etching through the depth of the recess I2 formed in the etching end detection chip IO, and as shown in FIG. If the etching operation is completed at this point, a recess 2 with a required depth d corresponding to the thickness T of the etching completion detection chip 10 will inevitably be formed in the semiconductor wafer 1.
ところで、以上説明したようにして半導体ウェハ1に凹
部2を形成する際には、設定条件などの微妙な相違に基
づいてエツチング量のバラツキが発生することになり、
凹部2の深さdが互いに少しずつ異なってくることは避
けられない、そこで、このようなエツチング量のバラツ
キ分σをも考慮する場合には、2枚のエツチング終了検
知用チップ15.16を用いる本発明方法の変形例を採
用することが考えられる。すなわち、この変形例におい
て用いられるエツチング終了検知用チップ15の厚みは
、第2図(a)で示すように、あらかじめ半導体ウェハ
lに形成すべき凹部2の深さdと一致する厚みからエツ
チング量のバラツキ分σだけ差し引いた厚みTI< =
d−σ)とされている。By the way, when forming the recesses 2 in the semiconductor wafer 1 as explained above, variations in the amount of etching occur due to subtle differences in setting conditions, etc.
It is inevitable that the depths d of the recesses 2 will differ little by little from each other. Therefore, when considering the variation σ in the etching amount, two chips 15 and 16 for detecting the end of etching are used. It is conceivable to adopt a modified example of the method of the present invention used. That is, as shown in FIG. 2(a), the thickness of the etching end detection chip 15 used in this modification is determined by the amount of etching from the thickness that corresponds to the depth d of the recess 2 to be formed in the semiconductor wafer l in advance. Thickness TI< = after subtracting the variation σ
d-σ).
また、エツチング終了検知用チップ16の厚みは、あら
かじめ凹部2の深さdにバラツキ分σだけ加えた厚みT
2(=d+σ)と一致させられている。The thickness of the chip 16 for detecting the completion of etching is determined by adding the variation σ to the depth d of the recess 2 in advance.
2 (=d+σ).
そこで、第2図(a)で示すように、これらのエツチン
グ終了検知用チップ15.16と、凹部2を形成すべき
半導体ウェハlとを互いに並列配置して同時的にエツチ
ングすれば、第2図(b)で示すように、所定の浸漬時
間が経過した時点でエツチング終了検知用チップ15に
形成された凹部17のみが貫通し、エツチング終了検知
用チップ16に形成された凹部18は貫通していない状
態が現れることになる。したがって、この時点でエツチ
ング作業を終了すれば、半導体ウェハ1には、必然的に
エツチング終了検知用チップ15の厚みTIを超え、か
つ、エツチング終了検知用チップ16の厚みT2を超え
ない厚みと一致する所要深さdの凹部2が形成されてい
ることになる。すなわち、このときの凹部2の深さdは
、エツチング量のバラツキ分σがあらかじめ考慮された
深さとなる。Therefore, as shown in FIG. 2(a), if these etching end detection chips 15, 16 and the semiconductor wafer l on which the recess 2 is to be formed are arranged parallel to each other and etched simultaneously, the second As shown in Figure (b), when the predetermined immersion time has elapsed, only the recess 17 formed in the etching completion detection chip 15 penetrates, and the recess 18 formed in the etching completion detection chip 16 does not penetrate. This will result in a situation where this is not the case. Therefore, if the etching operation is finished at this point, the semiconductor wafer 1 will inevitably have a thickness that exceeds the thickness TI of the etching completion detection chip 15 and does not exceed the thickness T2 of the etching completion detection chip 16. This means that a recess 2 with a required depth d is formed. That is, the depth d of the recess 2 at this time is a depth in which the variation σ in the etching amount is taken into consideration in advance.
以上説明したように、この発明方法によれば、半導体ウ
ェハとエツチング終了検知用チップとが同時的にエツチ
ングされ、これらのそれぞれに凹部が形成されることに
なるので、エツチング終了検知用チップに形成される凹
部の深さを介してエツチングの進行状況を観察しておき
、この凹部が貫通した時点でエツチング作業を終了すれ
ば、半導体ウェハには必然的にエツチング終了検知用チ
ップの厚みと一致する所要深さの凹部が形成されている
ことになる。そこで、従来例のように、半導体ウェハに
形成された凹部の深さを測定することからエツチングを
2度にわたって行ったり、これに伴うエツチング精度の
低下を招いてしまうことがなくなる。As explained above, according to the method of the present invention, the semiconductor wafer and the chip for detecting the end of etching are etched simultaneously, and a recess is formed in each of them. If the progress of etching is observed through the depth of the recess, and the etching process is finished when the recess penetrates, the thickness of the semiconductor wafer will inevitably match the thickness of the chip for detecting the completion of etching. This means that a recessed portion of the required depth is formed. Therefore, it is no longer necessary to perform etching twice due to measuring the depth of a recess formed in a semiconductor wafer, which is the case in the prior art, and the accompanying deterioration in etching accuracy is avoided.
したがって、エツチング作業の中断による無駄を省いて
生産効率の向上を図ることが可能となるばかりか、半導
体ウェハの凹部を精度よく形成することが可能となる結
果、エツチング残り部分の厚みを正確に確保することが
できるという優れた効果が得られることになる。Therefore, it is not only possible to improve production efficiency by eliminating waste caused by interruptions in etching operations, but also to form recesses in semiconductor wafers with high precision, ensuring an accurate thickness of the remaining etching area. The excellent effect of being able to do this can be obtained.
第1図及び第2図は本発明方法に係り、第1図(a)
、 (b)は本発明に係る半導体装置の製造方法を示す
工程断面図、第2図(a) 、 (b)はその変形例を
示す工程断面図である。また、第3図(a)〜(c)は
、従来例に係る半導体装置の製造方法を示す工程断面図
である。
図における符号1は半導体ウェハ、2は凹部、10はエ
ンチング終了検知用チップ、dは凹部の深さ、Tはエツ
チング終了検知用チップの厚みである。
なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。1 and 2 relate to the method of the present invention, and FIG. 1(a)
, (b) are process cross-sectional views showing a method for manufacturing a semiconductor device according to the present invention, and FIGS. 2(a) and (b) are process cross-sectional views showing a modification thereof. Further, FIGS. 3A to 3C are process cross-sectional views showing a conventional method for manufacturing a semiconductor device. In the figure, reference numeral 1 is a semiconductor wafer, 2 is a recess, 10 is a chip for detecting the end of etching, d is the depth of the recess, and T is the thickness of the chip for detecting the end of etching. Note that the same reference numerals in the drawings indicate parts and portions that are the same or correspond to each other.
Claims (1)
深さの凹部を形成する半導体装置の製造方法において、 前記凹部を形成すべき前記半導体ウェハと、あらかじめ
前記凹部の深さと一致する厚みに形成されたエッチング
終了検知用チップとを並列配置したうえ、これらのウェ
ハ及びチップを同時にエッチングすることを特徴とする
半導体装置の製造方法。(1) In a method of manufacturing a semiconductor device in which a recessed portion of a required depth is formed by etching a semiconductor wafer, the semiconductor wafer in which the recessed portion is to be formed and an etched portion formed in advance to a thickness that matches the depth of the recessed portion. A method for manufacturing a semiconductor device, characterized in that a wafer and a chip for completion detection are arranged in parallel, and the wafer and the chip are etched at the same time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14180589A JPH036824A (en) | 1989-06-02 | 1989-06-02 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14180589A JPH036824A (en) | 1989-06-02 | 1989-06-02 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH036824A true JPH036824A (en) | 1991-01-14 |
Family
ID=15300541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14180589A Pending JPH036824A (en) | 1989-06-02 | 1989-06-02 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH036824A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009041502A1 (en) | 2009-03-24 | 2010-10-07 | Mitsubishi Electric Corp. | Semiconductor pressure sensor and manufacturing method therefor |
| US8516896B2 (en) | 2010-12-17 | 2013-08-27 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of manufacturing the same |
-
1989
- 1989-06-02 JP JP14180589A patent/JPH036824A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009041502A1 (en) | 2009-03-24 | 2010-10-07 | Mitsubishi Electric Corp. | Semiconductor pressure sensor and manufacturing method therefor |
| US7926354B2 (en) | 2009-03-24 | 2011-04-19 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of producing the same |
| US8516896B2 (en) | 2010-12-17 | 2013-08-27 | Mitsubishi Electric Corporation | Semiconductor pressure sensor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003005430A3 (en) | Method and apparatus for controlling a plating process | |
| JPS58110678A (en) | Etching process | |
| CN102945802B (en) | Wet etching device and etching method | |
| CN104991086B (en) | MEMS acceleration sensor and processing method thereof | |
| JPH04282870A (en) | Manufacture of semiconductor acceleration sensor | |
| JPH036824A (en) | Manufacture of semiconductor device | |
| JPS621272B2 (en) | ||
| JPS5459083A (en) | Double-sided pattern forming method for semiconductor wafer | |
| JP2576257B2 (en) | Manufacturing method of semiconductor pressure sensor | |
| KR100213759B1 (en) | Fabricating method of micro-beam for semiconductor sensor | |
| JPS6235642A (en) | Manufacture of semiconductor element | |
| JP2666465B2 (en) | Method for manufacturing semiconductor device | |
| CN105253853B (en) | A kind of method that ICP overetch is prevented in SOG MEMS chips | |
| KR940010171A (en) | Overlay vernier and its manufacturing method | |
| JPS58155724A (en) | Manufacture of semiconductor device | |
| KR100420869B1 (en) | Method for carrying out a plasma etching process | |
| JPH03122291A (en) | Method for anisotropically etching silicon substrate | |
| JPS60160124A (en) | Manufacture of semiconductor device | |
| JPS62214622A (en) | Method for forming recesses in semiconductor wafers | |
| JPH01175741A (en) | Etching method | |
| JPH0368175A (en) | Semiconductor pressure sensor | |
| JP2007142795A (en) | Method for manufacturing piezoelectric vibrating piece and method for forming alignment marker | |
| KR100188022B1 (en) | Etching rate measuring method of semiconductor film | |
| JPH06307955A (en) | Diaphragm for pressure sensor and fabrication thereof | |
| JPH05206051A (en) | Ion implantation monitor method |