JPH0368392B2 - - Google Patents
Info
- Publication number
- JPH0368392B2 JPH0368392B2 JP58073669A JP7366983A JPH0368392B2 JP H0368392 B2 JPH0368392 B2 JP H0368392B2 JP 58073669 A JP58073669 A JP 58073669A JP 7366983 A JP7366983 A JP 7366983A JP H0368392 B2 JPH0368392 B2 JP H0368392B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- magnetic deflection
- deflection circuit
- input
- yoke
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 15
- 230000001939 inductive effect Effects 0.000 claims description 2
- 238000004904 shortening Methods 0.000 claims description 2
- 238000010894 electron beam technology Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 208000024891 symptom Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
- H03K6/02—Amplifying pulses
Landscapes
- Details Of Television Scanning (AREA)
- Particle Accelerators (AREA)
Description
【発明の詳細な説明】
本発明は、カソードレイチユーブ（以下CRT
と略す）表示システムに用いられる種類の水平磁
気偏向直線増幅器に関する。
と略す）表示システムに用いられる種類の水平磁
気偏向直線増幅器に関する。
“フライバツク回路”とは、CRT内にて電子
ビームの位置を制御するのに用いる直列共振磁気
偏向回路である。この回路によつて、CRTの一
側部から他側部へ電子ビームが高速で帰線され、
ヨークおよびフライバツクコンデンサによつて決
定される振動の半周期毎に“鏡像”位置が得られ
る。この回路は、低消費電力で高速の帰線を達成
するといつた利点を有する。通常のテレビの受信
機等のラスタ操作表示システムでは、フライバツ
ク回路は、典型的には、ある走査線の終端から連
続する次の走査線の始端まで電子ビームを移動さ
せるのに用いられる。ビーム偏向システムのよう
な非ラスタ操作CRTシステムでは、フライバツ
ク回路は通常使用されない。というのは、上記シ
ステムでは、電子ビームが通常である一点から次
の別の点へ誘導され、鏡像位置の移動可能範囲は
大きくないからである。したがつて、典型的なビ
ーム偏向CRT表示システムでは、フライバツク
によつてもたらされる速度および電力に関する利
点が放棄されている。
ビームの位置を制御するのに用いる直列共振磁気
偏向回路である。この回路によつて、CRTの一
側部から他側部へ電子ビームが高速で帰線され、
ヨークおよびフライバツクコンデンサによつて決
定される振動の半周期毎に“鏡像”位置が得られ
る。この回路は、低消費電力で高速の帰線を達成
するといつた利点を有する。通常のテレビの受信
機等のラスタ操作表示システムでは、フライバツ
ク回路は、典型的には、ある走査線の終端から連
続する次の走査線の始端まで電子ビームを移動さ
せるのに用いられる。ビーム偏向システムのよう
な非ラスタ操作CRTシステムでは、フライバツ
ク回路は通常使用されない。というのは、上記シ
ステムでは、電子ビームが通常である一点から次
の別の点へ誘導され、鏡像位置の移動可能範囲は
大きくないからである。したがつて、典型的なビ
ーム偏向CRT表示システムでは、フライバツク
によつてもたらされる速度および電力に関する利
点が放棄されている。
非ラスタ操作磁気偏向CRTシステムは、患者
の症状監視装置等のデータ表示装置にしばしば用
いられる。このようなシステムでは、CRT画面
上に、複数の波形あるいは他のデータがしばしば
同時に表示される。単一電子ビームによつて表示
データの最大輝度を得るためには、その電子ビー
ムの“オフ”時間を最小にしなければならない。
それ故に、ビームをある一点から他の一点へでき
るだけ速く移動できることが望ましい。フライバ
ツク技術は、偏向回路内の等しい電力消費に対し
て直線移動よりも高速の移動を達成する。一方、
従来では、CRT表示システムにおいて、フライ
バツク回路を用いてその“鏡像”位置以外のある
一点へ電子ビームを移動させることは不可能であ
つた。
の症状監視装置等のデータ表示装置にしばしば用
いられる。このようなシステムでは、CRT画面
上に、複数の波形あるいは他のデータがしばしば
同時に表示される。単一電子ビームによつて表示
データの最大輝度を得るためには、その電子ビー
ムの“オフ”時間を最小にしなければならない。
それ故に、ビームをある一点から他の一点へでき
るだけ速く移動できることが望ましい。フライバ
ツク技術は、偏向回路内の等しい電力消費に対し
て直線移動よりも高速の移動を達成する。一方、
従来では、CRT表示システムにおいて、フライ
バツク回路を用いてその“鏡像”位置以外のある
一点へ電子ビームを移動させることは不可能であ
つた。
フライバツク回路がその鏡像位置以外のある一
点へビームをもどせるならば、それが望ましいで
あろう。また、フライバツクがないことが要求さ
れたり可能である時に、フライバツク回路が直線
回路として動作する、即ち非フライバツクの振る
舞いをすることができるならば、それは有効であ
ろう。
点へビームをもどせるならば、それが望ましいで
あろう。また、フライバツクがないことが要求さ
れたり可能である時に、フライバツク回路が直線
回路として動作する、即ち非フライバツクの振る
舞いをすることができるならば、それは有効であ
ろう。
本発明は、CRT表示装置用磁気偏向回路に関
する。本発明は、単一の入力と単一の出力とを有
する増幅器を備えている。２つの端子を有し誘導
性のヨークは、その一方の端子にて、上記増幅器
の出力から入力信号を受けとる。コンデンサがヨ
ークの他方の端子に接続されているとともに、コ
ンデンサの他方側がその出力信号を増幅器の入力
へもどす手段に接続されている。典型的には、出
力信号をもどす手段は１つの抵抗である。また、
本発明は、ヨーク電流の流れを検出する手段と選
択的にコンデンサを短絡するスイツチ手段とを備
えている。このスイツチ手段は、本発明の好まし
い実施例では、MOSFET（金属酸化物半導体電
界効果トランジスタ）であり、低抵抗状態と高抵
抗状態とを有する。１つのダイオードが上記スイ
ツチ手段に接続されており、上記スイツチ手段が
高抵抗状態にある時にも二方向へ電流を流すこと
ができる。さらに、本発明は、増幅器の出力電圧
に応答して上記スイツチ手段を選択的に制御する
制御手段を備えている。実ヨーク電流において所
望の値を有するヨーク電流が流れて、ダイオード
が電流を遮断する時、即ちダイオードが逆バイア
スされている時に、上記制御手段は、スイツチ手
段を高抵抗状態に維持する。
する。本発明は、単一の入力と単一の出力とを有
する増幅器を備えている。２つの端子を有し誘導
性のヨークは、その一方の端子にて、上記増幅器
の出力から入力信号を受けとる。コンデンサがヨ
ークの他方の端子に接続されているとともに、コ
ンデンサの他方側がその出力信号を増幅器の入力
へもどす手段に接続されている。典型的には、出
力信号をもどす手段は１つの抵抗である。また、
本発明は、ヨーク電流の流れを検出する手段と選
択的にコンデンサを短絡するスイツチ手段とを備
えている。このスイツチ手段は、本発明の好まし
い実施例では、MOSFET（金属酸化物半導体電
界効果トランジスタ）であり、低抵抗状態と高抵
抗状態とを有する。１つのダイオードが上記スイ
ツチ手段に接続されており、上記スイツチ手段が
高抵抗状態にある時にも二方向へ電流を流すこと
ができる。さらに、本発明は、増幅器の出力電圧
に応答して上記スイツチ手段を選択的に制御する
制御手段を備えている。実ヨーク電流において所
望の値を有するヨーク電流が流れて、ダイオード
が電流を遮断する時、即ちダイオードが逆バイア
スされている時に、上記制御手段は、スイツチ手
段を高抵抗状態に維持する。
第１図には、本発明の好ましい一実施例の回路
図が示されている。回路図によれば、入力電圧
Vinは、入力用抵抗R1を介して、電力演算増幅器
（以下、オペアンプと略す）Ａのような増幅器へ
入力される。
図が示されている。回路図によれば、入力電圧
Vinは、入力用抵抗R1を介して、電力演算増幅器
（以下、オペアンプと略す）Ａのような増幅器へ
入力される。
R5はヨーク電流検出用抵抗であり、抵抗R5両
端間の電圧（それはヨーク電流と比例する）が電
力オペアンプＡへ入力されるように、抵抗R5が
接続されている。抵抗比R2／R1とともに抵抗R5
の量によつて、回路の相互コンダクタンス
（iout／Vin）が決定される。電圧Voutが−V2−
VD1−VBE1以上であるならば、トランジスタQ1は
オフとなる（ここで、電圧VD1はダイオードD1両
端間の降下電圧であり、電圧VBE1はトランジスタ
Q1のベース・エミツタ間の降下電圧である）。抵
抗R8はトランジスタQ2をオンに維持して、トラ
ンジスタQ2は有効に抵抗R6およびコンデンサC1
の直列接続を短絡された状態にする。このような
状態下では、動作は電流検出によるフイードバツ
クをともなつて唯一電圧Voutによつてのみ制御
される。
端間の電圧（それはヨーク電流と比例する）が電
力オペアンプＡへ入力されるように、抵抗R5が
接続されている。抵抗比R2／R1とともに抵抗R5
の量によつて、回路の相互コンダクタンス
（iout／Vin）が決定される。電圧Voutが−V2−
VD1−VBE1以上であるならば、トランジスタQ1は
オフとなる（ここで、電圧VD1はダイオードD1両
端間の降下電圧であり、電圧VBE1はトランジスタ
Q1のベース・エミツタ間の降下電圧である）。抵
抗R8はトランジスタQ2をオンに維持して、トラ
ンジスタQ2は有効に抵抗R6およびコンデンサC1
の直列接続を短絡された状態にする。このような
状態下では、動作は電流検出によるフイードバツ
クをともなつて唯一電圧Voutによつてのみ制御
される。
ヨーク電流ioutが負の方向へ向かつて変化し
（即ち立下り）、電圧Voutが−V2よりも十分に低
くなるほど電圧Vinのスルーレート（slewrate）
が高速である。即ち、トランジスタQ2のエミツ
タに充分な電流を引き起すほどに電圧Voutが低
い時に、トランジスタQ1のコレクタ電圧は、ト
ランジスタQ2がオフとされるまでトランジスタ
Q2のゲートを引き下げる。この状態下では、回
路の動作がヨーク電流ioutの極性に依存する。
（即ち立下り）、電圧Voutが−V2よりも十分に低
くなるほど電圧Vinのスルーレート（slewrate）
が高速である。即ち、トランジスタQ2のエミツ
タに充分な電流を引き起すほどに電圧Voutが低
い時に、トランジスタQ1のコレクタ電圧は、ト
ランジスタQ2がオフとされるまでトランジスタ
Q2のゲートを引き下げる。この状態下では、回
路の動作がヨーク電流ioutの極性に依存する。
本発明の好ましい実施例において、トランジス
タQ2は、インターナシヨナル・レクチフアイア
社製IRF630のMOSFETである。このMOSFET
は、第１図にD4と示される内部ダイオードを有
する。他のＮチヤネルMOSFETも使用可能であ
る。しかし、他のMOSFETが代用され、代用さ
れた装置がダイオードD4と同等のダイオードを
備えていない場合には、ダイオードD4の代わり
に外部ダイオードが回路に付加されなければなら
ない。
タQ2は、インターナシヨナル・レクチフアイア
社製IRF630のMOSFETである。このMOSFET
は、第１図にD4と示される内部ダイオードを有
する。他のＮチヤネルMOSFETも使用可能であ
る。しかし、他のMOSFETが代用され、代用さ
れた装置がダイオードD4と同等のダイオードを
備えていない場合には、ダイオードD4の代わり
に外部ダイオードが回路に付加されなければなら
ない。
電流ioutが負である場合には、偏向、即ちヨー
ク電流が唯一電圧Voutによつてのみ制御され続
けて、ダイオードD4によつてアースまでの（抵
抗R5を介した）電流ioutの通路が形成される。
ク電流が唯一電圧Voutによつてのみ制御され続
けて、ダイオードD4によつてアースまでの（抵
抗R5を介した）電流ioutの通路が形成される。
電流ioutが正である場合には、電流ioutはヨー
クから抵抗R6、コンデンサC1および抵抗R5を介
してアースまで流れなければならない。抵抗R6
およびコンデンサC1は、コイルL1（即ちヨーク）
とともに直列共振回路を形成する。トランジスタ
Q2がオフ状態にとどまる場合、コンデンサC1両
端間の電圧波形は、周波数が（2L1C1）-1/2である
正弦波の正の半周期部分と等しくなり、 ｉ 最終ヨーク電流＝−ｉ 初期ヨーク電流 となる（即ち、損失が減少される）。コンデンサ
C1として小容量のコンデンサを使用すれば、上
記のことが非常に迅速に発生する。Ａ点の電圧は
非常に高くなるが、それは、コンデンサC1がヨ
ーク内のエネルギーI2L／２であつたエネルギー
CV2／２を貯蔵しなければならないからである。
クから抵抗R6、コンデンサC1および抵抗R5を介
してアースまで流れなければならない。抵抗R6
およびコンデンサC1は、コイルL1（即ちヨーク）
とともに直列共振回路を形成する。トランジスタ
Q2がオフ状態にとどまる場合、コンデンサC1両
端間の電圧波形は、周波数が（2L1C1）-1/2である
正弦波の正の半周期部分と等しくなり、 ｉ 最終ヨーク電流＝−ｉ 初期ヨーク電流 となる（即ち、損失が減少される）。コンデンサ
C1として小容量のコンデンサを使用すれば、上
記のことが非常に迅速に発生する。Ａ点の電圧は
非常に高くなるが、それは、コンデンサC1がヨ
ーク内のエネルギーI2L／２であつたエネルギー
CV2／２を貯蔵しなければならないからである。
しかし、オペアンプＡがフライバツク期間中電
流ioutを制御し続けるとともに、抵抗R5両端間の
電圧がヨーク電流に比例し続けることに留意され
たい。
流ioutを制御し続けるとともに、抵抗R5両端間の
電圧がヨーク電流に比例し続けることに留意され
たい。
電圧Vinの変化によつて、掃引を部分的にバツ
クアツプすることのみが指示された場合、電流
ioutが所望の値に接近した時に、電圧Voutが正
側へ振れてトランジスタQ1をオフとする。それ
から、抵抗R8がトランジスタQ2のゲートをハイ
にして、トランジスタQ2がオンにされる。ダイ
オードD2によつて、トランジスタQ2内のドレイ
ン・ソース間の寄生容量の効果が減少して、上記
の過程が高速化される。トランジスタQ2によつ
て、迅速にＡ点の電圧がアース電圧まで引き下げ
られ、第２図に示すようにフライバツクが短縮さ
れるとともに、抵抗R6を介してコンデンサC1が
放電される。
クアツプすることのみが指示された場合、電流
ioutが所望の値に接近した時に、電圧Voutが正
側へ振れてトランジスタQ1をオフとする。それ
から、抵抗R8がトランジスタQ2のゲートをハイ
にして、トランジスタQ2がオンにされる。ダイ
オードD2によつて、トランジスタQ2内のドレイ
ン・ソース間の寄生容量の効果が減少して、上記
の過程が高速化される。トランジスタQ2によつ
て、迅速にＡ点の電圧がアース電圧まで引き下げ
られ、第２図に示すようにフライバツクが短縮さ
れるとともに、抵抗R6を介してコンデンサC1が
放電される。
本発明は、磁気偏向直線増幅器におけるフライ
バツクを提供する。また、本発明によれば、部分
的帰線期間中にフライバツクが自動的に短縮され
るとともに、いかなる偏向状態においても電流
ioutが制御が維持される。
バツクを提供する。また、本発明によれば、部分
的帰線期間中にフライバツクが自動的に短縮され
るとともに、いかなる偏向状態においても電流
ioutが制御が維持される。
本発明の最も重要な特徴のひとつは、本発明に
よる表示装置のすぐれた性能である。表示装置
は、適当な動作速度の垂直偏向システムと接続さ
れると、CRT画面上に多くの読み取り用数値と
ともに多数の波形を同時に表示することができ
る。たとえば、このシステムは、視覚可能な明滅
なしに50Hzのフレームレートで、４つの波形を読
み取り用数値とともに同時に表示することができ
る。本発明によらないで、上記のことをすべて達
成する為には、より多くの部品および消費電力が
必要とされるとともに、たぶん低い信頼性しか得
られないだろう。
よる表示装置のすぐれた性能である。表示装置
は、適当な動作速度の垂直偏向システムと接続さ
れると、CRT画面上に多くの読み取り用数値と
ともに多数の波形を同時に表示することができ
る。たとえば、このシステムは、視覚可能な明滅
なしに50Hzのフレームレートで、４つの波形を読
み取り用数値とともに同時に表示することができ
る。本発明によらないで、上記のことをすべて達
成する為には、より多くの部品および消費電力が
必要とされるとともに、たぶん低い信頼性しか得
られないだろう。
フイードバツクループ内にヨークがある為に回
路が振動するのを防御するのは、高周波における
（ヨーク）電圧Voutの負方向へのフイードバツク
が必要とされる。通常の（即ち、非フライバツク
の）磁気偏向回路では、そのヨーク両端間に数百
オームの抵抗を接続して、抵抗を分流器として動
作させて、抵抗を用いて、ヨーク電流を検出し小
信号を電流フイードバツク用抵抗を介して増幅器
へ入力することによつて、上記のようなフイード
バツクがしばしば達成される。本発明において、
抵抗R9を取り除き、かつ電圧がVoutである点と
抵抗R5の上端との間に数百オームの抵抗を付加
することによつて、上記した従来の方法が使用可
能である。しかし、抵抗が内蔵されるので、新し
い抵抗両端間の電圧が十分に高い場合には、抵抗
が、高周波数帯域において著しく電力を消費す
る。
路が振動するのを防御するのは、高周波における
（ヨーク）電圧Voutの負方向へのフイードバツク
が必要とされる。通常の（即ち、非フライバツク
の）磁気偏向回路では、そのヨーク両端間に数百
オームの抵抗を接続して、抵抗を分流器として動
作させて、抵抗を用いて、ヨーク電流を検出し小
信号を電流フイードバツク用抵抗を介して増幅器
へ入力することによつて、上記のようなフイード
バツクがしばしば達成される。本発明において、
抵抗R9を取り除き、かつ電圧がVoutである点と
抵抗R5の上端との間に数百オームの抵抗を付加
することによつて、上記した従来の方法が使用可
能である。しかし、抵抗が内蔵されるので、新し
い抵抗両端間の電圧が十分に高い場合には、抵抗
が、高周波数帯域において著しく電力を消費す
る。
本発明では抵抗R9が使用され、抵抗R9は、百
キロオーム程度の抵抗値を有しダンピングを行な
う。抵抗R9の抵抗値は、フイードバツクを達成
するが為に上述された代用抵抗と同様に低い必要
はない（なぜならば、抵抗R9は、非常な低抵抗
R5の両端間の電圧に影響を与えないからであ
る）。抵抗R9は、代用抵抗よりも数倍大きな抵抗
を有していてよく、したがつて、その両端間の電
圧はその代用抵抗と本質的に同じであるので、非
常に少ない電力しか抵抗R9によつて消費されな
い。
キロオーム程度の抵抗値を有しダンピングを行な
う。抵抗R9の抵抗値は、フイードバツクを達成
するが為に上述された代用抵抗と同様に低い必要
はない（なぜならば、抵抗R9は、非常な低抵抗
R5の両端間の電圧に影響を与えないからであ
る）。抵抗R9は、代用抵抗よりも数倍大きな抵抗
を有していてよく、したがつて、その両端間の電
圧はその代用抵抗と本質的に同じであるので、非
常に少ない電力しか抵抗R9によつて消費されな
い。
抵抗R10は、部分的フライバツク期間中、即ち
ヨーク電流が所定値に到達したときにオペアンプ
Ａから非常に速い応答が要求される状態の期間中
に、短い応答時間を供給する抵抗である。ヨーク
電流が越えることなく所定の値に停留する前にト
ランジスタQ2をオンにする為、抵抗R10によつ
て、オペアンプＡが電圧Voutのスルーを開始す
る時点を早める。これは、抵抗R10が、フライバ
ツク期間中のヨーク電流のスルーレートと比例す
る誤差信号をオペアンプＡに供給することによつ
て行なわれる。こうして、オペアンプＡは、電流
ioutが適当な値に達するのに先だつて、その出力
のスルーを開始することができる。その故に、抵
抗R10によつて、ヨーク電流のより速いスルーレ
ートのために、オペアンプＡがより早く応答し
て、フライバツクの短縮が所定の時点に発生す
る。
ヨーク電流が所定値に到達したときにオペアンプ
Ａから非常に速い応答が要求される状態の期間中
に、短い応答時間を供給する抵抗である。ヨーク
電流が越えることなく所定の値に停留する前にト
ランジスタQ2をオンにする為、抵抗R10によつ
て、オペアンプＡが電圧Voutのスルーを開始す
る時点を早める。これは、抵抗R10が、フライバ
ツク期間中のヨーク電流のスルーレートと比例す
る誤差信号をオペアンプＡに供給することによつ
て行なわれる。こうして、オペアンプＡは、電流
ioutが適当な値に達するのに先だつて、その出力
のスルーを開始することができる。その故に、抵
抗R10によつて、ヨーク電流のより速いスルーレ
ートのために、オペアンプＡがより早く応答し
て、フライバツクの短縮が所定の時点に発生す
る。
第１図は本発明の一実施例を示す回路図、第２
図は、非フライバツク、部分的フライバツク、完
全フライバツクが要求された時に、第１図のＡ点
に現われる波形を示す線図である。 Vin……入力電圧、R1〜R10……抵抗、Ａ……
演算増幅器、Vout……出力電圧、Q1……トラン
ジスタ、D1〜D4……ダイオード、C1……コンデ
ンサ、Iout……ヨーク電流、Q2……MOSFET、
L1……ヨーク。
図は、非フライバツク、部分的フライバツク、完
全フライバツクが要求された時に、第１図のＡ点
に現われる波形を示す線図である。 Vin……入力電圧、R1〜R10……抵抗、Ａ……
演算増幅器、Vout……出力電圧、Q1……トラン
ジスタ、D1〜D4……ダイオード、C1……コンデ
ンサ、Iout……ヨーク電流、Q2……MOSFET、
L1……ヨーク。
Claims (1)
- 【特許請求の範囲】 １ (a) １つの入力と１つの出力とを有する１つ
の増幅器と： (b) 上記増幅器の出力から入力信号を一方の端子
にて受けとる誘導性のヨークと： (c) その一方の側が上記ヨークの他方の端子に接
続されるとともに、その他方の側が、その出力
信号を上記増幅器の上記入力へもどす手段に接
続されている１つのコンデンサと： (d) 上記ヨークに流れる電流を検出する手段と： (e) 低抵抗状態と高抵抗状態とを有するととも
に、上記コンデンサを選択的に短絡させるスイ
ツチ手段と： (f) 上記スイツチ手段が高抵抗状態である時、二
方向に電流を流すことができる上記スイツチ手
段の両端間に接続された１つのダイオードと： (g) 上記増幅器の出力電圧に応答して上記スイツ
チ手段を選択的に制御し、実ヨーク電流におい
てヨーク電流が所望の値を有する時に、上記ダ
イオードに電流が流れないように上記スイツチ
手段を高抵抗状態に維持する制御手段と： を備えたことを特徴とするCRT表示装置用磁気
偏向回路。 ２ 上記増幅器が２つの作動入力を有し、その第
１の入力が入力電圧を受けとり、更に、上記回路
が、上記増幅器の出力電圧によつてフライバツク
の短縮開始時点を早める先手手段を備え、上記先
手手段が、上記スイツチ手段と上記ヨークとの中
継点に接続された第１の端子を有する先手用抵抗
を備え、上記先手用抵抗が、入力電圧信号が伝達
されない上記増幅器の第２の入力に接続された第
２の端子を有する特許請求の範囲第１項に記載の
磁気偏向回路。 ３ 上記増幅器が作動入力を有する演算増幅器で
ある特許請求の範囲第１項に記載の磁気偏向回
路。 ４ 上記スイツチ手段が１つのMOSFETを備え
た特許請求の範囲第１項に記載の磁気偏向回路。 ５ 上記スイツチ手段の両端間に接続された上記
ダイオードが上記MOSFET内の内部ダイオード
である特許請求の範囲第４項に記載の磁気偏向回
路。 ６ 上記MOSFETが内部ダイオードを備えてお
らず、上記スイツチ手段の両端間に接続された上
記ダイオードが、上記MOSFETのソースとドレ
インの間に接続された分離されたダイオードであ
る特許請求の範囲第４項に記載の磁気偏向回路。 ７ 上記増幅器の出力電圧に応答して上記スイツ
チ手段を選択的に制御する上記制御手段が、１つ
のトランジスタを備える特許請求の範囲第１項に
記載の磁気偏向回路。 ８ 上記増幅器の出力電圧に応答して上記スイツ
チ手段を選択的に制御する上記制御手段を備えた
上記トランジスタが、出力が上記スイツチ手段に
接続されたバイポーラトランジスタである特許請
求の範囲第７項に記載の磁気偏向回路。 ９ 上記スイツチ手段が１つのMOSFETを備え
るとともに、上記バイポーラトランジスタの出力
が上記MOSFETのゲートに接続されている特許
請求の範囲第８項に記載の磁気偏向回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/373,834 US4400652A (en) | 1982-05-03 | 1982-05-03 | Magnetic deflection sweep amplifier with intelligent flyback |
| US373834 | 1995-01-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195880A JPS58195880A (ja) | 1983-11-15 |
| JPH0368392B2 true JPH0368392B2 (ja) | 1991-10-28 |
Family
ID=23474085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58073669A Granted JPS58195880A (ja) | 1982-05-03 | 1983-04-25 | 磁気偏向回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4400652A (ja) |
| EP (1) | EP0093447A3 (ja) |
| JP (1) | JPS58195880A (ja) |
| CA (1) | CA1191620A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547710A (en) * | 1983-01-26 | 1985-10-15 | International Business Corporation | Cathode ray tube display horizontal deflection system with delay compensation |
| US4472662A (en) * | 1983-06-10 | 1984-09-18 | Terminal Data Corporation | Deflection circuit |
| US4456856A (en) * | 1983-07-07 | 1984-06-26 | The Bendix Corporation | Resonant flyback boost circuit |
| US4581590A (en) * | 1984-11-08 | 1986-04-08 | Spacelabs, Inc. | Multiple power supply power amplifier circuit |
| US4677352A (en) * | 1985-06-17 | 1987-06-30 | Allied Corporation | High speed flyback circuit for magnetic yoke |
| NL8503101A (nl) * | 1985-11-12 | 1987-06-01 | Philips Nv | Rasterafbuigschakeling voor toepassing in een beeldweergeefinrichting. |
| JPH0740175B2 (ja) * | 1985-11-22 | 1995-05-01 | 株式会社島津製作所 | Ｃｒｔの走査装置 |
| FI88767C (fi) * | 1987-10-28 | 1993-06-28 | Rca Licensing Corp | Vertikalavlaenkningsstroemgenerator |
| GB2214016A (en) * | 1987-12-18 | 1989-08-23 | Philips Electronic Associated | Variable flyback period |
| US4954757A (en) * | 1988-10-27 | 1990-09-04 | Hughes Aircraft Company | Linear deflection amplifier with energy recovery |
| US5488272A (en) * | 1992-02-12 | 1996-01-30 | Rank Brimar Limited | Deflection system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659115A (en) * | 1970-03-09 | 1972-04-25 | Boeing Co | Linear sweep circuit |
| US3914654A (en) * | 1972-06-30 | 1975-10-21 | Singer Co | Deflection amplifier |
| JPS54127217A (en) * | 1978-03-27 | 1979-10-03 | Sony Corp | Load driver circuit |
| US4302708A (en) * | 1980-03-31 | 1981-11-24 | Sperry Corporation | Deflection amplifier system for raster scanned cathode ray tube displays |
| US4297621A (en) * | 1980-10-02 | 1981-10-27 | Sperry Corporation | Cathode ray tube beam deflection amplifier system |
-
1982
- 1982-05-03 US US06/373,834 patent/US4400652A/en not_active Expired - Fee Related
-
1983
- 1983-04-15 CA CA000426007A patent/CA1191620A/en not_active Expired
- 1983-04-25 JP JP58073669A patent/JPS58195880A/ja active Granted
- 1983-05-02 EP EP83104315A patent/EP0093447A3/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US4400652A (en) | 1983-08-23 |
| EP0093447A2 (en) | 1983-11-09 |
| CA1191620A (en) | 1985-08-06 |
| EP0093447A3 (en) | 1985-01-09 |
| JPS58195880A (ja) | 1983-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6361507A (ja) | 電力ｍｏｓｆｅｔゲ−ト駆動回路 | |
| JPH0368392B2 (ja) | ||
| KR880012094A (ko) | 전원 공급 장치 | |
| JPH0631923B2 (ja) | 映像信号表示システム用偏向回路 | |
| JPH07336996A (ja) | 電圧駆動形電力用スイッチ素子のゲート駆動回路 | |
| KR100318414B1 (ko) | 자기 소호형 파워 소자를 구동하는 장치 | |
| GB1374450A (en) | Field deflection amplifier circuit | |
| JPS6370172A (ja) | 掃引回路 | |
| US4590408A (en) | Linear/resonant CRT beam deflection circuit | |
| US4721922A (en) | Electric signal amplifiers | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JP2003299343A (ja) | 直列接続された電圧駆動型半導体素子の制御装置 | |
| JPH02301371A (ja) | 偏向回路 | |
| US3582706A (en) | Deflection system for cathode-ray tubes | |
| EP0366130A2 (en) | Linear deflection amplifier with energy recovery | |
| JPH0568891B2 (ja) | ||
| RU2165680C2 (ru) | Устройство усиления горизонтального отклонения | |
| JPH0528951Y2 (ja) | ||
| JPH0728771Y2 (ja) | 高圧制御回路装置 | |
| JPS605660Y2 (ja) | ビームフオーカス回路 | |
| JPS63194413A (ja) | パルス信号送出回路 | |
| JPH0628854Y2 (ja) | 負荷に鋸歯状波電流を流す回路 | |
| JP2000092823A (ja) | カレントリミッタ回路 | |
| JPH11355600A (ja) | ディスプレイ装置 | |
| JPH05191240A (ja) | 短絡保護回路 |