JPH0368570B2 - - Google Patents
Info
- Publication number
- JPH0368570B2 JPH0368570B2 JP57090063A JP9006382A JPH0368570B2 JP H0368570 B2 JPH0368570 B2 JP H0368570B2 JP 57090063 A JP57090063 A JP 57090063A JP 9006382 A JP9006382 A JP 9006382A JP H0368570 B2 JPH0368570 B2 JP H0368570B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- triangular wave
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔発明の詳細な説明〕
本発明は、バイポーラトランジスタを使用して
入力パルスの周波数を逓倍するパルス周波数逓倍
回路に関する。
入力パルスの周波数を逓倍するパルス周波数逓倍
回路に関する。
バイポーラトランジスタを使用した周波数逓倍
装置には、各種の構成のものが知られているが、
回路構成が比較的簡単で集積回路化が容易なもの
として特公昭56−45459号公報に開示されている。
すなわち、第１図に示すように定電流源１とコン
デンサ２とで三角波電圧Ｂを発生させ、それを電
圧ベルスイツチ３でパルス化したのちフリツプフ
ロツプ回路４で分周してパルス信号Ａ，を作
り、一方のパルス信号Ａにより電流制御スイツチ
５を制御して三角波電圧Ｂの周期を制御してい
る。そして、上記三角波電圧Ｂを差動増幅器６に
導いて互いに逆相の一対の三角波信号Ｂ，を作
り、この三角波信号Ｂ，および前記パルス信号
Ａ，を二組の差動増幅器７，８に導き、この差
動増幅器７，８の各出力パルスC1，C2をパツフ
ア用トランジスタ９で結合して取り出すようにし
ている。
装置には、各種の構成のものが知られているが、
回路構成が比較的簡単で集積回路化が容易なもの
として特公昭56−45459号公報に開示されている。
すなわち、第１図に示すように定電流源１とコン
デンサ２とで三角波電圧Ｂを発生させ、それを電
圧ベルスイツチ３でパルス化したのちフリツプフ
ロツプ回路４で分周してパルス信号Ａ，を作
り、一方のパルス信号Ａにより電流制御スイツチ
５を制御して三角波電圧Ｂの周期を制御してい
る。そして、上記三角波電圧Ｂを差動増幅器６に
導いて互いに逆相の一対の三角波信号Ｂ，を作
り、この三角波信号Ｂ，および前記パルス信号
Ａ，を二組の差動増幅器７，８に導き、この差
動増幅器７，８の各出力パルスC1，C2をパツフ
ア用トランジスタ９で結合して取り出すようにし
ている。
しかし、上記逓倍装置では、三角波電圧を発生
させてそれを逓倍しているだけであり、任意のパ
ルス信号を入力してそれを逓倍することについて
はその方法が示されておらず、また三角波電圧の
発生は開ループ制御であるので、入力パルスに比
例した三角波電圧を発生させることができない。
換言すれば、任意の入力パルスに対して周波数を
逓倍させることは不可能である。
させてそれを逓倍しているだけであり、任意のパ
ルス信号を入力してそれを逓倍することについて
はその方法が示されておらず、また三角波電圧の
発生は開ループ制御であるので、入力パルスに比
例した三角波電圧を発生させることができない。
換言すれば、任意の入力パルスに対して周波数を
逓倍させることは不可能である。
本発明は上記の事情に鑑みてなされたもので、
デユーテイ比が任意の入力パルスに対して周波数
が逓倍された出力パルスを発生し得るパルス周波
数逓倍回路を提供するものである。
デユーテイ比が任意の入力パルスに対して周波数
が逓倍された出力パルスを発生し得るパルス周波
数逓倍回路を提供するものである。
すなわち、本発明のパルス周波数逓倍回路は、
入力パルスをフリツプフロツプ回路で分周し、こ
の分周パルス出力によりコンデンサの充放電電流
を切換制御して上記分周パルスと同じ周期の三角
波電圧を上記コンデンサに発生させ、この三角波
電圧を複数の反転電圧を持つ多重ウインドコンパ
レータに入力して、前記三角波電圧の一周期に複
数のパルスを発生させるようにしたものである。
入力パルスをフリツプフロツプ回路で分周し、こ
の分周パルス出力によりコンデンサの充放電電流
を切換制御して上記分周パルスと同じ周期の三角
波電圧を上記コンデンサに発生させ、この三角波
電圧を複数の反転電圧を持つ多重ウインドコンパ
レータに入力して、前記三角波電圧の一周期に複
数のパルスを発生させるようにしたものである。
したがつて、上記逓倍回路によれば、任意の入
力パルスに関連した三角波電圧を発生し、この三
角波電圧を複数のパルスに変換しているので、任
意の入力パルスに対して逓倍が可能であり、また
た入力パルスを分周して得た分周パルスにより三
角波電圧の発生を制御しているので、任意のデユ
ーテイ比の入力パルスに対して逓倍が可能であ
る。
力パルスに関連した三角波電圧を発生し、この三
角波電圧を複数のパルスに変換しているので、任
意の入力パルスに対して逓倍が可能であり、また
た入力パルスを分周して得た分周パルスにより三
角波電圧の発生を制御しているので、任意のデユ
ーテイ比の入力パルスに対して逓倍が可能であ
る。
以下、図面を参照して本発明を詳細に説明す
る。
る。
第２図は本発明のパルス周波数逓倍回路の基本
構成を示している。即ち、入力パルスをフリツプ
フロツプ回路１０で２分周し、この分周出力パル
スにより電流方向切換スイツチ１１を制御してコ
ンデンサＣの充放電を制御することによつて上記
分周パルスと同じ周期、したがつて前記入力パル
スの周期の２倍の周期の三角波電圧を発生させ、
これをたとえば４つの反転電圧を持つ多重ウイン
ドコンパレータ１２に入力することによつて逓倍
パルス出力を得る。ここで、１３は三角波発生回
路を形成している。
構成を示している。即ち、入力パルスをフリツプ
フロツプ回路１０で２分周し、この分周出力パル
スにより電流方向切換スイツチ１１を制御してコ
ンデンサＣの充放電を制御することによつて上記
分周パルスと同じ周期、したがつて前記入力パル
スの周期の２倍の周期の三角波電圧を発生させ、
これをたとえば４つの反転電圧を持つ多重ウイン
ドコンパレータ１２に入力することによつて逓倍
パルス出力を得る。ここで、１３は三角波発生回
路を形成している。
第３図は本発明の一実施例を示すもので、先ず
全体の構成の概要を説明する。３０は正電源電圧
VCCが供給される第１の電源ライン、３１はたと
えば接地電位の第２の電源ライン、３２はパルス
入力端子３３からの入力パルスＡを２分周するフ
リツプフロツプ回路、３４はこのフリツプフロツ
プ回路３２の出力によりスイツチング駆動される
トランジスタQ121および抵抗R121からなる電流方
向切換スイツチ、３５はこの切換スイツチ３４に
より出力電流の方向が切換制御される電流源回
路、C2はこの電流源回路３５の出力端と接地ラ
イン３１との間に接続されて充放電を行ない三角
波電圧V2を発生する三角波発生用コンデンサ、
３６はこのコンデンサC2からの三角波電圧が導
かれる多重ウインドコンパレータである。一方、
３７は前記フリツプフロツプ回路３２の出力パル
スＢが導かれその立上り時にたとえば0.1μsの細
い微分パルスＤを発生させる単安定マルチバイブ
レータ、３８は上記微分パルスＤが導かれ、この
パルス期間オンになり、前記コンデンサC2の両
端間電圧を初期値（たとえばNPN形トランジス
タのベース・エミツタ間電圧VBE）に設定する初
期値設定回路、３９は前記三角波電圧V2のピー
ク値を設定するための基準電圧VRたとえば9VBE
を発生させる基準電圧発生回路、４０は上記基準
電圧VRと前記三角波電圧V2とを比較してV2≧VR
のときにハイレベルの出力を発生する電圧比較回
路、４１はこの電圧比較回路４０の出力が導か
れ、この出力がハイレベルの期間オンになるトラ
ンジスタQ101および抵抗R101からなり、制御電圧
発生用コンデンサC1の端子電圧V1を低下させる
電圧制御回路である。上記コンデンサC1は、前
記電源ライン３０から抵抗R11を通じて充電され
るもので、その両端間に発生する制御電圧V1は
OV〜VCCの範囲内である。４２は上記制御電圧V1
が導かれるトランジスタQ111およびそのエミツタ
に接続された抵抗R111からなり、上記制御電圧
V1に応じた電流Ｉに変換する電圧電流変換回路
であり、その出力電流Ｉにより前記電流源回路３
５の出力電流Ｉの大きさが定まるようになつてい
る。
全体の構成の概要を説明する。３０は正電源電圧
VCCが供給される第１の電源ライン、３１はたと
えば接地電位の第２の電源ライン、３２はパルス
入力端子３３からの入力パルスＡを２分周するフ
リツプフロツプ回路、３４はこのフリツプフロツ
プ回路３２の出力によりスイツチング駆動される
トランジスタQ121および抵抗R121からなる電流方
向切換スイツチ、３５はこの切換スイツチ３４に
より出力電流の方向が切換制御される電流源回
路、C2はこの電流源回路３５の出力端と接地ラ
イン３１との間に接続されて充放電を行ない三角
波電圧V2を発生する三角波発生用コンデンサ、
３６はこのコンデンサC2からの三角波電圧が導
かれる多重ウインドコンパレータである。一方、
３７は前記フリツプフロツプ回路３２の出力パル
スＢが導かれその立上り時にたとえば0.1μsの細
い微分パルスＤを発生させる単安定マルチバイブ
レータ、３８は上記微分パルスＤが導かれ、この
パルス期間オンになり、前記コンデンサC2の両
端間電圧を初期値（たとえばNPN形トランジス
タのベース・エミツタ間電圧VBE）に設定する初
期値設定回路、３９は前記三角波電圧V2のピー
ク値を設定するための基準電圧VRたとえば9VBE
を発生させる基準電圧発生回路、４０は上記基準
電圧VRと前記三角波電圧V2とを比較してV2≧VR
のときにハイレベルの出力を発生する電圧比較回
路、４１はこの電圧比較回路４０の出力が導か
れ、この出力がハイレベルの期間オンになるトラ
ンジスタQ101および抵抗R101からなり、制御電圧
発生用コンデンサC1の端子電圧V1を低下させる
電圧制御回路である。上記コンデンサC1は、前
記電源ライン３０から抵抗R11を通じて充電され
るもので、その両端間に発生する制御電圧V1は
OV〜VCCの範囲内である。４２は上記制御電圧V1
が導かれるトランジスタQ111およびそのエミツタ
に接続された抵抗R111からなり、上記制御電圧
V1に応じた電流Ｉに変換する電圧電流変換回路
であり、その出力電流Ｉにより前記電流源回路３
５の出力電流Ｉの大きさが定まるようになつてい
る。
次に、上記各部の詳細な構成および動作を説明
する。電流源回路３５において、トランジスタ
Q131，Q133，Q134はそれぞれエミツタが抵抗R131
〜R133を介して電源ライン３０に接続され、互い
のベース同志が共通にトランジスタQ132のエミツ
タに接続されている。このトランジスタQ132のコ
レクタは接地され、ベースは前記トランジスタ
Q131のコレクタと共通に前記電圧電流変換回路４
２の出力端に接続されている。前記トランジスタ
Q133のコレクタにはトランジスタQ135のコレクタ
およびトランジスタQ136のベースが接続され、前
記トランジスタQ134のコレクタにはエミツタが２
個のマルチエミツタトランジスタQ137のコレクタ
に接続されている。このトランジスタQ137のベー
スは前記トランジスタQ135のベースおよびトラン
ジスタQ136のエミツタに接続され、またトランジ
スタQ135のコレクタは前記切換スイツチ３４の出
力端に接続されている。したがつて、切換スイツ
チ３４がオフのときには、前記トランジスタ
Q131，Q133，Q134，Q135にはそれぞれ電流Ｉが流
れ、トランジスタQ137には電流2Iが流れるので、
三角波発生用コンデンサC2からトランジスタQ137
方向へ電流Ｉが流れ込む。これに対して、前記切
換スイツチ３４がオンのときには、マルチエミツ
タトランジスタQ137にベース電流が流れなくなつ
てオフになるから、トランジスタQ134の電流Ｉが
前記三角波発生用コンデンサC2に流れ込む。
する。電流源回路３５において、トランジスタ
Q131，Q133，Q134はそれぞれエミツタが抵抗R131
〜R133を介して電源ライン３０に接続され、互い
のベース同志が共通にトランジスタQ132のエミツ
タに接続されている。このトランジスタQ132のコ
レクタは接地され、ベースは前記トランジスタ
Q131のコレクタと共通に前記電圧電流変換回路４
２の出力端に接続されている。前記トランジスタ
Q133のコレクタにはトランジスタQ135のコレクタ
およびトランジスタQ136のベースが接続され、前
記トランジスタQ134のコレクタにはエミツタが２
個のマルチエミツタトランジスタQ137のコレクタ
に接続されている。このトランジスタQ137のベー
スは前記トランジスタQ135のベースおよびトラン
ジスタQ136のエミツタに接続され、またトランジ
スタQ135のコレクタは前記切換スイツチ３４の出
力端に接続されている。したがつて、切換スイツ
チ３４がオフのときには、前記トランジスタ
Q131，Q133，Q134，Q135にはそれぞれ電流Ｉが流
れ、トランジスタQ137には電流2Iが流れるので、
三角波発生用コンデンサC2からトランジスタQ137
方向へ電流Ｉが流れ込む。これに対して、前記切
換スイツチ３４がオンのときには、マルチエミツ
タトランジスタQ137にベース電流が流れなくなつ
てオフになるから、トランジスタQ134の電流Ｉが
前記三角波発生用コンデンサC2に流れ込む。
前記初期値設定回路３８において、トランジス
タQ151およびQ152によつてレベルシフト回路が形
成されており、トランジスタQ151は抵抗R151およ
びトランジスタQ153を直列に介して接地され、ト
ランジスタQ152はコレクタが抵抗R152を介して電
源ライン３０に接続され、そのエミツタはベー
ス・コレクタ相互が接続されたトランジスタQ154
を介して接地されている。そして、前記トランジ
スタQ153のベースは抵抗R153を介して前記単安定
マルチバイブレータ３７の出力端に接続され、前
記トランジスタQ151のエミツタが前記コンデンサ
C2に接続されている。したがつて、単安定マル
チバイブレータ３７から正極性の微分パルスＤが
入力したとき、トランジスタQ153がオンになつて
前記コンデンサC2の端子電圧を初期値（トラン
ジスタQ151のエミツタ電圧であり、これはVBEで
ある）に設定し、その他の期間はトランジスタ
Q153はオフになつている。
タQ151およびQ152によつてレベルシフト回路が形
成されており、トランジスタQ151は抵抗R151およ
びトランジスタQ153を直列に介して接地され、ト
ランジスタQ152はコレクタが抵抗R152を介して電
源ライン３０に接続され、そのエミツタはベー
ス・コレクタ相互が接続されたトランジスタQ154
を介して接地されている。そして、前記トランジ
スタQ153のベースは抵抗R153を介して前記単安定
マルチバイブレータ３７の出力端に接続され、前
記トランジスタQ151のエミツタが前記コンデンサ
C2に接続されている。したがつて、単安定マル
チバイブレータ３７から正極性の微分パルスＤが
入力したとき、トランジスタQ153がオンになつて
前記コンデンサC2の端子電圧を初期値（トラン
ジスタQ151のエミツタ電圧であり、これはVBEで
ある）に設定し、その他の期間はトランジスタ
Q153はオフになつている。
前記基準電圧発生回路３９においては、電源ラ
イン３０と接地ライン３１との間に抵抗R141，
R142，R143が直列に接続され、上記抵抗R142の両
端にトランジスタQ141のコレクタおよびベースが
対応して接続され、このトランジスタQ141のエミ
ツタは接地されている。ここで、抵抗R142とR143
との抵抗値比を〔８：１〕に設定しているので、
トランジスタQ141のコレクタ電圧はベース電圧、
すなわちVBEの９（＝１＋８）倍になつている。
イン３０と接地ライン３１との間に抵抗R141，
R142，R143が直列に接続され、上記抵抗R142の両
端にトランジスタQ141のコレクタおよびベースが
対応して接続され、このトランジスタQ141のエミ
ツタは接地されている。ここで、抵抗R142とR143
との抵抗値比を〔８：１〕に設定しているので、
トランジスタQ141のコレクタ電圧はベース電圧、
すなわちVBEの９（＝１＋８）倍になつている。
一方、前記多重ウインドコンパレータ３６にお
いて、Q165は４個のエミツタを持つマルチエミツ
タトランジスタであり、そのコレクタは電源ライ
ン３０に接続され、第１エミツタは抵抗R161，
R162からなる抵抗分圧回路を介して接地され、第
２エミツタは抵抗R163，R164を直列に介して接地
され、第３エミツタは抵抗R165，R166を介して接
地され、第４エミツタは抵抗R167，R168を介して
接地されている。上記抵抗R161，R162の接続点
（分圧点）にはトランジスタQ161のベースが接続
され、抵抗R163，R164の接続点にはトランジスタ
Q161のコレクタおよびトランジスタQ162のベース
が接続され、抵抗R165，R166の接続点にはトラン
ジスタQ162のコレクタおよびトランジスタQ163の
ベースが接続され、抵抗R167，R168の接続点には
トランジスタQ163のコレクタおよびトランジスタ
Q164のベースが接続され、このトランジスタQ164
のコレクタはパルス出力端子４３に接続されると
共に抵抗R169を介して電源ライン３０に接続さ
れ、上記トランジスタQ161〜Q164の各エミツタは
接地されている。さらに、前記マルチエミツタト
ランジスタQ165のベースは抵抗R170を介して電源
ライン３０に接続され、上記ベースにはトランジ
スタQ166のエミツタが接続されている。このトラ
ンジスタQ166のコレクタは接地され、ベースは抵
抗R171を介して前記エミツタに接続され、このベ
ースにはトランジスタQ167のエミツタが接続され
ている。そして、このトランジスタQ167のコレク
タは接地され、ベースには前記コンデンサC2か
ら三角波電圧V2が印加されている。ところで、
前記抵抗R167とR168との抵抗値比は〔２：１〕、
抵抗R165とR166との抵抗値比は〔４：１〕、抵抗
R163とR164との抵抗値比は〔６：１〕、抵抗R161
とR162との抵抗値比は〔８：１〕になつている。
したがつて、マルチエミツタトランジスタQ165の
ベース電圧VBが4VBE以下のときはトランジスタ
Q161〜Q164はオフ、パルス出力端子４３の出力電
圧はハイレベルであり、前記ベース電圧VBが
4VBE＜VB≦6VBEのときはトランジスタQ164のみ
オンに反転し、出力電圧はローレベルに反転す
る。前記ベース電圧VBが6VBE＜VB≦8VBEのとき
はトランジスタQ163がオンになり、これによつて
トランジスタQ164はオフに反転し、出力電圧はハ
イレベルに反転する。前記ベース電圧VBが8VBE
＜VB≦10VBEのときはトランジスタQ162がオンに
なり、これによつてトランジスタQ163はオフ、ト
ランジスタQ164はオンに反転し、出力電圧はロー
レベルに反転する。前記ベース電圧VBが10VBE＜
VBのときはトランジスタQ161がオンになり、こ
れによつてトランジスタQ162はオフ、トランジス
タQ163はオン、トランジスタQ164はオフに反転
し、出力電圧はハイレベルに反転する。すなわ
ち、前記マルチエミツタトランジスタQ165のベー
ス電圧VBが4VBE・6VBE・8VBE・10VBEを超える
毎に出力電圧が反転する。したがつて、多重ウイ
ンドコンパレータ３６の入力端が前記ベース電圧
VBよりトランジスタQ166・Q167の2VBE分だけ低
い2VBE・4VBE・6VBE・8VBEを越える毎に出力電
圧が反転するので、多重ウインドコンパレータ３
６は４個の反転電圧を持つている。
いて、Q165は４個のエミツタを持つマルチエミツ
タトランジスタであり、そのコレクタは電源ライ
ン３０に接続され、第１エミツタは抵抗R161，
R162からなる抵抗分圧回路を介して接地され、第
２エミツタは抵抗R163，R164を直列に介して接地
され、第３エミツタは抵抗R165，R166を介して接
地され、第４エミツタは抵抗R167，R168を介して
接地されている。上記抵抗R161，R162の接続点
（分圧点）にはトランジスタQ161のベースが接続
され、抵抗R163，R164の接続点にはトランジスタ
Q161のコレクタおよびトランジスタQ162のベース
が接続され、抵抗R165，R166の接続点にはトラン
ジスタQ162のコレクタおよびトランジスタQ163の
ベースが接続され、抵抗R167，R168の接続点には
トランジスタQ163のコレクタおよびトランジスタ
Q164のベースが接続され、このトランジスタQ164
のコレクタはパルス出力端子４３に接続されると
共に抵抗R169を介して電源ライン３０に接続さ
れ、上記トランジスタQ161〜Q164の各エミツタは
接地されている。さらに、前記マルチエミツタト
ランジスタQ165のベースは抵抗R170を介して電源
ライン３０に接続され、上記ベースにはトランジ
スタQ166のエミツタが接続されている。このトラ
ンジスタQ166のコレクタは接地され、ベースは抵
抗R171を介して前記エミツタに接続され、このベ
ースにはトランジスタQ167のエミツタが接続され
ている。そして、このトランジスタQ167のコレク
タは接地され、ベースには前記コンデンサC2か
ら三角波電圧V2が印加されている。ところで、
前記抵抗R167とR168との抵抗値比は〔２：１〕、
抵抗R165とR166との抵抗値比は〔４：１〕、抵抗
R163とR164との抵抗値比は〔６：１〕、抵抗R161
とR162との抵抗値比は〔８：１〕になつている。
したがつて、マルチエミツタトランジスタQ165の
ベース電圧VBが4VBE以下のときはトランジスタ
Q161〜Q164はオフ、パルス出力端子４３の出力電
圧はハイレベルであり、前記ベース電圧VBが
4VBE＜VB≦6VBEのときはトランジスタQ164のみ
オンに反転し、出力電圧はローレベルに反転す
る。前記ベース電圧VBが6VBE＜VB≦8VBEのとき
はトランジスタQ163がオンになり、これによつて
トランジスタQ164はオフに反転し、出力電圧はハ
イレベルに反転する。前記ベース電圧VBが8VBE
＜VB≦10VBEのときはトランジスタQ162がオンに
なり、これによつてトランジスタQ163はオフ、ト
ランジスタQ164はオンに反転し、出力電圧はロー
レベルに反転する。前記ベース電圧VBが10VBE＜
VBのときはトランジスタQ161がオンになり、こ
れによつてトランジスタQ162はオフ、トランジス
タQ163はオン、トランジスタQ164はオフに反転
し、出力電圧はハイレベルに反転する。すなわ
ち、前記マルチエミツタトランジスタQ165のベー
ス電圧VBが4VBE・6VBE・8VBE・10VBEを超える
毎に出力電圧が反転する。したがつて、多重ウイ
ンドコンパレータ３６の入力端が前記ベース電圧
VBよりトランジスタQ166・Q167の2VBE分だけ低
い2VBE・4VBE・6VBE・8VBEを越える毎に出力電
圧が反転するので、多重ウインドコンパレータ３
６は４個の反転電圧を持つている。
次に、第３図の動作について第４図を参照して
説明する。いま、パルス入力端子３３に入力パル
スＡが入力すると、これはフリツプフロツプ回路
３２で２分周され、この分周パルスＢが単安定マ
ルチバイブレータ３７に入力して微分パルスＤが
発生する。この微分パルスＤによつて初期値設定
回路３８が三角波発生用コンデンサC2の端子電
圧V2の初期値をVBE（≒0.7V）に設定する。一方、
前記分周パルスＢがハイレベルの期間は、切換ス
イツチ３４の制御によつて電流源回路３５から電
流Ｉを前記コンデンサC2に流すので、コンデン
サC2の端子電圧V2は単調に増加する。これに対
して、前記分周パルスＢがローレベルの期間は、
切換スイツチ３４の制御によつて電流源回路３５
にコンデンサC2から電流Ｉが流れ込むようにな
るので、コンデンサC2の端子電圧V2は単調に減
少する。したがつて、分周パルスＢと同じ周期
で、換言すれば入力パルスＡの周期の２倍の周期
でコンデンサC2に三角波電圧V2が発生する。
説明する。いま、パルス入力端子３３に入力パル
スＡが入力すると、これはフリツプフロツプ回路
３２で２分周され、この分周パルスＢが単安定マ
ルチバイブレータ３７に入力して微分パルスＤが
発生する。この微分パルスＤによつて初期値設定
回路３８が三角波発生用コンデンサC2の端子電
圧V2の初期値をVBE（≒0.7V）に設定する。一方、
前記分周パルスＢがハイレベルの期間は、切換ス
イツチ３４の制御によつて電流源回路３５から電
流Ｉを前記コンデンサC2に流すので、コンデン
サC2の端子電圧V2は単調に増加する。これに対
して、前記分周パルスＢがローレベルの期間は、
切換スイツチ３４の制御によつて電流源回路３５
にコンデンサC2から電流Ｉが流れ込むようにな
るので、コンデンサC2の端子電圧V2は単調に減
少する。したがつて、分周パルスＢと同じ周期
で、換言すれば入力パルスＡの周期の２倍の周期
でコンデンサC2に三角波電圧V2が発生する。
上記三角波電圧V2のピーク値は、定常状態で
は基準電圧発生回路３９で発生する基準電圧
9VBE（≒6.3V）になるようにフイードバツク制御
が行なわれる。すなわち、電圧比較回路４０は三
角波電圧入力が基準電圧入力を越えると出力がハ
イレベルになり、これによつて電圧制御回路４１
のトランジスタQ101がオンになり、制御電圧発生
用コンデンサC1の端子電圧V1が下がり、電圧電
流変換回路４２の出力電流Ｉが小さくなり、三角
波電発生用コンデンサC2の充放電電流Ｉが小さ
くなり、このコンデンサC2のピーク電圧が下が
る。なお、定常状態になるまでは、電圧比較回路
４０の出力はローレベル、電圧制御回路４１はオ
フ状態、制御電圧発生用コンデンサC1の端子電
圧V1は抵抗R11を通じての充電電流により徐々に
上昇し、電圧電流変換回路４２の出力電流Ｉも
徐々に上昇する。この出力電流Ｉの大きさはＩ＝
V1−VBE／R111で定まる。
は基準電圧発生回路３９で発生する基準電圧
9VBE（≒6.3V）になるようにフイードバツク制御
が行なわれる。すなわち、電圧比較回路４０は三
角波電圧入力が基準電圧入力を越えると出力がハ
イレベルになり、これによつて電圧制御回路４１
のトランジスタQ101がオンになり、制御電圧発生
用コンデンサC1の端子電圧V1が下がり、電圧電
流変換回路４２の出力電流Ｉが小さくなり、三角
波電発生用コンデンサC2の充放電電流Ｉが小さ
くなり、このコンデンサC2のピーク電圧が下が
る。なお、定常状態になるまでは、電圧比較回路
４０の出力はローレベル、電圧制御回路４１はオ
フ状態、制御電圧発生用コンデンサC1の端子電
圧V1は抵抗R11を通じての充電電流により徐々に
上昇し、電圧電流変換回路４２の出力電流Ｉも
徐々に上昇する。この出力電流Ｉの大きさはＩ＝
V1−VBE／R111で定まる。
そして、前記多重ウインドコンパレータ３６は
三角波電圧入力が1VBE（初期値）〜9VBE（ピーク
値）〜1VBEと変化する過程で、前述したように
2VBE・4VBE・6VBE・8VBEの反転電圧で出力電圧
が反転し、一周期の三角波に対して４周期のパル
ス出力を発生する。この三角波は前述したように
入力パルスＡの半分の周波数であり、この４倍の
周波数の上記パルス出力は、入力パルスＡの２倍
の周波数に逓倍されたものである。この場合、多
重ウインドコンパレータ３６の各反転電圧を三角
波振幅1VBE〜9VBE内で2VBE・4VBE・6VBE・8VBE
の如くVBEを単位として1/8・3/8・5/8・7/8に設
定し、反転電圧間隔を等しい値（2VBE）として
いるので、パルス出力のデユーテイ比は50％とな
り、整つた出力パルスが得られる。
三角波電圧入力が1VBE（初期値）〜9VBE（ピーク
値）〜1VBEと変化する過程で、前述したように
2VBE・4VBE・6VBE・8VBEの反転電圧で出力電圧
が反転し、一周期の三角波に対して４周期のパル
ス出力を発生する。この三角波は前述したように
入力パルスＡの半分の周波数であり、この４倍の
周波数の上記パルス出力は、入力パルスＡの２倍
の周波数に逓倍されたものである。この場合、多
重ウインドコンパレータ３６の各反転電圧を三角
波振幅1VBE〜9VBE内で2VBE・4VBE・6VBE・8VBE
の如くVBEを単位として1/8・3/8・5/8・7/8に設
定し、反転電圧間隔を等しい値（2VBE）として
いるので、パルス出力のデユーテイ比は50％とな
り、整つた出力パルスが得られる。
また、上記逓倍回路では、入力パルスＡをフリ
ツプフロツプ回路３２で分周して得た分周パルス
Ｂにより切換スイツチ３４を切換制御しているの
で、入力パルスＡのデユーテイ比は任意のもので
よく、デユーテイ比が比較的小さい細い入力パル
スであつてもパルス逓倍が可能であり、前記分周
パルスＢによつて三角波電圧V2の初期値設定を
行なつて同期をとつているので、正確な逓倍動作
が得られる。第３図の回路をブレツドボードによ
り実験した結果、電圧電流変換回路４２の出力電
流Ｉを1μA，10μA，100μA，1mAに設定し、入
力パルスＡの周波数を100Hz，1KHz，10KHz，
100KHzの如く広い範囲（1000倍）にわたつて変
化させてもパルス逓倍動作が安定に得られた。こ
こで、第５図に入力周波数INと出力周波数OUTの
測定結果を示す。なお、入力パルスＡの周期Ｔ
は、三角波発生用コンデンサC2の容量値と充放
電電流Ｉの電流値と両端間ピーク電圧Ｖ（＝
8VBE）で決まり、 Ｔ＝C2V／Ｉ である。したがつて、Ｖ≒6.3Vであり、C2＝
0.002μFとした場合に、上記逓倍回路の入力周波
数INの範囲は 89Hz＜IN＜89KHz であり、第５図の測定結果と良く一致する。この
ように上記逓倍回路は、コンデンサC2の容量値
を大きくすれば低周波用、小さくすれば高周波用
として使用できる。
ツプフロツプ回路３２で分周して得た分周パルス
Ｂにより切換スイツチ３４を切換制御しているの
で、入力パルスＡのデユーテイ比は任意のもので
よく、デユーテイ比が比較的小さい細い入力パル
スであつてもパルス逓倍が可能であり、前記分周
パルスＢによつて三角波電圧V2の初期値設定を
行なつて同期をとつているので、正確な逓倍動作
が得られる。第３図の回路をブレツドボードによ
り実験した結果、電圧電流変換回路４２の出力電
流Ｉを1μA，10μA，100μA，1mAに設定し、入
力パルスＡの周波数を100Hz，1KHz，10KHz，
100KHzの如く広い範囲（1000倍）にわたつて変
化させてもパルス逓倍動作が安定に得られた。こ
こで、第５図に入力周波数INと出力周波数OUTの
測定結果を示す。なお、入力パルスＡの周期Ｔ
は、三角波発生用コンデンサC2の容量値と充放
電電流Ｉの電流値と両端間ピーク電圧Ｖ（＝
8VBE）で決まり、 Ｔ＝C2V／Ｉ である。したがつて、Ｖ≒6.3Vであり、C2＝
0.002μFとした場合に、上記逓倍回路の入力周波
数INの範囲は 89Hz＜IN＜89KHz であり、第５図の測定結果と良く一致する。この
ように上記逓倍回路は、コンデンサC2の容量値
を大きくすれば低周波用、小さくすれば高周波用
として使用できる。
第６図は多重ウインドコンパレータの変形例を
示すものであり、それぞれ基準電圧入力Vr1，
Vr2，Vr3，Vr4（但しVr1＜Vr2＜Vr3＜Vr4）を有
する電圧比較回路61，62，63，64に共通に入力電
圧VINを印加し、各電圧比較回路61〜64の出力を
対応して抵抗R1〜R4を介してトランジスタQ1〜
Q4のベースに導き、この各トランジスタQ1〜Q2
のエミツタを接地し、トランジスタQ4のコレク
タをトランジスタQ3のベースに、このトランジ
スタQ3のコレクタをトランジスタQ2のベースに、
このトランジスタQ2のコレクタをトランジスタ
Q1のベースに接続し、トランジスタQ1のコレク
タから出力パルスを取り出すようにしたものであ
る。このように複数の電圧比較回路と、論理回路
を用いた回路においても、前述したと同様に４個
の反転電圧Vr1，Vr2，Vr3，Vr4を持つ多重ウイ
ンドコンパレータ動作が得られる。
示すものであり、それぞれ基準電圧入力Vr1，
Vr2，Vr3，Vr4（但しVr1＜Vr2＜Vr3＜Vr4）を有
する電圧比較回路61，62，63，64に共通に入力電
圧VINを印加し、各電圧比較回路61〜64の出力を
対応して抵抗R1〜R4を介してトランジスタQ1〜
Q4のベースに導き、この各トランジスタQ1〜Q2
のエミツタを接地し、トランジスタQ4のコレク
タをトランジスタQ3のベースに、このトランジ
スタQ3のコレクタをトランジスタQ2のベースに、
このトランジスタQ2のコレクタをトランジスタ
Q1のベースに接続し、トランジスタQ1のコレク
タから出力パルスを取り出すようにしたものであ
る。このように複数の電圧比較回路と、論理回路
を用いた回路においても、前述したと同様に４個
の反転電圧Vr1，Vr2，Vr3，Vr4を持つ多重ウイ
ンドコンパレータ動作が得られる。
上述したように本発明のパルス周波数逓倍回路
によれば、デユーテイ比が任意の入力パルスに対
して周波数が逓倍された出力パルスを発生でき、
しかも、回路規模の大型化を防止することが可能
なバイポーラトランジスタを使用した逓倍回路を
提供できる。
によれば、デユーテイ比が任意の入力パルスに対
して周波数が逓倍された出力パルスを発生でき、
しかも、回路規模の大型化を防止することが可能
なバイポーラトランジスタを使用した逓倍回路を
提供できる。
第１図は従来の周波数逓倍回路を示す構成説明
図、第２図は本発明のパルス周波数逓倍回路の基
本構成を示す図、第３図は本発明の一実施例を示
す回路図、第４図は第３図の動作説明のために示
すタイミングチヤート、第５図は第３図の回路の
実験結果である入力周波数対出力周波数特性を示
す図、第６図は第２図の多重ウインドコンパレー
タの変形例を示す回路図である。 １０，３２…フリツプフロツプ回路、１２，３
６…多重ウインドコンパレータ、１１，３４…電
流方向切換スイツチ、１３…三角波発生回路、３
５…電流源回路、３７…単安定マルチバイブレー
タ、３８…初期値設定回路、３９…基準電圧発生
回路、４０…電圧比較回路、４１…電圧制御回
路、４２…電圧電流変換回路、C2…三角波発生
用コンデンサ、C1…制御電圧発生用コンデンサ、
Q165…マルチエミツタトランジスタ、Q161〜Q164
…トランジスタ、R161〜R168…抵抗。
図、第２図は本発明のパルス周波数逓倍回路の基
本構成を示す図、第３図は本発明の一実施例を示
す回路図、第４図は第３図の動作説明のために示
すタイミングチヤート、第５図は第３図の回路の
実験結果である入力周波数対出力周波数特性を示
す図、第６図は第２図の多重ウインドコンパレー
タの変形例を示す回路図である。 １０，３２…フリツプフロツプ回路、１２，３
６…多重ウインドコンパレータ、１１，３４…電
流方向切換スイツチ、１３…三角波発生回路、３
５…電流源回路、３７…単安定マルチバイブレー
タ、３８…初期値設定回路、３９…基準電圧発生
回路、４０…電圧比較回路、４１…電圧制御回
路、４２…電圧電流変換回路、C2…三角波発生
用コンデンサ、C1…制御電圧発生用コンデンサ、
Q165…マルチエミツタトランジスタ、Q161〜Q164
…トランジスタ、R161〜R168…抵抗。
Claims (1)
- 【特許請求の範囲】 １ 入力パルスをデユーテイ比50％に分周するフ
リツプフロツプ回路と、このフリツプフロツプ回
路の分周出力パルスによりコンデンサの充放電電
流が制御され上記コンデンサに前記分周出力パル
スと同じ周期の三角波電圧を発生する三角波発生
回路と、この三角波発生回路の三角波出力電圧が
入力される多重ウインドコンパレータとを具備
し、この多重ウインドコンパレータは前記三角波
出力電圧が入力される第１のトランジスタと、こ
の第１のトランジスタのエミツタに接続され分圧
比が順次異なる複数の抵抗分圧回路と、これら抵
抗分圧回路の各分圧点にベースが接続され、各エ
ミツタが共通接続される複数の第２のトランジス
タとからなり、これら第２のトランジスタの各コ
レクタは分圧比が小さい隣りの抵抗分圧回路の分
圧点に接続され、分圧比が最も小さい分圧抵抗回
路にベースが接続されたトランジスタのコレクタ
から出力パルスを取り出す構成としたことを特徴
とするパルス周波数逓倍回路。 ２ 前記三角波発生回路の三角波出力電圧の最小
値および最大値を決める回路をさらに具備するこ
とを特徴とする特許請求の範囲第１項記載のパル
ス周波数逓倍回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090063A JPS58206227A (ja) | 1982-05-27 | 1982-05-27 | パルス周波数逓倍回路 |
| EP83104977A EP0095672A1 (en) | 1982-05-27 | 1983-05-19 | Pulse frequency multiplier |
| US06/497,138 US4570089A (en) | 1982-05-27 | 1983-05-23 | Pulse frequency multiplier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57090063A JPS58206227A (ja) | 1982-05-27 | 1982-05-27 | パルス周波数逓倍回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58206227A JPS58206227A (ja) | 1983-12-01 |
| JPH0368570B2 true JPH0368570B2 (ja) | 1991-10-29 |
Family
ID=13988093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57090063A Granted JPS58206227A (ja) | 1982-05-27 | 1982-05-27 | パルス周波数逓倍回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4570089A (ja) |
| EP (1) | EP0095672A1 (ja) |
| JP (1) | JPS58206227A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0092145B1 (en) * | 1982-04-21 | 1988-06-22 | Kabushiki Kaisha Toshiba | Transistor circuit |
| IT1210965B (it) * | 1982-12-22 | 1989-09-29 | Ates Componenti Elettron | Generatore di segnali temporalmente correlati. |
| US5257301A (en) * | 1992-03-30 | 1993-10-26 | Trw Inc. | Direct digital frequency multiplier |
| US5426433A (en) * | 1993-09-14 | 1995-06-20 | Ael Industries, Inc. | Coherent RF pulse multiplier |
| DE10204294A1 (de) * | 2002-02-02 | 2003-08-14 | Philips Intellectual Property | Schaltungsanordnung zur Pulserzeugung |
| US7595677B2 (en) * | 2007-09-28 | 2009-09-29 | Broadcom Corporation | Arbitrary clock circuit and applications thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3262069A (en) * | 1963-07-10 | 1966-07-19 | Servo Corp Of America | Frequency generator for producing electric signals of predetermined wave form |
| DE2105874C3 (de) * | 1971-01-30 | 1980-11-20 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Einrichtung zur Vervielfachung einer Impulsfolgefrequenz |
| DE2105873A1 (de) * | 1971-01-30 | 1972-08-17 | Licentia Gmbh | Einrichtung zur Vervielfachung der Frequenz einer Impulsfolge |
| US3743946A (en) * | 1971-06-11 | 1973-07-03 | Halliburton Co | Variable frequency multiplier and phase shifter |
| US3796960A (en) * | 1972-09-05 | 1974-03-12 | Halliburton Co | Electronic signal multiplier |
| GB1550213A (en) * | 1975-12-08 | 1979-08-08 | Rca Corp | Frequency doubler |
| FR2346903A1 (fr) * | 1976-04-01 | 1977-10-28 | Ibm France | Multiplicateur de frequence a large bande et application de ce dispositif |
| US4092550A (en) * | 1976-11-22 | 1978-05-30 | Ncr Corporation | Frequency multiplier and level detector |
| JPS5553920A (en) * | 1978-10-17 | 1980-04-19 | Nec Corp | Frequency multiplier |
| JPS5639624A (en) * | 1979-09-10 | 1981-04-15 | Hitachi Ltd | Pulse frequency multiplying circuit |
| JPS5645459A (en) * | 1979-09-20 | 1981-04-25 | Otsuka Pharmaceut Co Ltd | Cyclic amine |
-
1982
- 1982-05-27 JP JP57090063A patent/JPS58206227A/ja active Granted
-
1983
- 1983-05-19 EP EP83104977A patent/EP0095672A1/en not_active Withdrawn
- 1983-05-23 US US06/497,138 patent/US4570089A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0095672A1 (en) | 1983-12-07 |
| US4570089A (en) | 1986-02-11 |
| JPS58206227A (ja) | 1983-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6042519Y2 (ja) | 積分回路 | |
| JPH0368570B2 (ja) | ||
| EP0477907A2 (en) | A constant current circuit and an oscillating circuit controlled by the same | |
| US6201426B1 (en) | Pulse generation device having integrating circuit having substantially constant charging/discharging ratio | |
| JP3697678B2 (ja) | Ｖ／ｆ変換回路 | |
| JP2758852B2 (ja) | 三角波発振回路およびこれを備えた映像信号処理装置 | |
| US4427901A (en) | Waveform shaping circuit | |
| KR940010481A (ko) | 저주파 발진기 | |
| KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
| JPS647696B2 (ja) | ||
| JPH0224271Y2 (ja) | ||
| US6094077A (en) | Dynamically controlled timing signal generator | |
| JP3352048B2 (ja) | スイッチング電源用制御回路 | |
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| SU448573A1 (ru) | Релаксационный генератор | |
| SU980187A1 (ru) | Устройство задержки | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JPH0153528B2 (ja) | ||
| JPH02134912A (ja) | 単安定マルチバイブレータ回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP2760671B2 (ja) | 水平発振回路 | |
| JPH0322611A (ja) | パルス発生回路 | |
| SU738107A1 (ru) | Мультивибратор | |
| SU1117610A1 (ru) | Источник стабилизированного напр жени | |
| JP2785395B2 (ja) | ワンショット回路 |