JPH0368812A

JPH0368812A - 位置測定信号の内挿方法

Info

Publication number: JPH0368812A
Application number: JP2190918A
Authority: JP
Inventors: Walter Kranitzky; ウアルター・クラニッツキー
Original assignee: Dr Johannes Heidenhain GmbH
Current assignee: Dr Johannes Heidenhain GmbH
Priority date: 1989-07-21
Filing date: 1990-07-20
Publication date: 1991-03-25
Anticipated expiration: 2010-10-11
Also published as: EP0408799A1; JPH0794989B2; US5216626A; EP0408799B1; DE58904087D1; DE3932187A1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、分割回路が少なくとも一個の記憶器を保有
し、この記憶器のアドレス指定できる記憶セルにアナロ
グ周期信号の信号周期に対するデジタル内挿データを限
定した長さにして保管する、前記信号の分割回路を用い
て角度又は距離を測定する方法に関する。

〔従来の技術］この発明を応用する増分測定系は、その数が直線変位、
又は回転角の目安を表す既知パルスをもたらす。これ等
のパルスは電子可逆計数器中で距離要素として積算され
、測定値を数値的に表示する。

増分位置測定装置の分解能は、何もしなくても目盛周期
の１／４が電子的に分割されている。その理由は、互い
に９０″ずれた走査ユニットの二つの光ダイオードから
それに応じて互いに位相のずれた信号Ｕｌと０２（第１
図参照）が発生するからである。これ等の信号は計数パ
ルスを発生するため四つの零点を有する。これ等の信号
が充分良好な正弦波形を有するなら、これ等の信号を前
記零点の間で種々な方法で電気的に分割できる。

以下の例として、スイス特許第４０７５６９号明細書を
掲げる。

測定値を電子的に内挿できる可能性は、抵抗回路網中で
付加補助位相を発生させることにある。

これに対する数学的な基礎は加算理論をもたらす。

二つの信号の振幅を、Ｕ　１　＝　　Ａｌ　　５ｉｎ（２πＸ／Ｔ）Ｕ２　　
＝　　Ａ２　ｃｏｓ（２πＸ／Ｔ）ここで、Ｔ−信号周
期で、Ａｌ　＝　ｃｏｓφとＡ２　＝ｓｉｎφ、に選ぷと、二つの信号を加算して新しい信号、Ｕ＝ｓｉ
ｎ（φ＋２　πＸ／Ｔ）が生じる。この信号はＵｌに対してφだけ位相がずれて
いる。Ｘは距離か、あるいは角度でありφは必要な内挿
度に応して選択される補助的な星である。

最近の評価電子回路では、このようにして２５重に位相
のずれた信号が発生するので、測定系の分解能は測定目
盛の周期の１／１００までになる。

このように分割を高くするには、もちろん回路に要する
経費が相当高くなる。何故なら、位相をずらす信号毎に
、一つの回路素子を装備する必要があるからである。従
来より、比較器（コンパレータ）の数は、必ず分割計数
の二倍にする必要がある。

この種の測定系では、内挿値をアークタンジェントの表
にして記憶器に収納してあれば、著しい改善ないしは単
純化が行える。記憶アドレスは、互いに位相のずれた二
つの走査信号によって形成される符号によって駆動され
る。この原理はヨーロンパ特許第０２１３９０４号明細
書に公開されている。この刊行物から、何も近似しない
で、記憶内容を−サイクルの内の一つの象限に低減でき
ることも読み取れる。

〔発明の課題〕

この発明の課題は、記憶器のアドレス空間を更に低減で
きる冒頭に述べた種類に属する内挿方法を提供すること
にある。

〔課題を解決する手段〕

上記の課題は、この発明により、冒頭に述べた種類に属
する内挿方法の場合ξ正しい内挿値がアドレスの変換と
、アドレス指定した記憶セルの内挿データに対して一定
数を加算して、あるいは内挿データから一定数を減算し
て得られることによって解決さてれいる。

〔発明の効果〕

この発明による方法の利点は、記憶器のアドレス空間を
更に低減できる可能性によって、記憶器をνＬＳ１回路
中に低価格で集積できる点にある。

〔実施例〕

添付図面に基づき、この発明による方法を更に詳しく説
明する。

第１図に示した測定系１は、増分式の回転測定器（ロー
タリーエンコーダー）によって形成されている。目盛板
としては、ここではラジアル格子３を備えた円板２が使
用される。もう一つの同心トラックには、ここではこれ
以上論することがないが、基準マーク４が付けである。

円板２は回転軸５に連結していて、この軸の位置が測定
される。

更に、ラジアル格子３は詳しく図示していない走査ユニ
ットによって走査される。走査ユニッ１〜の主要部材は
、光源６、集光レンズ７、走査板８と光検出器９である
。

円板２が走査ユニットに対して移動すると、ラジアル格
子３の明部分と暗部分が交互に走査板８の走査格子の明
部分と暗部分によって遮蔽される。

光検出器９は周期的に変わる光電流を電気信号に変換す
る。出力信号としては、二つの正弦波信号ＵｌとＵ２を
利用することになる。これ等の信号は９０’互いに位相
がずれている。これは、目盛周期Ｔの１／４はと互いに
ずれている二つの光検出器９によってもたらされる。

評価装置ＥＸＥ中では、デジタル化と内挿が行われる。

内挿値が先ず検出され、固定値記憶器Ｚ又はＺ３に記憶
される。この記憶器は第２図と第３図に模式的に示しで
ある。評価装置ＥＸＥの出力端には、デジタル化され内
挿された信号が計数可能な矩形波パルスとなって生じる
。

第２図には、記憶器Ｚが模式的に示しである。

この発明による原理は任意の数のデータ・ビットとアド
レス・ビットに応用できる。これ等の具体的な例に基づ
き、上記の原理をアドレス空間２ｘ４ビツトで説明する
。記憶器Ｚには、ある数の記憶セルがある。これ等のセ
ルは座標ＸＹで０〜１５の十進値の範囲を占める。これ
等の２５６個の記憶セルには、３６０°にわたって一目
盛周期又は信号周期Ｔの全内挿に対して必要となる２５
６個のデータ語がある。どのデータ語も記憶セルのアド
レスを介して選択できる。この場合、上記アドレスを付
属する座標で先に述べた４ビット語長の二進符号にして
表せることが判る。

記憶器Ｚは１６の区分に分割されている。これ等の区分
は符号の四ビットによって表してあり、目盛周期Ｔに相
当する一信号周期内の角度を与える。記憶セル中のデー
タ語は、信号ＵｌとＵ２のアークタンゼントと分割係数
に依存する符号値である。対称性を考慮することによっ
て、加算定数を別にして、データ語は周期的に反復する
ことが判る。従って、記憶器Ｚのアドレス空間を更に低
減する、ここでは例えば８分の１に低減することができ
る。

これには、先ず象限■、■と■がＸとＹ軸に対してアド
レスを第一象限上に鏡面対称にして「写像コされる。

最上位ビット（ｍｏｓｔ　５１ｇｎ１ｆｉｃａｎｔ　ｂ
ｉｔｓ　＝　ＭＢＳ）は象限を定め、次のアドレスとデ
ータの対応が鏡面対称にされる。

ここで、Ｚ３とＹ３アドレス座標のＭＳＢ。

Ｚ３　　：　　ＸｏＹ３　　：　　ＹＯＸ２’　　：ＸＯ’ Ｙ２’　　：ＹＯ’ この場合、元のＸアドレス、この場合、元のＹアドレス、元の記憶内容、「鏡面対称」のＸアドレス、「鏡面対称」のＹアドレス、ｄ′「鏡面対称」の記憶内容、を意味する。

上記の元の記憶内容ｄは、変換の表（Ａ）から与えられ
る。

以下の例に基づき、象限の変換が実行されることになる
。

二つの周期的なアナログ走査信号によって、任意の位置
で瞬時値が形成される。この値をデジタル化すると、記
憶器Ｚ中のアドレスを定める一定の二進符号となる。

この例に対して、アドレスはＸ＝４とＹ＝７である。こ
のことは、二進にするとＸ＝０１００とＹ＝　０１１１
である。ビットの重みに従って符号化すると、Ｘ３＝０
．Ｘ２＝１．　　Ｘ１＝０．Ｘ０＝Ｏ及びＹ３　＝　Ｏ
，Ｙ２　＝　１．　Ｙｌ　＝　１．　ＹＯ＝　１となる
。

二つのＭＳＢ　Ｚ３とＹ３は、アドレスを見出す象限を
決定する。二つのビットが０であるので、変換の表（Ａ
）に従ってこのアドレスは象限■にある。

しかし、この発明により記憶空間を著しく低減させであ
るので、このアドレスを象限■から象限Ｉに変換する必
要がある。これに必要な規則は変換の表（Ａ）から引き
出せる。ＭＳＢはすでに「使用済」であるから、三つの
ビットを鏡面対称に使用することになる。鏡面対称にし
たアドレスは、座標Ｘ２’　：　ＸＯ’とＹ２’　：　
ＹＯ’を有する。第■象限に対して、元の残った三つの
ビットを反転させる必要がある。即ち、Ｘ２　：　ＸＯ
とＹ２　：　ＹＯ，つまり、Ｘ２’　：　ＸＯ’に対し
て二進符号０１１が生じ、またＹ２’　：　ＹＯ’に対
して二進符号０００が生じる。

この符号のアドレスは、第一象限で十進のＸ′＝１１　
とＹ′＝８となる。このアドレスの下には、値「Ｏ」を
有するデータ語ｄ′がある。変換の表（Ａ）によれば、
データ語ｄとして象限■でアドレス変換４とＹ＝７とな
る真の内挿値が８＋ｄから算出される。しかし、ｄ′は
値０を有するので、正しい内挿値は８となる。この結果
が正しいことは、説明のために全部を図示した記憶器Ｚ
の内容が示している。

上に記載した過程を以下に他の実施例で表の形にしても
う一度示す。

、１＝？Ｘ２’　　：　　ＸＯ’ Ｙ２’　　：　　ＹＯ’ Ｘ２＝　　Ｉ　　Ｘ１＝　　ＯＸｏ−ＩＹ２＝　　Ｉ　
　Ｙ１＝　　ＯＹＯ＝　　１Ｘ’＝１３　　　ｄ＝７−
ｄ’ Ｙ’＝１３　　　ｄ＝７−１ｄ’＝１ｄ＝６象限■の検査は、記憶器６のアドレス変換２とＹ＝１３
の下で、第一象限へのアドレス変換は内挿値の正しい計
算に導くことになる。

この変換と同じように、４５°の直線に関して鏡面対称
にして、第二オクタント（８分円、つまり４５″弧に相
当する象限）を第一オクタントに写像することが行われ
る。Ｘ２’　：　ＸＯ’　とＹ２　’　：　ＹＯ’（即
ち、「象限の鏡面対称」にしたアドレスＸ′トＹ′）の
間の差はオクタンとを定め、以下のアドレスとデータの
対応はオクタント鏡面対称をもたらす。

この場合、Ｓは象限の鏡面対称にしたアドレス変換とＹ
′間の差である。

ｘ２“：ＸＯ“とＹ２“：　ＹＯ”は十進座標Ｘ＃とＹ
＃を有するオクタントの鏡面対称にした記憶セルの二進
アドレスを表す、従って、ｄ“は検出したオクタントの
鏡面対称にした記憶値である。

以下の例では、象限■にあり、そのアドレスが変換の表
（Ａ）と（Ｂ）に従って段階的に第一オクタントに変換
される内挿値を突き止める。

この例を完全に図示した記憶器Ｚ中に具体化すると、ア
ドレス変換とデータ変換によって内挿値を正しく突き止
めること行われる。

しかし、トクタントの鏡面対称処理する場合、記憶セル
が同じＸとＹのアドレスを用いて４５゜の傾斜直線上に
ある時、所謂量子誤差が生じうる。

この場合、データ値はｄ“又は３−ｄ“によって決定で
きる。しかし、このことはこの発明の特異な難点ではな
く、この量子化誤差はデジタル技術で何時でも境界領域
で発生する。

記憶セルの必要な数は元の必要な数の８分の１に正確に
一致しない。この例では、３２の記憶セルではなくて３
６の記憶セルが必要である。更に、アドレス化は２ｘ３
のアドレス導線によって依然として行われる。その場合
、一定の組み合わせにデータ語は付属していない。

ＶＬＳ１回路に場所を節約して集積することができるに
は、三角形のアドレス領域（３６ワード）を長方形の領
域（３２ワード）に写像する必要がある。これには、以
下の方法を提案する。

堰上位アドレス・ビットが１に等しい４５°の直線上に
あるどの記憶セルも、χ又はＹアドレスを減少させてそ
の左又は下の隣接部に写像される。

Ｘの減少分とＹの減少分との間の選択は、常時又は偶数
ないしは奇数のアドレスに従って交互に行われる（例で
は、第二の場合が取り扱われる）。

この場合、左隣に写像された記憶セルが第一オクタント
のアドレス領域からなくなり、そのため変換の表（Ｂ）
に従って再び第一オクタントに鏡面対称にされることに
注意すべきである。

こうして、必要な記憶セルの数は、例えば３６から３２
に減少する。

更に、第２図で記号Ｚｌを付けた記憶器Ｚの部分三角領
域は、同じ様に三角形で記号Ｚ２を付けたアドレス空間
に写像される必要がある。これには、変換の表（Ｄ）が
必要である。即ち、変換の表（Ｃ）から明らかなように
、新しいデータｌｌＭｄ′′及びｄ＃“はそれぞれ前の
ものに相当する。従って、第２図による記憶器Ｚの値は
もはや重要なものではない。何故なら、第一変換を理解
するため、元のデータ語が与えられ、付加される変化を
第２図の記憶器Ｚに入れないからである。

変換を（Ａ）と（Ｂ）で行うようにする場合、この変換
によって、記憶セルの新しい位置を簡単に決めることが
できるが、記憶内容をこの例から読み取ることができな
い。このため、設計を常時変える必要があるが、このこ
とは不要である。何故なら、それは第一変換を行うこと
ができる場合、充分と見なせるからである。更に、最後
の変換の時、記憶セルの位置（アドレス）のみ変えるが
、内容は変えない。

第３図には、記憶器Ｚ３が示しである。この記憶器の記
憶内容は内挿値を介して更に信号の振幅に関する情報を
保有する。

上位にある付加的な二つのビットによって、アドレス指
定するのに必要なビットとして、信号の振幅の異なった
値を特徴付ける三つの領域を符号化する。

第３図の二つの同心円がこのことを明確にする。

正弦と余弦の瞬間値を座標系に代入すると、第−円が明
確になる。この場合、前記内の直径は振幅の値に依存す
る。直径の小さい円の内部の面積は、走査信号を評価で
きるには振幅が小さ過ぎる領域を与える。直径の大きい
円の外部の領域は、過制御領域を与える。即ち、信号の
振幅が大き過ぎる。

即ち、許容される領域は二つの円の間にあるリング状の
面積の上にある。

記憶器ＺとＺ３の記憶セルのデータ語を比較すると、記
憶器Ｚ′の許容領域内のデータ語は記憶器Ｚ（第２図）
の記憶内容と同じ値を保有することが判る。これに反し
て、小さい円の内側と大きい円の外側では、データ語が
第２図の値とは異なっている。

座標Ｘ＝１５とＹ＝３の下では、記憶内容は第２図によ
り「１４」である。二進による表現では、１１１０とな
る。この符号に二つのビットを加え、許容振幅の領域を
上回った場合、最上位ビットを１とし、許容振幅の領域
を下回った場合、次に低い位のビットを１するように補
足すると、以下の符号が生じる。

この符号を十進数に変換すると、値「４６」になる。こ
の値は第３図の記憶器Ｚ３のアドレスＸ＝１５．Ｙ＝３
の内容に相当する。

両方のビットが「Ｏ」になると、許容さえる振幅範囲に
なる。このように、信号の監視が記憶内容の助けによっ
て可能になる。

【図面の簡単な説明】

第１図、増分式測定系の原理を示す検出部、検出した走
査信号波形、アナログ・デジタル変換と評価及び得られ
たデジタル信号値の模式図。第２図、記憶セルが２５６個である記憶器の模式第３図
、記憶器が更に信号監視用の情報を保存する第２図によ
る記憶器の模式図。図中引用記号：１・・・増分式測定系、２・・・円板、３・・・ラジアル格子、４・・・基準マーク、５・・・回転軸、６・・・光源、７・・・集束レンズ、８・・・走査板、９・・・光検出器、Ｔ・・・目盛周期、Ｕ１、Ｕ２・・・正弦波信号、ＥＸＥ・・・評価装置、Ａ／Ｄ・・・アナログ・デジタル変換器、Ｚ、Ｚ３・・
・記憶器。

Claims

【特許請求の範囲】１、分割回路が少なくとも一個の記憶器を保有し、この
記憶器のアドレス指定できる記憶セルにアナログ周期信
号の信号周期に対するデジタル内挿データを限定した長
さにして保管する、前記信号の分割回路を用いて角度又
は距離を測定する方法において、正しい内挿値はアドレ
スの変換と、アドレス指定した記憶セルの内挿データに
対して一定数を加算して、あるいは内挿データから一定
数を減算して得られることを特徴とする方法。２、何れのアナログ周期信号（Ｕ１、Ｕ２）もアナログ
・デジタル変換器（Ａ／Ｄ）によってそれぞれ多数のビ
ットを有するデジタル語に変換され、これ等のビットに
は、記憶器（Ｚ、Ｚ３）の対応するアドレスが付属して
いることを特徴とする請求項１記載の方法。３、記憶セルの数は８分の１に低減され、３６０゜の全
内挿に必要な記憶空間を占めることを特徴とする請求項
１の方法を実行する記憶器。４、トクタントの三角形記憶セルの領域（Ｚ１）は長方
形の記憶セル領域（Ｚ２）に変換されることを特徴とす
る請求項３記載の記憶器。５、記憶器（Ｚ）はＶＬＳＩ回路に集積可能であること
を特徴とする請求項４記載の記憶器。６、アナログ信号（Ｕ１、Ｕ２）が所定の領域の外にあ
る場合、一定の記憶セルの内挿データから誤差表示が得
られることを特徴とする請求項１記載の方法。