JPH0369231B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、フアクシミリ等の画像信号処理に好
適な画像信号二値化装置に関し、さらに詳細に
は、鉛筆で書かれたような濃度の淡い原稿や、色
地原稿に印刷された文字、あるいは白抜きの文字
等を正確に二値化する装置に関する。

従来、画像信号の二値化回路は数多く提案され
ており、その代表的な構成例としては第１図のよ
うなものがある。

第１図の従来例において、図示しない撮像手段
から得た画像信号は比較回路１に印加されるとと
もに、包絡線検波器２に入力され、ここで適当な
時定数を有する半波整流回路によつて白レベルの
包絡線が検波される。その包絡線出力を分圧回路
３で抵抗分割し、黒地部分の雑音を拾わないよう
に直流加算回路４でオフセツト電圧を加算した
後、比較回路１に基準電圧として印加し、ここで
前記画像信号を二値化する。

この従来例では、包絡線検波器２は黒レベルの
ピークホールド回路としての機能を有するが、放
電時定数の設定の仕方によつて画質に微妙な影響
を与えることが欠点として知られている。また、
さらに、第１図において、原稿の黒地レベルは接
地電位であると仮定しており、従つて、逆に黒地
レベルを接地電位にクランプする回路が必要とな
る欠点があつた。また、直流加算回路４によつて
単純にオフセツト電圧を加算しているのみである
から、白抜きの文字の二値化は満足のいくもので
はなかつた。

そこで、白レベルの変動のみならず、黒レベル
の変動を考慮し、白レベル，黒レベルを検出し、
検出した白レベル，黒レベルを演算することによ
り画像信号の二値化の基準信号を形成することが
考えられるが、二値化の基準信号の演算に時間を
要し、そその演算時間に合わせて画像信号を遅延
させる遅延回路を設ける必要が生じ、また、その
遅延時間が長くなると、画像信号の入力と二値化
信号の出力との間の時間遅れが目立つてしまうこ
とになる。

本発明は以上の点に鑑みてなされたもので、画
像信号の白レベルの変動のみならず、黒レベルの
変動を考慮した良好な二値化処理を、簡易な構成
で達成することを目的とし、詳しくは、各画素の
濃度レベルを夫々表わすデジタル画像信号を入力
する入力手段（Ａ−Ｄ変換器５）と、前記入力手
段から入力されたデジタル画像信号の黒レベルお
よび白レベルの各ピーク値を検知する検知手段
（黒レベルピークホールド回路６、白レベルピー
クホールド回路７）と、前記検知手段により検知
された黒レベルおよび白レベルの各ピーク値の差
に基づいてデジタル基準信号を形成する形成手段
（減算回路８、乗算回路９、定数回路１０）と、
前記入力手段から入力されたデジタル画像信号を
前記形成手段による前記デジタル基準信号の形成
時間に合わせて遅延する遅延手段（遅延回路１
３）と、前記遅延手段により遅延されたデジタル
画像信号と前記検知手段にり検知された白レベル
のピーク値との差を求める演算手段（減算回路１
６）と、前記演算手段で求められた差を前記形成
手段により形成されたデジタル基準信号と比較す
ることにより二値化する比較手段（比較器１２）
とを有する画像信号二値化装置を提供するもので
ある。

以下、本発明を図示の実施例にもとづき詳細に
説明する。

第２図は本発明による画像信号二値化装置の基
本原理を説明するためのブロツク図である。同図
において、５はＡ−Ｄ変換器である。

アナログ画像信号入力ｖはＡ−Ｄ変換器５で多
値量子化デジタル画像信号Ｖに変換され、その黒
レベルのピーク値Ｂが黒レベルピークホールド回
路６によつてサンプルホールドされる。一方、白
レベルピークホールド回路７によつてデジタル画
像信号Ｖ中の白レベルのピーク値Ｗがサンプルホ
ールドされる。これらサンプルホールドされた信
号ＢとＷは減算回路８によつて減算され、差信号
Ｂ−Ｗを得る。次に、乗算回路９および定数ｋの
定数回路１０により差信号Ｂ−Ｗに定数ｋが乗ぜ
られ、乗算入力ｋ（Ｂ−Ｗ）を得る。ここで、ｋ
はおおむね0.5に近い値とするのが好適である。

１１は加算器であり、乗算出力ｋ（Ｂ−Ｗ）と
白レベルピークホールド回路７からの白レベルピ
ーク値Ｗとを加算し、スライスレベルＴとして、 Ｔ＝kB＋（１−ｋ）Ｗ (1) を得る。

上述の演算の結果得られた基準信号Ｔは、画像
信号Ｖの黒レベルのピーク値Ｂと白レベルのピー
ク値Ｗを、 ｋ：（１−ｋ） (2) の割合で平均加算したものであるので、正確な二
値化を行うことができる。例えば、ｋを0.5とす
れば、 ｋ：（１−ｋ）＝0.5：（１−0.5）＝１：１ (3) となり、スライスレベルＴの値はＢとＷのちよう
ど中央に位置する。

次に、スライスレベルＴと、デジタル画像信号
Ｖを遅延回路１３に通して得た遅延出力V^*とを
比較器１２に供給し、ここでＴとV^*とを大小比
較して二値化信号を得る。

遅延回路１３は黒レベルピークホールド回路６
および白レベルピークホールド回路７で信号が遅
延するので、時間合わせのために挿入したもので
ある。＊は遅延演算子を表わす。

なお、定数ｋの値を読取るべき画像情報を検知
して、自動的に設定することも可能である。例え
ば、白レベルのピーク値に応じて定数ｋを可変に
し、原稿が色地の画像であつたり、鉛筆書きのも
のであつたりした場合に、前者のものは少し黒レ
ベルに近いスライスレベルに、また、後者は白レ
ベルに近いスライスレベルに自動設定されること
により、より適した二値化動作を行うことができ
る。

第３図は第２図に示したブロツク図のより詳細
な回路構成を示す。ここでは、Ａ−Ｄ変換器は省
略してあるが、第２図に対応して全てデジタル形
式の演算回路である。

まず、デジタル画像信号Ｖは、ラツチ３０によ
つて１画素分遅延され、コンパレータ３１で連続
する２画素間の画像信号の変化分を検出する。コ
ンパレータ３１のＡ入力には１画素前の画像信号
が入力され、Ｂ入力には現在の画素の画像信号が
入力されているから、両信号レベルの大小判定を
行うことによつて、画像信号が増加状態にあるの
か、減少状態にあるのか、あるいは一定状態にあ
るのかが分かる。

いま、画像信号が増加状態にあるとき、言い換
えると、時間の経過とともに徐々に黒くなつてい
くときは、コンパレータ３１のＡ＜Ｂ出力が高レ
ベルになるので、アンドゲート３４が開いてクロ
ツクCKによりラツチ３２を駆動し、画像信号Ｖ
をラツチ３２にラツチする。

次に、画像信号が減少状態に転ずると、すなわ
ち黒のピークレベルを過ぎて徐々に白くなつてい
くときは、コンパレータ３１のＡ＜Ｂ出力は低レ
ベルとなり、アンドゲート３４は閉じて、ラツチ
３２の出力端子Ｑには黒のピークレベルが保持さ
れる。それと同時に、低レベルのＡ＜Ｂ出力はイ
ンバータ３６で反転され、それによつてアンドゲ
ート３５が開くから、当該黒のピークレベルはラ
ツチ３３の出力Ｑにもラツチされる。

次に、再び画像信号が再び増加に転ずると、ラ
ツチ３２は次の黒のピークレベルのラツチを開始
する。その間、ラツチ３３は以前の黒のピークレ
ベルＢを保持したままとなる。すなわち、本例で
は、ラツチ３０，３２および３３、コンパレータ
３１、アンドゲート３４および３５、およびイン
バータ３６によつて黒のピークホールド回路６が
構成されている。

一方、白のピークホールド回路７は、ラツチ３
７および３８、アンドゲート３９および４０、お
よびインバータ４１によつて構成されており、そ
の動作は上述した黒のピークホールド回路６の場
合と同様であるが、アンドゲート３９および４０
の開閉にコンパレータ３１の出力Ａ＞Ｂを用いて
いる点のみが異なる。黒のピークホールド信号Ｂ
は直接に加算器４３に供給され、更に白のピーク
ホールド信号Ｗはインバータ４２を介して加算器
４３に供給され、ここでＢ−Ｗの演算が実行され
る。そのＢ−Ｗ出力をｋ倍回路４４に供給する。
回路４４としては、本来は、乗算器を用いるが、
回路を簡単にするために、ここではｋ＝1/2とし
て、1/2倍回路を用いて、Ｂ−Ｗ出力の全ビツト
をLSB側へ１ビツトづつシフトするだけで、（Ｂ
−Ｗ）の1/2倍を実現する。ｋが1/2ということ
は、スライスレベルが黒のピークレベルと白のピ
ークレベルの丁度真中になるので、むしろ都合が
良い。

加算器４５にラツチ３８のＷ出力と1/2倍回路
４４の（Ｂ−Ｗ）／２出力とを供給し、Ｗ＋（Ｂ
−Ｗ）／２＝（Ｂ＋Ｗ）／２の演算を行う。この
（Ｂ＋２）／２出力をスライスレベルＴとして、
コンパレータ４６のＢ入力端子に印加する。コン
パレータ４６のＡ入力端子には、ラツチ４７およ
び４８によつて２画素分遅延されたデジタル画像
信号V^*を印加する。このデジタル画像信号V^*
は、当該スライスレベルＴでスライスされて二値
化画像信号となる。

ラツチ４７および４８について、本例では２個
の場合を例示したが、このラツチの個数は２個に
限る必要はなく、画像信号Ｖのスルーレートの様
子から、０〜５個程度の範囲で最適な個数を見い
出すのが望まい。例えば、画像信号Ｖの量子化ビ
ツト数がｍ〔Bit〕で、最大スルーレートがｓ
〔Bit／pel〕であるならば、かかるラツチの所要
個数は（2^m-s＋１）個に設定するのが望ましい。
これは、スライスレベルＴが、当該画像信号Ｖの
次の白または黒のピーク値を検出して得られた結
果をもつて、真のスライスレベルにすると言う考
えから求めた結果であるが、ラツチ個数は０個で
あつても所望の性能は十分発揮し得る。

第２図に示した実施例では、(1)式の演算を忠実
に実行するために図示のような構成としたが、(1)
式の結果を満足する型式であれば、他の構成であ
つても良いことは勿論である。

例えば、ｋ＝1/2のときには、単にＢとＷとの
平均を求めれば良いのであるから、第４図に示す
構成であつても良い。すなわち、第４図におい
て、１４は加算回路であり、ピークホールド回路
６および７からの出力ＢとＷとをここで加算し、
その加算入力（BW）を1/2の乗算回路１５に供
給して、（Ｂ＋Ｗ）／２出力を得る。本例で、そ
の他の部分は第２図と同様の構成要素とすること
ができるので、対応個所には同一の符号を付与し
て、それらの詳細は省略する。

次に、第５図に基づいて、以上説明した基本原
理を用いた本発明の実施例を説明する。尚、第５
図において、第２と同様の個所には同一の符号を
付して、その詳細な説明は省略する。即ち、第２
図に示した実施例において、例えば加算回路１１
は第５図に示すように、減算回路１６で置き換え
て、この減算回路１６に遅延回路１３からのV^*
出力と白レベルピークホールド回路７の出力Ｗと
を供給してV^*−Ｗを求め、このV^*−Ｗ出力を乗
算回路９からのｋ（Ｂ−Ｗ）出力と比較する。

この構成によると、第２図の構成に較べて、乗
算回路９の出力に白レベルピークホールド回路７
の出力を加算する動作がないので、比較回路１２
に供給すべきスライスレベルの形成に要する時間
を短縮することができ、従つて、AD変換器５か
らのデジタル画像信号の入力と比較器１２からの
二値化信号の出力との間の時間遅れを短縮するこ
とが可能となるとともに、遅延回路１３によるデ
ジタル画像信号の遅延時間も短縮でき、遅延回路
１３を構成するラツチの個数を削減することがで
きる。

第３図に示した画像信号二値化回路において、
白地の連続原稿や黒地の連続部分で雑音のピーク
値を二値化しないように、リミツタを設けること
ができる。一例として、第３図示のラツチ３２と
ラツチ３３との間に非線型関数を書き込んだ
ROM（リードオンリメモリ）を挿入することに
より、リミツタ動作をさせることができる。例え
ば、第６図Ａに示すように、ラツチ３２とラツチ
３３の間に、第６図Ｂに示すようなデータをもつ
ROM４９を用いた非直線データ変換装置を挿入
することにより、黒地の連続部分の雑音を拾わな
いようにすることが可能である。

白地についても、同様に、白レベルピークホー
ルド回路側でリミツタを設けることが可能であ
る。

以上説明したように、時々刻々と変化する画像
信号の黒レベルのピーク値と白レベルのピーク値
との、例えば中間のレベルにスライスレベルを設
定することができるので、微細な文字の二値化
や、色地原稿に書かれた文字、鉛筆文字のように
濃度のうすい文字、または白抜きの文字等を正確
に二値化できる。しかも、従来例のような、コン
デンサの充放電回路を必要としないため、スライ
スレベルが時間経過とともに変化してしまうおそ
れもなく、安定した二値化処理を行うことができ
る。また、デジタル回路のみで構成した二値化回
路は、集積回路化に好適であり、以て装置の小型
化および低価格化にも効果がある。

以上説明した様に、本発明によると、各画素の
濃度レベルを夫々表わすデジタル画像信の黒レベ
ルおよび白レベルの各ピーク値の差に基づいて形
成されたデジタル基準信号を用いて二値化動作す
るので、画像濃度が薄いものや、地色のある画像
をも良好に二値化可能であり、また、デジタル画
像信号と白レベルのピーク値との差をデジタル基
準信号と比較することにより二値化するので、デ
ジタル基準信号の形成に要する時間を短縮するこ
とができ、従つて、デジタル画像信号の入力と二
値化信号の出力との間の時間遅れを短縮すること
が可能となるとともに、デジタル基準信号の形成
に合わせたデジタル画像信号の遅延時間も短縮で
き、その遅延を行なう構成を簡素化することがで
きる。

【図面の簡単な説明】

第１図は画像二値化回路の従来例を示すブロツ
ク図、第２図は本発明による画像信号二値化装置
の基本原理を示すブロツク図、第３図は第２図に
よる画像信号二値化装置のより詳細な回路構成を
示す回路図、第４図は第２図による画像信号二値
化回路の変形例を示すブロツク図、第５図は本発
明による画像信号二値化装置の実施例を示すブロ
ツク図、第６図Ａは非直線データ変換装置の一例
を示すブロツク図、第６図ＢはそのROMデータ
の一例の説明図である。 １……比較回路、２……包絡線検波器、３……
分圧回路、４……直流加算回路、５……AD変換
器、６……黒レベルピークホールド回路、７……
白レベルピークホールド回路、８……減算回路、
９……乗算回路、１０……定数回路、１１……加
算回路、１２……比較器、１３……遅延回路、１
４……加算回路、１５……1/2乗算回路、１６…
…減算回路、３０，３２，３３，３７，３８，４
７，４８……ラツチ、３１，４６……コンパレー
タ、３４，３５，３９，４０……アンドゲート、
３６，４１……インバータ、４２……インバー
タ、４３，４５……加算器、４４……1/2倍回路、
４９……非直線データ変換装置（ROM）。

Claims (1)

1. 【特許請求の範囲】 １ 各画素の濃度レベルを夫々表わすデジタル画
   像信号を入力する入力手段と、 前記入力手段から入力されたデジタル画像信号
   の黒レベルおよび白レベルの各ピーク値を検知す
   る検知手段と、 前記検知手段により検知された黒レベルおよび
   白レベルの各ピーク値の差に基づいてデジタル基
   準信号を形成する形成手段と、 前記入力手段から入力されたデジタル画像信号
   を前記形成手段による前記デジタル基準信号の形
   成時間に合わせて遅延する遅延手段と、 前記遅延手段により遅延されたデジタル画像信
   号と前記検知手段により検知された白レベルのピ
   ーク値との差を求める演算手段と、 前記演算手段で求められた差を前記形成手段に
   より形成されたデジタル基準信号と比較すること
   により二値化する比較手段とを有することを特徴
   とする画像信号二値化装置。