JPH0369450B2 - - Google Patents
Info
- Publication number
- JPH0369450B2 JPH0369450B2 JP13322485A JP13322485A JPH0369450B2 JP H0369450 B2 JPH0369450 B2 JP H0369450B2 JP 13322485 A JP13322485 A JP 13322485A JP 13322485 A JP13322485 A JP 13322485A JP H0369450 B2 JPH0369450 B2 JP H0369450B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- pulse
- output terminal
- power supply
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristor Switches And Gates (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は機器制御用のマイクロコンピユータを
利用したトライアツク駆動装置に関する。
利用したトライアツク駆動装置に関する。
従来の技術
従来、マイクロコンピユータを使つてトライア
ツクを駆動し、商用電源に接続された負荷の動作
制御を行う場合、トライアツクの駆動方式は主と
して次の３つの方式が行われてきた。
ツクを駆動し、商用電源に接続された負荷の動作
制御を行う場合、トライアツクの駆動方式は主と
して次の３つの方式が行われてきた。
第１の方法はトライアツクのゲート電流を常に
供給するいわゆるDC点弧方式、第２の方式はト
ライアツクのラツチング特性を利用し、商用電源
と同期させて商用電源の半波周期の内、前半のあ
る一定期間にのみゲート電流を供給するいわゆる
パルス点弧方式、第３の方式は商用電源の半波周
期と比較して充分短い周期でパルス的にゲート電
流を供給するいわゆるチヨツピング点弧方式であ
る。
供給するいわゆるDC点弧方式、第２の方式はト
ライアツクのラツチング特性を利用し、商用電源
と同期させて商用電源の半波周期の内、前半のあ
る一定期間にのみゲート電流を供給するいわゆる
パルス点弧方式、第３の方式は商用電源の半波周
期と比較して充分短い周期でパルス的にゲート電
流を供給するいわゆるチヨツピング点弧方式であ
る。
発明が解決しようとする問題点
このような従来の駆動方式ではそれぞれ問題点
が残されている。
が残されている。
即わち、第１のDC点弧方式では、マイクロコ
ンピユータの出力端子を常にハイレベルまたはロ
ウレベルに固定して駆動するので、マイクロコン
ピユータのプログラムは非常に簡単であるが、ト
ライアツクによつては数十ｍＡのゲート電流が必
要なものがあり、複数のものを駆動する場合はゲ
ート電流の総和が非常に大きくなつて大容量の電
源回路が必要となる。
ンピユータの出力端子を常にハイレベルまたはロ
ウレベルに固定して駆動するので、マイクロコン
ピユータのプログラムは非常に簡単であるが、ト
ライアツクによつては数十ｍＡのゲート電流が必
要なものがあり、複数のものを駆動する場合はゲ
ート電流の総和が非常に大きくなつて大容量の電
源回路が必要となる。
第２のパルス点弧方式では、DC点弧方式と比
べると、実際にゲート電流を供給するデユーテイ
比の分だけゲート電流の実効値を軽減することが
できるので、電源回路の合理化が図れるが、マイ
クロコンピユータは商用電源に同期させてかつ誤
点弧のないような適切なパルス幅で出力端子に信
号を出力する必要がある。特に負荷がモータのよ
うな誘導性のものである場合、電流位相が負荷の
動作条件によつて変化するので注意を要する。従
つてこの方式を用いる場合は条件を充分に吟味し
た上でゲート・トリガパルス幅を決定し、かつ商
用電源に同期して絶えず適切なパルスを出力しな
ければならない。したがつて、マイクロコンピユ
ータのプログラムはDC点弧方式のものと比べて
格段に複雑になり、プログラム作成効率は低下す
る。更に誘導性負荷の場合は前述した理由によつ
てゲート・トリガのデユーテイ比が結果として大
きくなり、電源回路容量の軽減効果も低下してし
まう。
べると、実際にゲート電流を供給するデユーテイ
比の分だけゲート電流の実効値を軽減することが
できるので、電源回路の合理化が図れるが、マイ
クロコンピユータは商用電源に同期させてかつ誤
点弧のないような適切なパルス幅で出力端子に信
号を出力する必要がある。特に負荷がモータのよ
うな誘導性のものである場合、電流位相が負荷の
動作条件によつて変化するので注意を要する。従
つてこの方式を用いる場合は条件を充分に吟味し
た上でゲート・トリガパルス幅を決定し、かつ商
用電源に同期して絶えず適切なパルスを出力しな
ければならない。したがつて、マイクロコンピユ
ータのプログラムはDC点弧方式のものと比べて
格段に複雑になり、プログラム作成効率は低下す
る。更に誘導性負荷の場合は前述した理由によつ
てゲート・トリガのデユーテイ比が結果として大
きくなり、電源回路容量の軽減効果も低下してし
まう。
第３のチヨツピング点弧方式では、ゲート・ト
リガパルスの制御をプラグラムで行う場合、パル
ス点弧方式と比べて電流の位相関係を特に注意し
たり商用電源に同期させたりする必要はないが、
マイクロコンピユータが何か他の処理を行つてい
る場合でも誤点弧防止やノイズ発生防止のために
ゲート・トリガパルスの周期が一定値以上になら
ないような配慮が必要となり、プログラムは複雑
になる。またこれを避けるためにゲート・トリガ
パルス発振用の外部回路を設け、マイクロコンピ
ユータはこの外部発振回路を制御することによつ
てゲート電流を供給する方法がある。この方法に
よればマイクロコンピユータのプログラムは基本
的にDC点弧方式のものと変わらなくなるが、外
部に発振回路が必要なため回路が複雑となつてコ
ストアツプやスペース・フアクタの悪化につなが
る。このチヨツピング方式のメリツトは、モータ
負荷のような負荷インピーダンスの種類によらず
一定のパルス出力によつてトライアツクを駆動す
ることができ、商用電源に同期させる必要もなく
かつ電源回路容量の低減効果も大きいことである
が、現在行われている方法では前述した問題点が
残されている。
リガパルスの制御をプラグラムで行う場合、パル
ス点弧方式と比べて電流の位相関係を特に注意し
たり商用電源に同期させたりする必要はないが、
マイクロコンピユータが何か他の処理を行つてい
る場合でも誤点弧防止やノイズ発生防止のために
ゲート・トリガパルスの周期が一定値以上になら
ないような配慮が必要となり、プログラムは複雑
になる。またこれを避けるためにゲート・トリガ
パルス発振用の外部回路を設け、マイクロコンピ
ユータはこの外部発振回路を制御することによつ
てゲート電流を供給する方法がある。この方法に
よればマイクロコンピユータのプログラムは基本
的にDC点弧方式のものと変わらなくなるが、外
部に発振回路が必要なため回路が複雑となつてコ
ストアツプやスペース・フアクタの悪化につなが
る。このチヨツピング方式のメリツトは、モータ
負荷のような負荷インピーダンスの種類によらず
一定のパルス出力によつてトライアツクを駆動す
ることができ、商用電源に同期させる必要もなく
かつ電源回路容量の低減効果も大きいことである
が、現在行われている方法では前述した問題点が
残されている。
本発明は上記した従来の問題点を解決したトラ
イアツク駆動装置を提供するものである。
イアツク駆動装置を提供するものである。
問題点を解決するための手段
本発明は上記問題点を解決するために発明され
たもので、１個のパルス出力端子と複数個のオー
プンドレンイ出力の出力端子を有するマイクロコ
ンピユータと、マイクロコンピユータに接続され
る複数個のトランジスタを有し、これらの複数個
をトランジスタのベースをそれぞれ１対１にマイ
クロコンピユータのオープンドレイン出力端子に
接続するとともにこれらのベースを抵抗を介して
マイクロコンピユータの１個のパルス出力端子に
接続し、これらのトランジスタのコレクタを抵抗
を介してそれぞれトライアツクのゲートに接続し
てなるものである。
たもので、１個のパルス出力端子と複数個のオー
プンドレンイ出力の出力端子を有するマイクロコ
ンピユータと、マイクロコンピユータに接続され
る複数個のトランジスタを有し、これらの複数個
をトランジスタのベースをそれぞれ１対１にマイ
クロコンピユータのオープンドレイン出力端子に
接続するとともにこれらのベースを抵抗を介して
マイクロコンピユータの１個のパルス出力端子に
接続し、これらのトランジスタのコレクタを抵抗
を介してそれぞれトライアツクのゲートに接続し
てなるものである。
作 用
上記構成により、マイクロコンピユータのパル
ス出力端子からはプログラムに関与せず一定のパ
ルス出力が出ている。オープンドレイン端子がハ
イ・インピーダンスの信号を出力するとこのパル
ス出力によつて対応するトランジスタのベースド
ライブ電流が流れ、トランジスタは導通する。こ
のとき対応するトライアツクにゲート電流が流れ
てトライアツクが導通し、対応する負荷を駆動す
ることができる。
ス出力端子からはプログラムに関与せず一定のパ
ルス出力が出ている。オープンドレイン端子がハ
イ・インピーダンスの信号を出力するとこのパル
ス出力によつて対応するトランジスタのベースド
ライブ電流が流れ、トランジスタは導通する。こ
のとき対応するトライアツクにゲート電流が流れ
てトライアツクが導通し、対応する負荷を駆動す
ることができる。
実施例
第１図に本発明の一実施例を示す。１は複数の
出力端子を有するマイクロコンピユータ、２〜５
はマイクロコンピユータ１に接続されたトランジ
スタ、６〜９はトランジスタのベースドライブ電
流制限用の抵抗、１０〜１３はゲート電流制限用
の抵抗、１４〜１７はトライアツク、１８〜２１
はそれぞれトライアツク１４〜１７のスイツチン
グによつて制御される負荷、２２は商用電源、２
３は商用電源２２の交流電圧を降圧・整流・平滑
してマイクロコンピユータ１等に電源を与える電
源部である。
出力端子を有するマイクロコンピユータ、２〜５
はマイクロコンピユータ１に接続されたトランジ
スタ、６〜９はトランジスタのベースドライブ電
流制限用の抵抗、１０〜１３はゲート電流制限用
の抵抗、１４〜１７はトライアツク、１８〜２１
はそれぞれトライアツク１４〜１７のスイツチン
グによつて制御される負荷、２２は商用電源、２
３は商用電源２２の交流電圧を降圧・整流・平滑
してマイクロコンピユータ１等に電源を与える電
源部である。
マイクロコンピユータ１の端子２４はパルス出
力端子で、プログラムに関係なくシステムクロツ
クの分周および論理回路によつて第２図に示すＶ
２４のようなパルス信号を出力している。端子２
５〜２８はオープンドレイン出力端子で、プログ
ラムによつてロウレベルまたはハイ・インピーダ
ンスの状態を出力する。トランジスタ２〜５のベ
ースはそれぞれオープンドレイン出力端子２５〜
２８と１対１に接続されている。また抵抗６〜９
を介してパルス出力端子２４に接続されている。
力端子で、プログラムに関係なくシステムクロツ
クの分周および論理回路によつて第２図に示すＶ
２４のようなパルス信号を出力している。端子２
５〜２８はオープンドレイン出力端子で、プログ
ラムによつてロウレベルまたはハイ・インピーダ
ンスの状態を出力する。トランジスタ２〜５のベ
ースはそれぞれオープンドレイン出力端子２５〜
２８と１対１に接続されている。また抵抗６〜９
を介してパルス出力端子２４に接続されている。
いまオープンドレイン出力端子２５がロウレベ
ルの場合は、パルス出力端子２４からパルス信号
が出力されていても抵抗６を通つて流れるパルス
電流はオープンドレイン出力端子２５に全て吸収
され、トランジスタ２のベース電流は供給されな
い。オープンドレイン出力端子２５がプログラム
によつてハイ・インピーダンス状態となると、パ
ルス出力端子２４から出力されるパルス電流はト
ランジスタ２のベースに流れ込み、トランジスタ
２は第２図に示すＶ２４がハイレベルの期間に導
通する。このときのトランジスタ２のコレクタの
電圧波形は第２図に示すVcのようになり、ロー
レベルの期間は抵抗１０を通つてトライアツク１
７にゲート電流が流れてトライアツク１０は導通
する。一且トライアツク１７が導通すると負荷２
１に流れる電流が零になるまで、即わち商用電源
から供給される交流電流が瞬時的に零になるまで
はトライアツク１７は導通し続ける。
ルの場合は、パルス出力端子２４からパルス信号
が出力されていても抵抗６を通つて流れるパルス
電流はオープンドレイン出力端子２５に全て吸収
され、トランジスタ２のベース電流は供給されな
い。オープンドレイン出力端子２５がプログラム
によつてハイ・インピーダンス状態となると、パ
ルス出力端子２４から出力されるパルス電流はト
ランジスタ２のベースに流れ込み、トランジスタ
２は第２図に示すＶ２４がハイレベルの期間に導
通する。このときのトランジスタ２のコレクタの
電圧波形は第２図に示すVcのようになり、ロー
レベルの期間は抵抗１０を通つてトライアツク１
７にゲート電流が流れてトライアツク１０は導通
する。一且トライアツク１７が導通すると負荷２
１に流れる電流が零になるまで、即わち商用電源
から供給される交流電流が瞬時的に零になるまで
はトライアツク１７は導通し続ける。
第２図に示すようにパルス出力端子２４から供
給されるパルス電流の周期は512μsecであり、商
用電源周期に比べて充分短いため、オープンドレ
イ出力端子２５がハイ・インピーダンス状態であ
る限り継続してトライアツク１７は導通する。す
なわちこのような構成とすることにより、いわゆ
るチヨツピング点弧方式を実現できる。
給されるパルス電流の周期は512μsecであり、商
用電源周期に比べて充分短いため、オープンドレ
イ出力端子２５がハイ・インピーダンス状態であ
る限り継続してトライアツク１７は導通する。す
なわちこのような構成とすることにより、いわゆ
るチヨツピング点弧方式を実現できる。
オープンドレイ端子２６〜２８についても同様
で、それぞれ負荷１８〜２０の駆動を制御するこ
とができる。
で、それぞれ負荷１８〜２０の駆動を制御するこ
とができる。
本実施例の点弧方式では第２図に示すように最
大384μsecの間トライアツクが導通しない期間が
存在する。このような期間の存在はノイズ発生の
原因となつて本来好ましくはないが、前述したよ
うにこの期間は電源周期と比較して非常に短いの
で実用上は問題なく使用できる。
大384μsecの間トライアツクが導通しない期間が
存在する。このような期間の存在はノイズ発生の
原因となつて本来好ましくはないが、前述したよ
うにこの期間は電源周期と比較して非常に短いの
で実用上は問題なく使用できる。
発明の効果
以上述べてきたように、本発明によれば外部発
振回路を用いずに従来例に示すトライアツクのチ
ヨツピング駆動を行うことができる。従来例でも
述べたように、この方式はモータ負荷の場合のよ
うにトライアツクに接続される負荷のインピーダ
ンスの種類による電流位相の変化に対しても安定
してトライアツクを点弧することができる。従つ
てデユーテイ比の分だけ確実にゲート電流の実効
値を軽減させることができ、電源回路の合理化が
安価に行うことができる。
振回路を用いずに従来例に示すトライアツクのチ
ヨツピング駆動を行うことができる。従来例でも
述べたように、この方式はモータ負荷の場合のよ
うにトライアツクに接続される負荷のインピーダ
ンスの種類による電流位相の変化に対しても安定
してトライアツクを点弧することができる。従つ
てデユーテイ比の分だけ確実にゲート電流の実効
値を軽減させることができ、電源回路の合理化が
安価に行うことができる。
また本発明では、マイクロコンピユータのプロ
グラムにおいては基本的にはある出力端子をハイ
レベルあるいはロウレベルに設定するだけでトラ
イアツクの制御を行うことができ、プログラムが
非常に単純になつてプログラム作成効率が増大す
る。更に一本のパルス出力端子を有効に利用する
ことができ、オープンドレイン出力端子の数だけ
トライアツクをチヨツピング駆動することができ
る。従つて本発明によつてフレキシビリテイの高
いシステムを構成することができる。
グラムにおいては基本的にはある出力端子をハイ
レベルあるいはロウレベルに設定するだけでトラ
イアツクの制御を行うことができ、プログラムが
非常に単純になつてプログラム作成効率が増大す
る。更に一本のパルス出力端子を有効に利用する
ことができ、オープンドレイン出力端子の数だけ
トライアツクをチヨツピング駆動することができ
る。従つて本発明によつてフレキシビリテイの高
いシステムを構成することができる。
以上のような理由により、本発明の意義は非常
に大きいものである。
に大きいものである。
第１図は本発明装置の一実施例を示す回路図、
第２図は第１図の動作波形図を示す。 １……マイクロコンピユータ、２〜５……トラ
ンジスタ、６〜１３……抵抗、１４〜１７……ト
ライアツク、２４……パルス出力端子、２５〜２
８……オープンドレイン出力端子。
第２図は第１図の動作波形図を示す。 １……マイクロコンピユータ、２〜５……トラ
ンジスタ、６〜１３……抵抗、１４〜１７……ト
ライアツク、２４……パルス出力端子、２５〜２
８……オープンドレイン出力端子。
Claims (1)
- １ １個のパルス出力端子と複数個のオープンド
レイン出力の出力端子を有するマイクロコンピユ
ータと、このマイクロコンピユータに接続される
複数個のトランジスタとを有し、前記複数個のト
ランジスタのベースは、前記マイクロコンピユー
タの複数個のオープンドレイン出力端子にそれぞ
れ１対１に接続するとともに抵抗を介して前記マ
イクロコンピユータの１個のパルス出力端子に接
続し、前記複数個のトランジスタのコレクタは抵
抗を介してそれぞれトライアツクのゲートに接続
したトライアツク駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133224A JPS61290818A (ja) | 1985-06-19 | 1985-06-19 | トライアック駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60133224A JPS61290818A (ja) | 1985-06-19 | 1985-06-19 | トライアック駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61290818A JPS61290818A (ja) | 1986-12-20 |
| JPH0369450B2 true JPH0369450B2 (ja) | 1991-11-01 |
Family
ID=15099634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60133224A Granted JPS61290818A (ja) | 1985-06-19 | 1985-06-19 | トライアック駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61290818A (ja) |
-
1985
- 1985-06-19 JP JP60133224A patent/JPS61290818A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61290818A (ja) | 1986-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7489094B2 (en) | Method and apparatus for quiet fan speed control | |
| JPH0772851B2 (ja) | 位相制御回路の多重装置 | |
| US4195324A (en) | Heating circuit for an electric motor | |
| JPS6150737B2 (ja) | ||
| EP1026689A2 (en) | Voltage down converter with switched hysteresis | |
| US4621316A (en) | Inverter control circuit | |
| US5175413A (en) | Fail-safe relay drive system for cooking apparatus | |
| US4914327A (en) | Circuit arrangement for controlling the alternating current through a load | |
| US3956644A (en) | Integral cycle, precise zero voltage switch | |
| US5256905A (en) | Method and circuit for sequentially connecting plural loads to an a.c. voltage without damaging the low voltage control circuitry therefor | |
| JPH07110152B2 (ja) | 交流電流調整器の制御方法および装置 | |
| US3982170A (en) | Variable speed, constant frequency induction generator system | |
| JPH0369450B2 (ja) | ||
| US4145647A (en) | Arrangement for controlling the speed and rotary direction of a three-phase asynchronous motor | |
| JPS58127592A (ja) | 電動機制御用インバ−タ | |
| JPH0210678B2 (ja) | ||
| US4238695A (en) | Comparator circuit having high speed, high current switching capability | |
| JP2595593B2 (ja) | 整流装置 | |
| RU2024169C1 (ru) | Устройство для управления тиристорным преобразователем | |
| KR0133955B1 (ko) | 직류(dc)모터 제어회로 | |
| JPH1023754A (ja) | 直流電源装置 | |
| JP2002315348A (ja) | Ｐｗｍ電流制御型の誘導負荷駆動装置、これを備えた制御機器および誘導負荷駆動方法 | |
| US6271653B1 (en) | Power supply operable with wide input range | |
| JPS6214756Y2 (ja) | ||
| JPS6169368A (ja) | 多相チヨツパ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |