JPH0370246B2 - - Google Patents
Info
- Publication number
- JPH0370246B2 JPH0370246B2 JP60130319A JP13031985A JPH0370246B2 JP H0370246 B2 JPH0370246 B2 JP H0370246B2 JP 60130319 A JP60130319 A JP 60130319A JP 13031985 A JP13031985 A JP 13031985A JP H0370246 B2 JPH0370246 B2 JP H0370246B2
- Authority
- JP
- Japan
- Prior art keywords
- alarm
- cpu
- buzzer
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Electric Clocks (AREA)
- Calculators And Similar Devices (AREA)
- Power Sources (AREA)
- Alarm Systems (AREA)
Description
【発明の詳細な説明】
〈技術分野〉
本発明はシステムの起動時に誤操作により暴走
や破壊が生じるのを防止したシステムウエイクア
ツプ方式に関する。
や破壊が生じるのを防止したシステムウエイクア
ツプ方式に関する。
〈従来技術〉
例えば日程表を午前８時にデイスプレイに表示
するためにコンピユータをタイマにより起動させ
るなどのアラームによるウエイクアツプ（以下、
起動という）が可能なシステムにおいては、シス
テムバスに周辺インターフエイスあるいは周辺機
器を接続する瞬間にアラームによる起動がかかる
と、このときはコンピユータの電源を投入したま
までシステムバスに周辺インターフエイスあるい
は周辺機器を接いだことと同じになるので、コン
ピユータの暴走あるいはコンピユータ本体、周辺
インターフエイスあるいは周辺機器の破壊を招
く。
するためにコンピユータをタイマにより起動させ
るなどのアラームによるウエイクアツプ（以下、
起動という）が可能なシステムにおいては、シス
テムバスに周辺インターフエイスあるいは周辺機
器を接続する瞬間にアラームによる起動がかかる
と、このときはコンピユータの電源を投入したま
までシステムバスに周辺インターフエイスあるい
は周辺機器を接いだことと同じになるので、コン
ピユータの暴走あるいはコンピユータ本体、周辺
インターフエイスあるいは周辺機器の破壊を招
く。
これを防止するために、従来では、特定のキー
を押し続けるかあるいは起動を禁止するキーをオ
ンにすることによりアラームによる起動を禁止し
て周辺インターフエイスあるいは周辺機器を接続
する例があるが、この場合にはキーの操作を忘れ
るなどの問題点があつた。
を押し続けるかあるいは起動を禁止するキーをオ
ンにすることによりアラームによる起動を禁止し
て周辺インターフエイスあるいは周辺機器を接続
する例があるが、この場合にはキーの操作を忘れ
るなどの問題点があつた。
〈発明の目的〉
本発明は上記事情に鑑みてなされたものであ
り、その目的は、システムの起動時には周辺イン
ターフエイスあるいは周辺機器等の接続を禁止す
る警報を発するシステムウエイクアツプ方式を提
供することである。
り、その目的は、システムの起動時には周辺イン
ターフエイスあるいは周辺機器等の接続を禁止す
る警報を発するシステムウエイクアツプ方式を提
供することである。
〈発明の構成〉
本発明によるシステムウエイクアツプ方式にお
いては、システムバスに周辺インターフエイスや
周辺機器等を接続することによりシステムの拡張
が可能であるとともにアラームあるいは外部入力
等によるシステムの起動が可能であるコンピユー
タシステムにおいて、プログラムによつて上記ア
ラームあるいは外部入力等によるシステムの起動
の前に一定時間アラーム音を発するようにしたこ
とを特徴とする。
いては、システムバスに周辺インターフエイスや
周辺機器等を接続することによりシステムの拡張
が可能であるとともにアラームあるいは外部入力
等によるシステムの起動が可能であるコンピユー
タシステムにおいて、プログラムによつて上記ア
ラームあるいは外部入力等によるシステムの起動
の前に一定時間アラーム音を発するようにしたこ
とを特徴とする。
〈実施例〉
以下、本発明の一実施例について説明する。
第１図は本実施例の構成を示す。１はCPU、
２はシステムの処理プログラムが格納された
ROM、３はCPU１のスタツク、システムのワー
クエリア、ユーザ用エリア等として用いられる
RAMである。４はROMやRAMの拡張用スロツ
トであり、ここにROMやRAMを増設できる。
５は液晶表示体、６は液晶表示体用メモリであ
る。液晶表示体用メモリ６にデータを書き込む
と、このデータに対応した表示が液晶表示体５に
なされる。７はＩ／Ｏであり、このＩ／Ｏ７には
キーボード８、ブザー９、サブCPU１０、汎用
Ｉ／Ｏ１１が接続されている。CPU１は、この
Ｉ／Ｏ７を介して、キーボード８を走査して入力
キーを判断し、ブザー９を鳴らし、サブCPU１
０及び汎用Ｉ／Ｏ１１とのデータ転送を行なう。
２はシステムの処理プログラムが格納された
ROM、３はCPU１のスタツク、システムのワー
クエリア、ユーザ用エリア等として用いられる
RAMである。４はROMやRAMの拡張用スロツ
トであり、ここにROMやRAMを増設できる。
５は液晶表示体、６は液晶表示体用メモリであ
る。液晶表示体用メモリ６にデータを書き込む
と、このデータに対応した表示が液晶表示体５に
なされる。７はＩ／Ｏであり、このＩ／Ｏ７には
キーボード８、ブザー９、サブCPU１０、汎用
Ｉ／Ｏ１１が接続されている。CPU１は、この
Ｉ／Ｏ７を介して、キーボード８を走査して入力
キーを判断し、ブザー９を鳴らし、サブCPU１
０及び汎用Ｉ／Ｏ１１とのデータ転送を行なう。
１２は拡張Ｉ／Ｏであり、図示しない周辺イン
ターフエイスや周辺機器をこの拡張Ｉ／Ｏ１２に
接続することによりシステムの拡張が可能にな
る。拡張Ｉ／Ｏ１２は、システムバス１３に接続
されている。１４は電源制御回路であり、電源の
投入はキーボード８のパワーオンキーからの信号
１５及びサブCPU１０からのパワー制御信号１
６をHighにすることにより行なわれ、電源の切
断はパワー制御信号１６をLowにすることによ
り行なわれる。電源制御回路１４の出力信号１７
は、パワー制御信号１６とは関係なく常時出力さ
れており、RAM３やサブCPU１０に供給され、
システムがオフ状態にあるときにもRAM３やサ
ブCPU１０の内容は保持される。電源制御回路
１４の出力信号１８は、CPU１やROM２等へ供
給され、システムがオン状態のとき（パワー制御
信号１６がHighである）には出力されない。
ターフエイスや周辺機器をこの拡張Ｉ／Ｏ１２に
接続することによりシステムの拡張が可能にな
る。拡張Ｉ／Ｏ１２は、システムバス１３に接続
されている。１４は電源制御回路であり、電源の
投入はキーボード８のパワーオンキーからの信号
１５及びサブCPU１０からのパワー制御信号１
６をHighにすることにより行なわれ、電源の切
断はパワー制御信号１６をLowにすることによ
り行なわれる。電源制御回路１４の出力信号１７
は、パワー制御信号１６とは関係なく常時出力さ
れており、RAM３やサブCPU１０に供給され、
システムがオフ状態にあるときにもRAM３やサ
ブCPU１０の内容は保持される。電源制御回路
１４の出力信号１８は、CPU１やROM２等へ供
給され、システムがオン状態のとき（パワー制御
信号１６がHighである）には出力されない。
１９はブザー９を鳴らすための信号であり、こ
の信号１９はＩ／Ｏ７から与えられる。２０は
Ｉ／Ｏ７とキーボード８の間で送受される信号、
２１はＩ／Ｏ７と汎用Ｉ／Ｏ１１の間で送受され
る信号である。２２はブザー９を鳴らすための信
号であり、この信号２２はサブCPU１０から与
えられる。
の信号１９はＩ／Ｏ７から与えられる。２０は
Ｉ／Ｏ７とキーボード８の間で送受される信号、
２１はＩ／Ｏ７と汎用Ｉ／Ｏ１１の間で送受され
る信号である。２２はブザー９を鳴らすための信
号であり、この信号２２はサブCPU１０から与
えられる。
サブCPU１０は、時計機能を有し、システム
がオフ状態のときにも常時電源が供給されてい
る。このサブCPU１０には、CPU１から現時刻
の設定値、アラーム時刻の設定値、システムのオ
フ命令、アラームによる起動時のブザー制御命令
等がＩ／Ｏ７を介して与えられる。
がオフ状態のときにも常時電源が供給されてい
る。このサブCPU１０には、CPU１から現時刻
の設定値、アラーム時刻の設定値、システムのオ
フ命令、アラームによる起動時のブザー制御命令
等がＩ／Ｏ７を介して与えられる。
第２図はサブCPU１０が実行する現時刻更新
サブルーチンのフローを示す。サブCPU１０に
タイマー割込みが生じると、このサブルーチンの
ステツプに処理が移行する。
サブルーチンのフローを示す。サブCPU１０に
タイマー割込みが生じると、このサブルーチンの
ステツプに処理が移行する。
ステツプ；現時刻を更新し、この更新値と設定
されているアラーム時刻とを比較し、一致すれ
ばステツプに進み、不一致のときはステツプ
に進みもとのルーチンへリターンする。
されているアラーム時刻とを比較し、一致すれ
ばステツプに進み、不一致のときはステツプ
に進みもとのルーチンへリターンする。
ステツプ；システムがオフ状態かオン状態かを
判断する。システムがオン状態のときには、ス
テツプに進み、CPU１へ現時刻がアラーム
時刻に一致したことを知らせる。具体的には、
サブCPU１０からCPU１へ割込みをかける。
システムがオフ状態のときには、ステツプへ
進む。
判断する。システムがオン状態のときには、ス
テツプに進み、CPU１へ現時刻がアラーム
時刻に一致したことを知らせる。具体的には、
サブCPU１０からCPU１へ割込みをかける。
システムがオフ状態のときには、ステツプへ
進む。
ステツプ；アラームによるシステムの起動時に
ブザー９を鳴らすように設定されているかどう
かを判断し、ブザー９を鳴らす場合にはステツ
プへ進み、ブザー９を鳴らさない場合にはス
テツプへ進む。
ブザー９を鳴らすように設定されているかどう
かを判断し、ブザー９を鳴らす場合にはステツ
プへ進み、ブザー９を鳴らさない場合にはス
テツプへ進む。
ステツプ；ブザー９を一定時間鳴らす。
ステツプ；システムの電源を入れる。具体的に
は、信号１６をHighにすると、電源制御回路
１４の出力信号１８がCPU１やROM２等に与
えられ、システムが起動する。
は、信号１６をHighにすると、電源制御回路
１４の出力信号１８がCPU１やROM２等に与
えられ、システムが起動する。
ステツプ；CPU１へ現時刻がアラーム時刻に
一致したことを知らせる。
一致したことを知らせる。
ステツプ；この現時刻更新サブルーチンから割
込みが発生した時点のルーチンへリターンす
る。
込みが発生した時点のルーチンへリターンす
る。
このように、サブCPU１０は、プログラムに
より現時刻がアラーム時刻に一致するとブザー９
を一定時間鳴らし、その後、システムの電源を入
れる。したがつて、使用者は、ブザー９が鳴ると
周辺インターフエイスあるいは周辺機器の拡張
Ｉ／Ｏ１２への接続を行なつてはならないことを
知ることができる。
より現時刻がアラーム時刻に一致するとブザー９
を一定時間鳴らし、その後、システムの電源を入
れる。したがつて、使用者は、ブザー９が鳴ると
周辺インターフエイスあるいは周辺機器の拡張
Ｉ／Ｏ１２への接続を行なつてはならないことを
知ることができる。
なお、この実施例では、アラームによるシステ
ムの起動の例について示したが、システムの起動
を外部入力により行なう場合についても本発明を
適用することができ、この場合には、外部入力に
応じて一定時間アラーム音を発し、その後、シス
テムを起動する。
ムの起動の例について示したが、システムの起動
を外部入力により行なう場合についても本発明を
適用することができ、この場合には、外部入力に
応じて一定時間アラーム音を発し、その後、シス
テムを起動する。
〈発明の効果〉
以上説明したように、本発明においては、シス
テムの起動の前に一定時間アラーム音を発するよ
うにしたので、使用者がシステムの起動時に周辺
インターフエイスや周辺機器をシステムバスに接
続するのを差し控えることにより、起動時のコン
ピユータの暴走あるいはコンピユータ、周辺イン
ターフエイスあるいは周辺機器等の破壊を防止す
ることができる。
テムの起動の前に一定時間アラーム音を発するよ
うにしたので、使用者がシステムの起動時に周辺
インターフエイスや周辺機器をシステムバスに接
続するのを差し控えることにより、起動時のコン
ピユータの暴走あるいはコンピユータ、周辺イン
ターフエイスあるいは周辺機器等の破壊を防止す
ることができる。
第１図は本発明実施例の構成を示すブロツク
図、第２図は本発明実施例のサブルーチンのフロ
ーチヤートである。 １…CPU、７…Ｉ／Ｏ、９…ブザー、１０…
サブCPU、１２…拡張Ｉ／Ｏ、１３…システム
バス。
図、第２図は本発明実施例のサブルーチンのフロ
ーチヤートである。 １…CPU、７…Ｉ／Ｏ、９…ブザー、１０…
サブCPU、１２…拡張Ｉ／Ｏ、１３…システム
バス。
Claims (1)
- １ システムバスに周辺インターフエイスや周辺
機器等を接続することによりシステムの拡張が可
能であるとともにアラームあるいは外部入力等に
よるシステムの起動が可能であるコンピユータシ
ステムにおいて、プログラムによつて上記アラー
ムあるいは外部入力等によるシステムの起動の前
に一定時間アラーム音を発するようにしたことを
特徴とするシステムウエイクアツプ方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130319A JPS61288217A (ja) | 1985-06-14 | 1985-06-14 | システムウエイクアツプ方式 |
| US06/872,878 US4849919A (en) | 1985-06-14 | 1986-06-11 | System wake up circuit for computer |
| DE19863619709 DE3619709A1 (de) | 1985-06-14 | 1986-06-12 | Kombinierte start/warneinrichtung fuer elektronische geraete, zum beispiel computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60130319A JPS61288217A (ja) | 1985-06-14 | 1985-06-14 | システムウエイクアツプ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61288217A JPS61288217A (ja) | 1986-12-18 |
| JPH0370246B2 true JPH0370246B2 (ja) | 1991-11-07 |
Family
ID=15031485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60130319A Granted JPS61288217A (ja) | 1985-06-14 | 1985-06-14 | システムウエイクアツプ方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4849919A (ja) |
| JP (1) | JPS61288217A (ja) |
| DE (1) | DE3619709A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5544078A (en) * | 1988-06-17 | 1996-08-06 | Dallas Semiconductor Corporation | Timekeeping comparison circuitry and dual storage memory cells to detect alarms |
| US5197142A (en) * | 1988-06-17 | 1993-03-23 | Dallas Semiconductor Corp. | Memory arbitration between timekeeping circuitry and general purpose computer |
| US5629907A (en) * | 1991-06-18 | 1997-05-13 | Dallas Semiconductor Corporation | Low power timekeeping system |
| FR2660769B1 (fr) * | 1990-04-06 | 1994-09-23 | Neiman Sa | Circuit de reveil d'alimentation de microprocesseur, notamment pour une carte d'identification d'un ensemble de telecommande d'automobile. |
| US5333272A (en) * | 1991-06-13 | 1994-07-26 | International Business Machines Corporation | Warning timer for users of interactive systems |
| DE9217968U1 (de) * | 1992-01-31 | 1993-04-29 | Siemens Nixdorf Informationssysteme AG, 4790 Paderborn | Röhrenbildschirmgerät |
| US5528463A (en) * | 1993-07-16 | 1996-06-18 | Dallas Semiconductor Corp. | Low profile sockets and modules for surface mountable applications |
| US5579206A (en) * | 1993-07-16 | 1996-11-26 | Dallas Semiconductor Corporation | Enhanced low profile sockets and module systems |
| JP2001251238A (ja) * | 2000-03-08 | 2001-09-14 | Fujitsu Ltd | 無線通信システム、無線通信方法、および無線通信システムにおいて使用される無線通信デバイス |
| US6905722B2 (en) * | 2003-07-03 | 2005-06-14 | Conagra Grocery Products Company | Sprayable cookware release composition with reduced heat induced browning |
| US20060271798A1 (en) * | 2005-05-31 | 2006-11-30 | Sony Computer Entertainment America Inc. | Configurable interrupt scheme for waking up a system from sleep mode |
| US8174382B2 (en) * | 2008-11-21 | 2012-05-08 | Mahle International Gmbh | Diagnostic system having a wake-up circuit |
| CN102855188B (zh) * | 2012-08-03 | 2015-12-02 | 福州瑞芯微电子有限公司 | 基于Android的系统压力测试方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3795800A (en) * | 1972-09-13 | 1974-03-05 | Honeywell Inf Systems | Watchdog reload initializer |
| US4285043A (en) * | 1976-09-21 | 1981-08-18 | Sharp Kabushiki Kaisha | Power transmission controller for electronic calculators |
| US4453215A (en) * | 1981-10-01 | 1984-06-05 | Stratus Computer, Inc. | Central processing apparatus for fault-tolerant computing |
| US4625081A (en) * | 1982-11-30 | 1986-11-25 | Lotito Lawrence A | Automated telephone voice service system |
| US4669082A (en) * | 1985-05-09 | 1987-05-26 | Halliburton Company | Method of testing and addressing a magnetic core memory |
-
1985
- 1985-06-14 JP JP60130319A patent/JPS61288217A/ja active Granted
-
1986
- 1986-06-11 US US06/872,878 patent/US4849919A/en not_active Expired - Lifetime
- 1986-06-12 DE DE19863619709 patent/DE3619709A1/de active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61288217A (ja) | 1986-12-18 |
| DE3619709A1 (de) | 1986-12-18 |
| DE3619709C2 (ja) | 1991-01-31 |
| US4849919A (en) | 1989-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0370246B2 (ja) | ||
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| JPH0458047B2 (ja) | ||
| US6038671A (en) | Power management of a computer system using a power button | |
| JPH0630541B2 (ja) | 動作停止及び復帰回路装置 | |
| US6272630B1 (en) | Method and device for reserving wake-up functions of computer system after power loss | |
| JP2568261B2 (ja) | カートリッジ接続回路 | |
| JPH03171310A (ja) | パーソナルコンピュータ | |
| JP2967219B2 (ja) | ディジタル・コンピュータの外部電源瞬断対処装置 | |
| KR20050045026A (ko) | 컴퓨터 시스템 및 그 제어방법 | |
| JPS6118021A (ja) | デ−タ処理装置 | |
| KR910010317A (ko) | Cpu의 동작모드를 체크하면서 리쥼처리를 하는 리쥼제어 시스템 및 방법 | |
| JP4037953B2 (ja) | 車両用表示装置 | |
| JPH09213088A (ja) | エンジン制御装置 | |
| JP2985808B2 (ja) | メモリ増設検出回路 | |
| JP3341165B2 (ja) | プログラマブルコントローラ | |
| JPS59140572A (ja) | 電子機器 | |
| JPH0638219B2 (ja) | メモリバツクアツプ給電される処理装置 | |
| JP2517563B2 (ja) | デ−タ処理装置 | |
| JPS63127315A (ja) | データ処理装置 | |
| JPH05265602A (ja) | パワーマネージメント制御装置 | |
| KR200232048Y1 (ko) | 컴퓨터시스템 | |
| JPH044276Y2 (ja) | ||
| JP2668862B2 (ja) | 電子機器の再起動制御方法 | |
| JP3147376B2 (ja) | プログラム起動装置 |