JPH0370310A - 帯域フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、帯域フィルタ（以下ＢＰＦ）に関し、詳し
くは、差動増幅回路とコンデンサとを組合せてアクディ
ブな微分回路と積分回路とを形成することによりＢＰＦ
を構成し、例えば、グラフィフィコライザの表示回路の
ようにこのＢＰＦをステレオ信号の右側（Ｒ）と左側（
Ｌ）とで切換えて時分割で使用するときにコンデンサに
充電された前の信号の残留電荷を容易に放電させること
ができるようなりＰＦに関する。

［従来の技術］ 一般に、コンポーネントステレオシステムやいわゆる、
ミニコン、ラジオカセットレコーダなどではグラフィフ
ィコライザ装置が装備されているものが多い。近年、グ
ラフィフィコライザ装置ではその状態が目視できるよう
にＬＥＤ等のデイスプレィを使用して周波数成分対応に
レベルが表示されるようになってきている。

グラフィフィコライザ装置のデイスプレィの表示速度は
、それが目視される関係から遅くてよいので、その表示
制御回路の一部は、通常、ステレオ信号の左右（Ｌ／Ｒ
）を切換で時分割で動作するようになっている。

このようなグラフィフィコライザ装置では、分析する周
波数成分の数に対応して複数のＢＰＦが設けられ、デイ
スプレィ側では複数のＢＰＦがステレオ信号の左右時分
割で使用される構成を採る。

この種のＢＰＦを含むグラフィフィコライザ装置は、各
種の回路がＩＣ化されていて、そのＢＰＦは、通常、差
動増幅回路とコンデンサとを組合せたアクディブな微分
回路でローパスフィルタを形成し、同様な組合せのアク
ディブな積分回路でハイパスフィルタを形成して構成さ
れる。

［解決しようとする課題］ このような微分回路と積分回路とで構成されるＢＰＦを
時分割で動作させた場合に左右のチャネル信号の切換時
点で微分及び積分コンデンサにそれぞれ前の信号による
残留電荷が蓄積されていて次の信号に対して正しいフィ
ルタ動作が期待できない。そこで、信号切換時点ではコ
ンデンサの電荷を放電して初期状態に戻す放電制御が行
われている。

従来の放電制御は、微分及び積分コンデンサのそれぞれ
にスイッチ回路を接続してＬ／Ｈの入力信号切換時点に
放電期間（ディスチャージタイム）を採り、スイッチ回
路を“ＯＮ”させて電荷を強制的に放電させ、コンデン
サの電圧レベルを初期状態に戻す。しかし、この放電方
式は、スイッチ回路を構成するトランジスタ等にＯＮ抵
抗があるために入力信号が無くなる信号切換え時点でコ
ンデンサの残留電荷を放電しようとしても残留電荷によ
るリンギングが発生してディスチャージタイムの閣内に
完全に電荷が放電されず、コンデンサの電圧を初期値に
戻すことができない。逆に、それを戻すためにはディス
チャージタイムを非常に長く採らなければならなくなる
。特に、このような放電回路は、通常、スイッチングト
ランジスタのほかにレベルシフト用のダイオードが直列
に挿入されているために、トランジスタのＯＮ抵抗とＩ
Ｖｆ（）ランジスタの順方向電圧降下）分の電圧が放電
制御時点に加わるために、完全にリンギングを抑えられ
ず、コンデンサの電圧が初期状態に戻らない欠点がある
。

この発明は、このような従来技術の問題点を解決するも
のであって、入力信号切換時において短時間にコンデン
サの電荷を放電させることができるＢＰＦを提供するこ
とを目的とする。

［課題を解決するための手段］ このような目的を達成するためのこの発明のＢＰＦの構
成は、第１の差動増幅回路と第１のコンデンサとにより
形成されたアクディブな微分回路をローパスフィルタと
し、第２の差動増幅回路と第２のコンデンサとにより形
成され、微分回路に接続されたアクディブな積分回路を
ノ）イバスフィルタとし、入力信号の切換え時に外部か
らの放電制御信号により第１のコンデンサ及び第２のコ
ンデンサの電荷を放電させる帯域フィルタにおいて、放
電制御信号に応じて第１及び第２の差動増幅回路の増幅
率を制御し、微分回路及び積分回路のそれぞれの遮断周
波数を高域に移行させて電荷を放電させるものである。

［作用コ このように、コンデンサと差動増幅回路により構成され
るアクディブな微分、積分回路の差動増幅回路の増幅率
を信号切換え時に放電制御信号に応じて制御してそれぞ
れの遮断周波数を高域に移行させることにより信号切換
え前の入力信号による残留電荷と無信号入力状態との間
で発生するリンギング現象を高い周波数領域で発生させ
、これによりリンギングを無信号状態の初期レベルに向
かって短時間に収束させることができる。

その結果、スイッチ回路とダイオード等による放電回路
を設けなくても済み、ディスチャージタイムの後では微
分、積分コンデンサに電荷が残留することがほとんどな
り、シかも、短いディスチャージタイムで入力信号の切
換えが行え、時分割でＢＰＦを使用しても初期値からス
タートする正確なフィルタ動作をさせることができる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明を適用したＢＰＦの一実施例のブロ
ック図であり、第２図は、その動作を説明するためのタ
イミングチャート、第３図は、このＢＰＦの使用例であ
るグラフィックイコライザ装置の表示制御回路部分を中
心とするブロック図である。

第１図において、１は、ＢＰＦであって、２は、そのア
クディブな微分回路、３はそのアクディブな積分回路、
４は、微分回路２と積分回路３との間に押入されたバッ
ファアンプ、そして、５は次段との接続のためのバッフ
ァアンプでアル。

微分回路２は、２段接続の差動アンプ１１，１２から構
成される差動増幅回路６と、この差動増幅回路６の出力
側にその一端が接続され、入力（ＩＮ）からその他端に
入力信号を受ける微分用のコンデンサ７とにより構成さ
れ、このコンデンサ７の容量Ｃｔ　と差動増幅回路６の
出力インピーダンスとでこの微分回路の時定数が決定さ
れている。

積分回路３は、２段接続の差動アンプ１５，１６から構
成される差動増幅回路８と、この差動増幅回路８の出力
側にその一端が接続され、その他端が電源ライン＋Ｖｃ
ｃを介して交流的に接地側に接続された積分用のコンデ
ンサ９とにより構成され、このコンデンサ９の容量Ｃ２
と差動増幅回路８の出力インピーダンスとで積分回路の
時定数が決定されている。

ここテ、積分回路８の出力は、バッファアンプ５を介し
て出力端子（ＯＵＴ）ｔｏに出力され、その出力が出力
端子１０を介して微分回路２の入力にフィードバックさ
れている。このことにより微分側のコンデンサ７の電圧
（出力側の電圧）が差動増幅回路６の差動アンプ１１の
入力にフィードバックされてアクディブな微分回路が構
成される。同様に、積分回路８のコンデンサ９の電圧（
出力側の電圧）が出力端子１０に挿入された抵抗分割回
路１９を介して差動アンプエ５の入力側にフィードバッ
クされ、このことでアクディブな積分回路が構成される
。

微分回路、積分回路の差動増幅回路６，８は、それぞれ
電圧−電流変換回路を構成していてこれらの回路構成は
ほぼ同じである。そこで、差動増幅回路６を説明し、差
動増幅回路８の構成についての詳細は割愛する。

差動増幅回路６は、差動アンプ１１と、そのそれぞれの
差動出力を人力に受ける差動アンプ１２とから構成され
ている。差動アンプ１１は、Ｎ型バイポーラのトランジ
スタ１１ａ、１１ｂと、それぞれのコレクタ側に負荷と
して挿入され、ベースが相互に接続され、かつ、そのコ
レクタが電源ライン＋Ｖｃｃに接続されたアクディブ負
荷のＮ型バイポーラのトランジスタ１１ｅ、ｌｉｄと、
これら負荷トランジスタ１１ｅ、ｌｉｄのベースに共通
に接続されたダイオード接続されたＮ型バイポーラのト
ランジスタ１１ｅ１そして、トランジスタ１１ａ、１１
ｂのエミッタ側にそれぞれ挿入されたエミッタ抵抗Ｒｅ
ｔ、抵抗Ｒｅｌにその一端が共通に接続され、他端が接
地ラインＧＮＤに接続された電流値りの電流源１３とか
ら構成されていて、トランジスタ１１ａのベース側は接
地され、トランジスタ１１ａのベースが出力端子１０か
らフィードバックされる信号を受ける。

差動アンプ１２は、Ｎ型バイポーラのトランジスタ１２
ａ、１２ｂと、それぞれのコレクタ側に負荷として挿入
され、エミツタがそれぞれ電源ライン＋Ｖｃｃに接続さ
れた電流ミラー接続のＰ型バイポーラのトランジスタ１
２ｃ（ダイオード接続トランジスタ）、１２ｄ、そして
、先のトランジスタ１２ａ、１２ｂの相互に接続された
エミッタにその一端が共通に接続され、他端がＧＮＤラ
インに接続された電流値■２の電流源１４とから構成さ
れていて、トランジスタ１２ｂのコレクタ側を出力とし
てそのコレクタがバッフ７アンプ４のＮ型バイポーラの
トランジスタ２０のベースとコンデンサ７とに接続され
ている。

このような構成よりなる差動増幅回路６は、電流？！Ｑ
１３．１４の電流値Ｉｘ＊Ｉ２が各差動アンプ１１．１
２の切換電流比を決定し、その利得Ｇ−は、はぼ、 Ｇｍ＝Ｉｚ／Ｉｔ＊Ｒｅｔ　　　”・・・・・■で与え
らえる。ただし、Ｒｅｌ　は、エミッタ抵抗Ｒｅｌの抵
抗値とする。

以上の関係は、差動増幅回路８についても同様であって
、差動増幅回路８の差動アンプ１５が差動増幅回路６の
差動アンプ１１に対応し、差動増幅回路８の差動アンプ
１６が差動増幅回路６の差動アンプ１２に対応している
。また、差動アンプ１５を構成するトランジスタ１５ａ
〜１５ｅが先のトランジスタｌｌａ〜ｌｉｅにそれぞれ
に対応し、差動アンプ１６を構成するトランジスタ１６
ａ〜ｌｅｄか先のトランジスタ１２ａ〜１２ｄにそれぞ
れ対応している。また、エミッタ抵抗Ｒｅ２は、エミッ
タ抵抗Ｒｅ１に対応している。

電流源１３に対応する電流源１７はその電流値がＩ３で
あり、電流源１４に対応する電流源１８はその電流値が
Ｉ４となっている。なお、出力端子１０と接地ラインＧ
ＮＤとの間に直列に押入された抵抗Ｒ１＊　Ｒ２は抵抗
分割回路１９を構成する抵抗であって、この抵抗分割回
路「９により分圧された電圧がトランジスタ１５ｂのベ
ースにフィードバックされている。

バッファアンプ４と５も同じ構成であって、バッファア
ンプ４は、電源ラインＶｃｃと接地ラインＧＮＤとの間
で電源ラインＶｃｅその１レクタか・接続されたＮ型バ
イポーラのトランジスタ２０とそのエミッタに接続され
た定電流源２１とが直列に押入されて構成されている。

バッファアンプ５も同様に電源ラインＶｃｅと接地ライ
ンＧ　Ｎ　Ｄとの間で電源ラインＶｃｃにそのコレクタ
が接続されたＮ型バイポーラのトランジスタ２２とその
エミッタに接続された定電流源２３とが直列に押入され
て構成されている。

ここで、微分回路２と積分回路３とは、それぞれローパ
スフィルタとハイパスフィルタとなっ−（、いて、これ
らが従属接続されていることでＢＰＦｌが構成されてい
る。この場合のＢＰＦ　１の中心周波数ｆｏは次の式で
与えられる。

・・・・・・・・・■ ただし、ｋｌ：Ｉ２　／ＩＩ　、に２：Ｉ４／Ｉ３、な
お、Ｒｅｘ、、Ｒｅ２＋　Ｒ１＋　Ｒ２は、それぞれエ
ミッタ抵抗Ｒｅｉ＋　エミッタ抵抗Ｒｅ２．抵抗Ｒ１，
抵抗Ｒ２の抵抗値とする。

そこで、ｋｘ　：Ｉ２／Ｉｆ　、に２＝Ｉ＋／Ｉ３の値
を制御することによりこのＢＰＦｌの中心周波数を高域
に移行させることができる。

第１図の電流源１４に並列に設けられた電流値Ｉ５の電
流源２４とスイッチ回路２５とからなる直列回路と、電
流源１８に並列に設けられた電流値Ｉ６の電流源２６と
スイッチ回路２７とからなる直列回路とは、ＢＰＦｌの
中心周波数ｔ’ｏを高域に移行させるために設けられて
いる。これら回路は、入力信号切換時に微分側のコンデ
ンサ７（Ｃｉ）、積分側のコンデンサ９　（Ｃ２）に残
留する電荷を放電させるディスチャージタイムに動作し
てＢＰＦｌを高域で動作させる。

すなわち、スイッチ回路２５．２７は、外部から供給さ
れる放電制御線２８に与えられるディスチャージ信号（
放電制御信号）Ｄを受けたときに“ＯＮ”状態となり、
電流値Ｉｔ＋Ｉ＋に並列にあらかじめ設定された電流Ｉ
ｓ＊Ｉｓを流して差動アンプ１２．１８の電流値をその
分増加させ、■式によりその中心周波数を高域に移行さ
せる。

その動作について第２図に従って説明すると、第２図の
（ａ）に示すように、入力信号の切換えが行われると、
それに対応してディスチャージ（７１号りが発生する。

この入力信号切換時点ではコンデンサ７に対する入力信
号が無信号となり、同■与にディスチャージ信号りがス
イッチング回路２５゜２７に加えられてこれらスイッチ
回路２５．２７が“ＯＮ”状態となる。そこで、このＢ
ＰＦｌの中心周波数ｆｏが高域に移行する。その結果、
図示するように、出力端子１０の出力信号は高い周波数
領域でリンギングが発生する。しかし、このリンギング
は、その周波数が高いためにディスチャージタイム内に
それが無信号時の初期レベルに向かって短期間に収束す
る。このとき同時にコンデンサ７．９の電荷が放電し、
出力端子１０は初期値の電圧レベルになる。

なお、差動アンプ１２．１６の電流値を増加させること
は、■式から理解できるように差動増幅回路６，８のそ
れぞれの増輔率を増加させることになる。このときその
出力インピーダンスが低下して微分回路２と積分回路３
との遮断周波数は高域に移行する。言い換えれば、差動
増幅回路６゜８の増幅率を制御していることでそれぞれ
の遮断周波数を高域に持って行くものである。これは■
式叉は０式から分かるように、差動アンプ１１゜１５の
電流値を減少させることでも、同様である。

これに対して従来のものでは、同図の（ｂ）に示すよう
に、出力端子１０の出力には入力信号切換え後にリンギ
ングが発生するがその周波数はＢＰＦに与えられた周波
数出力であって、高くはない。そこで、同円の（Ｃ）に
示すようにディスチャージ信号りにより従来のトランジ
スタによるスイッチング回路を“ＯＮ”させて直接電荷
を放電させてもディスチャージタイム後に残留電荷が残
り初期値の電圧レベルが変動することになる。

第３図は、このようなりＰＦＩを切換えて使用する一例
としてグラフィックイコライザ装置の表示回路に使用し
た場合の具体例であって、ステレオ信号のり、Ｒに対応
１／ｒ　１，７Ｊ換えられる切換回路３０を介して、い
わゆる分析周波数に対応して設けられた複数の各ＢＰＦ
３０ａ、３０ｂｔ　　５ｅａｔ３０ｎのそれぞれにＬ／
Ｒの一方の信号が時分割で供給される。それぞれのＢＰ
Ｆ３０ａ、３０ｂ。

・・・、３０ｎに対応して設けられたピーク検出器（Ｄ
ＥＴ）３１ａｔ　３１ｂｗ　　＄１１８．３１ｎに切換
に応じた各表示電圧値が得られ、これらピーク検出器（
ＤＥＴ）３１ａｖ　　３１ｂ、ｍｅｅｔ　　３１ｎの電
圧がマルチプレクサ３２により順次選択され、このマル
チプレクサ３２を介して各ＢＰＦに対応してそれぞれＬ
／Ｈの各表示素子を有する表示回路３３に時分割で切換
に同期して分配される。

この場合、左右のチャネル切換が行われたときには、各
ＢＰＦ３０ａ、３０ｂ、ｅ　＊　＊、３０ｎは、ディス
チャージ信号発生回路３４（Ｌ／Ｒ切換信号発生回路で
も可）から発生するディスチャージ信号りを受けて、短
期間合コンデンサの電荷がディスチャージされる。すな
わち、このときに各ＢＰＦに設けられた前記のスイッチ
回路２５゜２７は“ＯＮ″？状態になって、コンデンサ
７．９の電荷を放電させる。そこで、その後他方のチャ
ネル側の信号を受けることができる。

以−ヒ説明してきたが、実施例の差動増幅回路は・例で
あって、これはナベアンプが用いられてもよく、このオ
ペアンプも差動増幅回路に３むものである。要するに、
コンデンサと差動人力を持つｒンプとにより出力側が入
力端にフィードバックされたアクディブな微分回路及び
積分回路が構成されていればそれぞれの増幅４の増幅率
を変えることでその遮断周波数を高域に移行させること
ができる。

［発明の効果］ 以上の説明から理解でき−るように、この発明にあって
は、コンデンサと差動増幅回路により構成されるアクデ
ィブな微分、積分回路の差動増幅回路の増幅率を信号切
換え時に放電制御信号に応じて制御してそれぞれの遮断
周波数を高域に移行させることにより信号切換え前の入
力信号による残留電荷と無信号入力状態との間で発生す
るリンギング現象を高い周波数領域で発生させるのでリ
ンギングが無信号状態の初期レベルに向かって短時間に
収束させることができる。

その結果、スイッチ回路とダイオード等による放電回路
を設けなくても済み、時分割でＢＰＦを使用しても初期
値からスタートする正確なフィルタ動作をさせることが
できる。

【図面の簡単な説明】

第１図は、この発明を適用したＢＰＦの−・実施例のブ
ロック図、第２図は、その動作を説明するためのタイミ
ングチャート、第３図は、このＢＰＦの使用例であるグ
ラフィックイコライザ装置の表示制御回路部分を中心と
するブロック図である２、１・・・ＢＰＦ１２・・・微
分回路、 ３・・・積分回路、４，５・・・バッファアンプ、６．
８・・・差動増幅回路、７，９・・・コンデンサ、１１
．１２，１５．１６・・・差動アンプ、１３．１４，１
７，１８．２１，２３．２４゜２６・・・電流源。 第 ２ 図 （Ｑ） （ｂ）

Claims (1)

【特許請求の範囲】
1. （１）第１の差動増幅回路と第１のコンデンサとにより
   形成されたアクディブな微分回路をローパスフィルタと
   し、第２の差動増幅回路と第２のコンデンサとにより形
   成され、前記微分回路に接続されたアクディブな積分回
   路をハイパスフィルタとし、入力信号の切換え時に外部
   からの放電制御信号により第１のコンデンサ及び第２の
   コンデンサの電荷を放電させる帯域フィルタにおいて、
   前記放電制御信号に応じて第１及び第２の差動増幅回路
   の増幅率を制御し、前記微分回路及び前記積分回路のそ
   れぞれの遮断周波数を高域に移行させて前記電荷を放電
   させることを特徴とする帯域フィルタ。