JPS5880930A

JPS5880930A - 分周回路

Info

Publication number: JPS5880930A
Application number: JP57184426A
Authority: JP
Inventors: ハンス・クリ−ト; ヨ−ゼフ・フエンク
Original assignee: Siemens Schuckertwerke AG; Siemens Corp
Current assignee: Siemens Schuckertwerke AG; Siemens Corp
Priority date: 1981-10-21
Filing date: 1982-10-20
Publication date: 1983-05-16
Also published as: EP0077500A3; EP0077500A2; DE3141790A1; US4577336A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は、処理されるべき入力信号が前置増幅器を介し
て直列接続された複数の同種のフリップフルツブから成
る分局器の初段の分周段の信号入力端子に与えられる集
積可能な分周回路に関する。

ＩＧＨｚ以上の高周波数においては、分周器の入力端に
おける最小直流電圧オフセットについて配慮した場合に
しか、このような分周器の最大分局周波数（すなわち、
初段の分周段の出力端で得られる周波数）を得ることが
できないという問題が生じている。このような欠点を除
去しそして分局器の入力感度を改善するためには、２０
ｄＢ以上の増幅率を持つ前置増幅器を設けなければなら
ない。しかしながら、経験によれば、前置増幅器として
標準的に構成された増幅器を使用する場合には、増幅器
の入力端における最小のオフセット電圧が増幅されて分
周器の入力端に伝送されるということがわかっている。

このために、初段の分周段の出力端および場合によって
は同様に第２段目の分周段の出力端で取出される周波数
は可成り（たとえば、初段の分周段の場合には数百ＭＨ
ｚ）変動する。

一本発明は、このような欠点が除去された分周回路を提
供することを目的とする。

このような目的は、本発明によれば、冒頭で述べた種類
の分周回路において、差動増幅器として構成された２つ
の出力を有する前置増幅器が、分局器の初段の分周段の
それぞれ１つの入力端子を制御するために、および、そ
れぞれ１つの抵抗を介して演算増幅器の両入力端子のそ
れぞれ１つを制御するために設けられ、前記演算増幅器
の両入力端子はコンデンサを介してお互いに接続され、
前記演算増幅器の出力端子は容量を介して基準電−位に
接続されかつ差動増幅器の基準入力端に直接接続される
ようにすることによって達成される。

本発明の一つの実施例によれば、差動増幅器は多数の差
動増幅器から成るカスケード接続体とすることもできる
。本発明の他の優れた実施例によれば、分周回路の入力
端を形成する差動増幅器の基準入力端はアースに接続さ
れた基準電位に抵抗を介して接続される。この基準電位
はさらに第２の抵抗を介して差動増幅器の本来の信号入
力端に接続される。このことは以下で説明する２つの図
に示された実施例においてもあてはまることである。

第１図に図示された本発明の優れた実施例においては、
分周回路の信号入力端はコンデンサを介して初段の差動
増幅器の信号入力端に接続され、そしてさらに２つの直
列に接続された抵抗を介してその差動増幅器の基準入力
端に接続されている。

差動増幅器を唯一つ用いる代わりに、多数の直列接続さ
れた差動増幅器から成るカスケード接続体を使用する場
合には、上述した事柄はガスケート接続体の初段の差動
増幅器に適用される。差動増幅器の出力すなわちカスケ
ード接続体の最終段の差動増幅器の２つの出力はそれぞ
れ１つのエミッタホロワ形トランジスタを制御するため
に使われる・この場合に、これら両トランジスタのエミ
ッタは演算増幅器の両入力端子のそれぞれ１つに接続さ
れ、その結果差動増幅器の出力を演算増幅器の両入力端
子に直接接続することはなくなる。さらに、両エミッタ
ホロワ形トランジスタの両出力は分局器の初段の分周段
の両入力端子のそれぞれ１つに印加される。このような
構成上の特徴および複数の差動増幅器から成るカスケー
ド接続体の使用例は第２図に示されている〇次に本発明を第１図および第２図に基づいて詳細に説明
する。

第１図に示された本発明の実施例においては、分周すべ
き周波数の周期的なパルスが与えられる信号入力端Ｅは
コンデンサＣ１を介１．て差動増幅器ＴＩ　、Ｔ２の第
１のｎｐｎ）ランジスタＴＩのペースに接続されている
。トランジスタＴ１のエミッタは同種のトランジスタＴ
２のエミッタに接続されている。両トランジスタＴ１お
よびＴ２のエミッタは電流源Ｓｔ１を介して基準電位（
アース）に接続され、一方それらのコレクタはそれぞれ
１個の負荷抵抗ＬｌまたはＬ２を介して分周回路の第１
の供給電位十Ｕ１に接続されている。トランジスタＴ２
のペースによって形成される差動増幅器’ｒｌ　、Ｔ２
の基準入力端は、両抵抗Ｒｘ。

Ｒ％によって構成されている分圧器を介１．て、初段の
トランジスタＴｌのペースによって形成される差動増幅
器Ｔｌ　、Ｔ２の信号入力端に接続されている０分圧器
の分圧点にはアースに接続された基準電位Ｕｒｅｆが印
加されている。

電流源８Ｂはこの例においては別のｎｐｎトランビスタ
によって構成されており、このトランジスタのエミッタ
は直接基準電位（アース）に接続され、そのペースは第
３町目の駆動電位ＵＢに接続されそしてそのコレクタは
差動増幅器の両ｎｐｎ）ランジスタＴ１およびＴ２のエ
ミッタに接続されている。電流源Ｓｔｌはたとえば電流
ミラー回路によって構成してもよい。

ｎｐｎ）ランジスタとして形成された前置増幅器のトラ
ンジスタＴｌ　、Ｔ２は、ｐｌＴρパイボーラド、ラン
ジスタを（同様に可能ならば）使用する場合に比べて、
スイッチング速度が高速であるという利点を有する。こ
の分周回路はしかしながらＭＯ８形電界効果トランジス
タ、特にｎチャネル形自己阻止形トランジスタを備えた
ＭＯ８形電界効果トランジスタを使用することによって
も実現することができる。一般的に、差動増幅器および
演算増幅器を構成するトランジスタの選択は、出来る限
り僅かな費用でもってこの分周回路をモノリシックにま
とめるために、分周器ＴｅのフリップフロップＦＦｉ　
、　ＦＦ２　、・・・・・・・・・内で使用されるトラ
ンジスタに応じて行なわれる。両図面においてはもっば
らｎｐｎバイポーラトランジスタが使用されているが、
その場合に第１図においてはフリップフロップの詳細構
成は示されていない◎電流出力電極、すなわち差動増幅
器の両トランジスタＴ１およびＴ２のコレクタは、それ
ぞれ１個の抵抗ＲまたはＲ′を介して、標準的に構成さ
れた演算増幅器ＯＰの両入力端子の１つにそれぞれ接続
されている０その場合に、入力トランジスタＴ１は演算
増幅器ＯＰの非反転入力端子に接続され、一方基準トラ
ンジスタＴ２はその反転入力端子に接続される。演算増
幅器ＯＰの両入力端子は更に本発明の定義に応じてコン
デンサＣ３によってお互いに接続されている。両トラン
ジスタＴＩ。

Ｔ２の両コレクタはさらに分局器Ｔｅの初段の分周段Ｆ
Ｆｌの両入力端子のそれぞれ１つに接続されている。

第１図に示した例忙おいては、分周器Ｔｅは４個の分周
段ＦＦＩ〜ＦＦ４から構成されており、各分周段の出力
端子からは分周された信号を取出すことができる。それ
すれ１個の７リップフロンプから成る分周段ＦＦ　１　
、Ｐ　Ｆ２１・・・・・・は、デュアルカウンタまたは
分局器に適する公知の形態で、たとえばＪＫフリップフ
ロップとして構成することができる。

本発明にとって重要なことは、演算増幅器ＯＰの出力端
子は基準トランジスタ′ｒ２０ベース（または、ＭＯ８
形トランジスタを使用する場合には基準トランジスタＴ
２のゲート）に接続され、一方この基準トランジスタＴ
２の制御電極すなわちベースと基準電位（アース）とは
コンデンサＣ２を介して接続されることである。さらに
、差動増幅器ＴＩ　、Ｔ２の基準入力端には、既にはっ
きり示したように、抵抗Ｒｘを介して基準電位Ｕｒｅｆ
ならびに別の電位つまり差動増幅器ＴＩ、Ｔ２の信号入
力トランジスタＴ１のベースに供給される電位が印加さ
れる。　：□ 本発明による分周回路の第１図に示した実施例において
、唯一つの差動増幅器Ｔ１．Ｔ２の代わりに、差動増幅
器ＴＩ　、Ｔ２のタイプの差動増幅器が多数直列接続さ
れたカスケード接続体を使用する場合には、直列に接続
された抵抗ＲＸ、Ｒ”と基準電位Ｕｒｅｆと演算増幅器
ＯＰの出力端子とは初段の差動増幅器のトランジスタＴ
ｌ　、Ｔ２に接続され、そして演算増幅器の入力端子は
カスケード接続体の最終段の差動増幅器のコレクタに接
続される。そのカスケード接続体は分周器Ｔｅの初段の
分周段ＦＦＩを制御するために使われる。

第２図に示した実施例においては、前置増幅器は２個の
差動増幅器ＴＩ　、Ｔ２およびＴ３．Ｔ４から構成され
ており、これらの差動増幅器は上述した方法で接続され
ている◎第１図に示した抵抗Ｒｘ、Ｒ”はこの第２図に
おいては符号Ｒ２，Ｒ１として表わされている０第２の
差動増幅器Ｔ３゜Ｔ４は同様Ｋｎｐｎ）ランジスタから
成り、それらのトランジスタのエミッタは第２の共通の
電流源８ｔ２を介して基準電位（アース）に接続されて
おり、一方装置増幅器の信号出力端を形成するそれらの
コレクタにはそれぞれ１個の負荷抵抗Ｌ３゜Ｆ４を介し
て第１の供給電位Ｕ１が印加されている。トランジスタ
Ｔ３は初段の差動増幅器ＴＩ。

Ｔ２の信号人力トランジスタＴ　１によって％１１１御
され、トランジスタＴ４は同様に初段の差動増幅器Ｔｌ
、Ｔ２の基準入力トランジスタＴ２によって制御される
。トランジスタＴ３のコレクタはコレクタ接地形の第１
のトランジスタＴ５のベースを制御し、トランジスタＴ
４のコレクタは同様にコレクタ接地形の第２のトランジ
スタＴ６のベースを制御する。両トランジスタＴ５　、
Ｔ６はｎｐｎタイプである。前置増幅器が差動増幅器Ｔ
　Ｉ　、Ｔ２だけから構成される場合には、トランジス
タＴ５のベースは初段の差動増幅器ＴＩ　、Ｔ２の入力
トランジスタＴＩによって制御され、トランジスタＴ６
のベースは初段の差動増幅器’Ｉ’ｌ　、Ｔ２の基準ト
ランジスタＴ２によって直接制御される。

両トランジスタＴ５　、Ｔ６のエミッタはネ刀段の分周
段のそれぞれ１つの信号入力端に接続され、かつそれぞ
れ１つの抵抗Ｒ４またはＲ６を介してこの分周回路の基
準電位（アース）に接続されている０さらに、上述した
回路に基づいてエミッタホロワとして動作するトランジ
スタＴｓ、Ｔ６ｃＤエミッタはそれぞれ抵抗Ｒ３、Ｒ５
を介して演算増幅器ＯＦの両入力端子のそれぞれ１つに
接続される。その場合に図示した例においてはトランジ
スｌ　Ｔ　１つ−ｌすＴ３によって制御されるｎｐｎ）
ランジスタＴ５は抵抗Ｒ３を介して演算増幅器ＯＰの反
転入力端子に接続され、一方トランジスタＴ２つまりＴ
４によって制御されるトランジスタＴ６は抵抗Ｒをを介
して演算増幅器ＯＰの非反転入力端子に接続されている
。

分周器Ｔｅは同様にｎｐｎトランジスタから構成されて
いる。この例においては１つの分周段カニ図示されてい
るだけである。

この分局段においては、トランジスタＴ５力１ら与えら
れる入力は２個のトランジスタｔ６．ｔ７のベースに導
かれる。トランジスタｔ６は号１１のトランジスタｔ５
と共に差動増幅器ｔ５　、ｔ６を構成し、一方トランジ
スタｔ”７は別のトランジスタｔ８と共に差動増幅器ｔ
７．ｔｓを構成する。差動増幅器ｔ５　、ｔ６には定電
流源ｓｔ３が接続され、差動増幅器ｔ７　、ｔ６には定
電流源Ｓｔ４力感続されている。差動増幅器１５．ｔ６
は別の２つのトランジスタ対ｔ１．ｔ２および１３．ｔ
４を制御するために団われ、差動増幅器ｔ７．ｔ８は同
様に別の２つのトランジスタ対ｔ９．ｔｉｏおよび１１
１，１１２を制御するために使われる。

各トランジスタ対のトランジスタは、差動増幅器のトラ
ンジスタとは逆に、それらのコレクタがまとめられてそ
れぞれ１つの負荷抵抗Ｌ５〜Ｌ８を介して第１の供給電
位Ｕｌに接続されている。個々のトランジスタ１１〜ｔ
４のベースは、第２図に示されているように、トランジ
スタｔ９〜ｔ１２のベースに接続されている。さらに、
これらのトランジスタ対はそれらのトランジスタのエミ
ッタを介して制御される。分局段ＦＦＩの図示した構成
は公知であるので、詳細な説明は省略する。第２図に示
した分周段の出力はＡｌ　、Ａ２で示され、第１図に示
した分局器Ｔｅの出力はＡで示されている。

次に上記構成の作用効果について説明する。

抵抗Ｒ、Ｒ／またはＲ３，Ｒ５とコンデンサＣ３とから
成る回路構成はローパスフィルタを形成している。この
ローパスフィルタによって高周波信号が分離され、直流
電圧成分が演算増幅器ＯＰを制御する。演算増幅器ＯＰ
のプッシュプル電流出力は差動増幅器Ｔｌ　、Ｔ２にお
ける基準トランジスタのベースの所で、負荷抵抗Ｒ−Ｘ
またはＲ１゜Ｒ２を介して入力端におけるオフセット従
って分周器Ｔｅの初段の分周段ＦＦ１のトランジスタに
おけるオフセットを、制御増幅率に応じて残される残留
偏差に達するまで補償する。演算増幅器ＯＰの出力端子
を基準電位（アース）に接続するコンデンサＣ２はその
場合に次のような機能を有している。

（１）基準を固定化する。従って、高周波前置増幅器Ｔ
Ｉ　、Ｔ２またはＴＩ、Ｔ２．Ｔ３．’ｒ４は最大の増
幅器作用を有する。

（２）　　ハンチングを抑制するために動作点負帰還形
制御回路においてローパスフィルタ素子として作用する
。

【図面の簡単な説明】

第１図および第２図は本発明のそれぞれ異なる実施例の
回路図である。Ｔ１〜Ｔ６．ｔｌ〜ｔ１２・・・トランジスタ、５Ｂ−
ｓｔ４・・・電流源、　Ｒ、Ｒ’、　Ｒｘ　、Ｒ”、Ｒ
ｌ〜Ｒ６・・・抵抗、　ＯＰ・・・演算増幅器、　Ｔｅ
・・・分周器、　ＦＦ１〜ＦＦ４・・・フリップフロッ
プ、Ｃ１〜Ｃ３・・・コンデンサ、　Ｕｒｅｆ・・・基
準電位。

Claims

【特許請求の範囲】１）　入力信号が前置増幅器を介して直列接続された複
数の同種のフリップフロップから成る分周器の初段の分
周段の信号入力端子に与え、られる分周回路において、
差動増幅器（Ｔ１゜Ｔ２またはＴ１〜Ｔ４）として構成
された２つの出力を有する前置増幅器が、前記分周器（
Ｔｅ）の初段の分周段（ＦＦＩ）のそれぞれ１つの入力
端子を制御するために、および、それぞれ１つの抵抗（
Ｒ，Ｒ’またはＲ３、Ｒ５）を介して演算増幅器（ＯＰ
）の両入力端子のそれぞれ１つを制御するために設けら
れ、前−記演算増幅器（ＯＰ）の両入力端子はコンデ　
・ンサ（Ｃ３）を介してお互いに接続され、前記演算増
幅器（ＯＰ、＞の出力端子は容量（Ｃ２）を介して基準
電位に接続されかつ前記差動増幅器（ＴＩ　、Ｔ２）の
基準入力端（Ｔ２）に直接接続されることを特徴とする
分周回路。２）前記入力信号は前記差動増幅器（Ｔｉ、Ｔ２）Ｋコ
’／デフサ（Ｃ１）を介して与えられることを特徴とす
る特許請求の範囲第１項記載の分周回路。３）前記差動増幅器（Ｔ’ｌ　、Ｔ２）の信号入力端（
・Ｔｌ）はとの差動増幅器（Ｔ１．Ｔ２）の基、重入力
端（Ｔ２）Ｋ少なくとも１つの抵抗（Ｒｘ、、Ｒ＋また
はＲ１，Ｒ２５を介して接続されることを特徴とする特
許請求の範囲第１項または第２項記載の分周回路。４）前記差動増幅器（ＴＩ、Ｔ２）の信号入力端（Ｔ１
）は前記基準入力端（Ｔ２）に２つの抵抗（Ｒｘ、Ｒ矢
またはＲ１，Ｒ２）の直列接続を介して接続され、その
直列接続の分圧点には前記差動増幅器（ＴＩ、Ｔ２）の
基準入力端（Ｔ２）に与えるために設けられた基準電位
（Ｕｒｅｆ）が導かれていることを特徴とする特許請求
の範囲第３項記載の分周回路。５）前記演算増幅器および分周器（Ｔｅ　）を駆動する
だめの前記差動増幅器（Ｔ１１Ｔ２）はそれらの回路要
素を制御するために設けられた別の差動増幅器（Ｔ３．
Ｔ４）の入力端に接続されていることを特徴とする特許
請求の範囲第１項ないし第４項のいずれかの項記載の分
周回路。６）前記差動増幅器（ＴＩ　、Ｔ２）またはとの差動増
幅器の後に接続された別の差動増幅器（Ｔ３．Ｔ４）の
出力端子と前記演算増幅器（ＯＰ）の両入力端子のそれ
ぞれ１つとの間にはエミッタホロワ形トランジスタ（Ｔ
５゜Ｔ５）が接続され、そのトランジスタのエミッタ吻
＝咄−一は初段の分周段のそれぞれ１つの入力端子を駆
動するためにかつ前記演算増幅器（ＯＰ）の両入力端子
のそれぞれ１つを駆動するだめン使われ、その場合に前
記演算増幅器（ＯＰ）の両入力端子はそれぞれ１つの抵
抗（Ｒ３、Ｒ５）を介してそれぞれ付属のトランジスタ
（Ｔ５．Ｔ６）のエミッタに接続されていることを特徴
とする特許請求の範囲第１項ないし第５項のいずれかの
項記載の分周回路。