JPH0370909B2 - - Google Patents
Info
- Publication number
- JPH0370909B2 JPH0370909B2 JP59258858A JP25885884A JPH0370909B2 JP H0370909 B2 JPH0370909 B2 JP H0370909B2 JP 59258858 A JP59258858 A JP 59258858A JP 25885884 A JP25885884 A JP 25885884A JP H0370909 B2 JPH0370909 B2 JP H0370909B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- conductivity type
- impurity concentration
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
- H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
- H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
- H10F30/26—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having three or more potential barriers, e.g. photothyristors
- H10F30/263—Photothyristors
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、光で直流もしくは交流をオン・オフ
する双方向光スイツチに関し、特に電話回線網に
おける双方向のスイツチに利用されるものであ
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a bidirectional optical switch that turns on and off direct current or alternating current using light, and is particularly applicable to a bidirectional switch in a telephone line network. .
[従来の技術]
従来半導体双方向スイツチとしてはトライアツ
ク、ゲーテツド・ダイオード・スイツチ(Gated
Diode SWitch:以下GDSと略称する)がある。
トライアツクは交流信号を制御する半導体素子で
あり、広く応用されていることは周知である。
GDSは第14図に示される様な構造を一例とし、
交流信号の制御のみならず直流の遮断能力を持
ち、大電流サージに強い特徴を有する。第14図
において、1はポリシリコン基体、2は絶縁層、
3はπ型高抵抗層、4はp型拡散領域で、n型カ
ソード領域5を囲んでおり、6はカソード電極、
7はn型ゲート領域、8はゲート電極、9はp型
アノード領域、10はアノード電極、11はポリ
シリコン基板用電極である。π型高抵抗領域3内
にはn型ゲート7及びポリシリコン基板用電極1
1の電位によつて空乏層が形成され、p型アノー
ド領域9とp型拡散層4との間に電位障壁が形成
される。p型拡散層4の役割はn型カソード領域
5とn型ゲート領域7との間のパンチスルーを妨
止するためである。n型カソード5、pベース
4、π層3、n型ゲート7の間にnpπn接合によ
るバイポーラトランジスタが形成され、一方、p
アノード9、nゲート7、π層3、pベース4の
間には接合型pチヤンネルFETが形成されてい
る。n型ゲート7より電子を注入するとnゲート
7の直下のπ層3中に形成される電位障壁の高さ
が変化するため、前記pチヤンネルFETのpア
ノード9からの正孔電流が伝導度変調を受けるこ
とになり、pベース4が充電されてカソード5か
らの電子注入も引き起こされることになる。これ
によつてGDSはターン・オンする。GDSをター
ン・オフするには、n型ゲート領域7に正の電圧
を印加することによつてπ層3中に電位障壁を形
成すればよい。即ち、pアノード9からの正孔の
注入が遮断され、GDSはオフする。第14図に
示されGDSを2つ互いに並列に逆方向に接続し
たものはゲート電極での交流のみならず直流の遮
断能力を特つた双方向性スイツチとしての機能を
持つという特徴を有している。この様なGDSに
ついては、P.W.シヤツクル(P.W.Shackle)ら
によつて「500V モノリシツク バイデイレク
シヨナル 2×2 クロスポイントアレイ」(“A
500V Monolithic Bidirectional 2×2
Crosspoint Array”)1980年 アイ.トリプル.
イー(Proc.of the 1980 IEEE)国際固体素子回
路会議、170〜171頁(Int Solid−State Circuits
Conf .pp.170〜171)もしくはP.W.シヤツクル
(P.W.Shackle)らによつて「ニユー バレデイ
レクシヨナル ソリツド・ステート スイツチ
フオー テレホン ループ ブラント アプリケ
ーシヨン」(“A New Bidirectional Solid−
State SWitch for Telephone Loop Plant
Applications”)プロシーデイング オブ アイ.
トリプル.イー 69巻3号、1981年3月292頁〜
299頁(Proceedings of the IEEE、Vol.69、
No.3、March 1981、pp.292〜299)に示されて
いる。[Conventional technology] Conventional semiconductor bidirectional switches include triacs, gated diode switches, and gated diode switches.
There is a Diode Switch (hereinafter abbreviated as GDS).
Triacs are semiconductor devices that control alternating current signals, and it is well known that they are widely used.
An example of GDS is the structure shown in Figure 14.
It has the ability not only to control AC signals but also to interrupt DC signals, making it resistant to large current surges. In FIG. 14, 1 is a polysilicon base, 2 is an insulating layer,
3 is a π-type high resistance layer, 4 is a p-type diffusion region surrounding the n-type cathode region 5, 6 is a cathode electrode,
7 is an n-type gate region, 8 is a gate electrode, 9 is a p-type anode region, 10 is an anode electrode, and 11 is a polysilicon substrate electrode. An n-type gate 7 and a polysilicon substrate electrode 1 are provided in the π-type high resistance region 3.
A depletion layer is formed by the potential of 1, and a potential barrier is formed between the p-type anode region 9 and the p-type diffusion layer 4. The role of the p-type diffusion layer 4 is to prevent punch-through between the n-type cathode region 5 and the n-type gate region 7. A bipolar transistor is formed by an npπn junction between the n-type cathode 5, the p-base 4, the π-layer 3, and the n-type gate 7;
A junction type p-channel FET is formed between the anode 9, the n-gate 7, the π layer 3, and the p-base 4. When electrons are injected from the n-type gate 7, the height of the potential barrier formed in the π layer 3 directly under the n-gate 7 changes, so that the hole current from the p-anode 9 of the p-channel FET undergoes conductivity modulation. As a result, the p base 4 is charged and electron injection from the cathode 5 is also caused. This turns on the GDS. To turn off the GDS, a potential barrier can be created in the π layer 3 by applying a positive voltage to the n-type gate region 7. That is, the injection of holes from the p anode 9 is blocked, and the GDS is turned off. The one shown in Figure 14, in which two GDSs are connected in parallel with each other in opposite directions, has the feature of functioning as a bidirectional switch with the ability to cut off not only alternating current but also direct current at the gate electrode. There is. Regarding this kind of GDS, PWShackle et al.
500V Monolithic Bidirectional 2×2
Crosspoint Array”) 1980 I. Triple.
Int Solid-State Circuits, Proc. of the 1980 IEEE, pp. 170-171.
Conf. pp. 170-171) or by PWShackle et al.
“A New Bidirectional Solid-
State Switch for Telephone Loop Plant
Applications”) Proceedings of I.
triple. E Vol. 69, No. 3, March 1981, p. 292~
299 pages (Proceedings of the IEEE, Vol.69,
No. 3, March 1981, pp. 292-299).
GDSはゲートで直流もしくは交流をオン・オ
フできるため、ゲート電極にバイポーラフオトト
ランジスタを接続して光によるオフを行なう回路
形式も提案されている。第15図がその一例であ
る。 Since GDS can turn on and off direct current or alternating current at the gate, a circuit format has also been proposed in which a bipolar phototransistor is connected to the gate electrode to turn it off using light. FIG. 15 is an example.
一方、トライアツクを光で制御する光トライア
ツクも提案されている。L.ライポレド(L.
Leipold)らによつて「600V/5A 電界効果ト
ランジスタ:トリガード ラテラルオプト・トラ
イアツク」(“600v/5A FET−Triggered
Lateral Opto−Triac”)、テクニカル ダイジエ
スト アイ.トリプル.イー、国際電子デバイス
会議、1982年、261〜263頁(Tech.Digest of
IEEE IEDM 1982、pp.261〜263)には、パワー
MOSゲート構造による集積化構造が示されてい
る。しかし、トライアツクは交流の制御に用いら
れるものであつて、直流の遮断はできない。又、
従来の光トリガ用・光クエンチSIサイリスタでは
双方向の光によるオン・オフはできなかつた。 On the other hand, optical triaxes have also been proposed in which the triaxes are controlled by light. L. leiporedo (L.
“600V/5A Field Effect Transistor: Triggered Lateral Opto Triax”
Lateral Opto-Triac”), Technical Digest I.Triple.E, International Electronic Devices Conference, 1982, pp. 261-263 (Tech.Digest of
IEEE IEDM 1982, pp. 261-263)
An integrated structure with a MOS gate structure is shown. However, triaxes are used to control alternating current and cannot cut off direct current. or,
Conventional optical trigger and optical quench SI thyristors cannot be turned on and off by bidirectional light.
[発明が解決しようとする問題点]
従来の半導体双方向スイツチにおいては、直流
及び交流を光でオンし、光でオフするものは提案
されていなかつた。即ち、トライアツクでは交流
を制御するものであつて、光によるトリガ方式及
び集積化デバイス構造は提案されているが、直流
信号を光で制御することはできなかつた。一方、
GDSは直流及び交流を双方向にスイツチするこ
とができるが、そのスイツチ方式としてゲートを
電気的にオン・オフするものが主に行なわれてお
り、一部、光でオフする方式も提案されている
が、光だけでオンもオフもするものは提案されて
いない。GDSを光でオンする直接トリガ方式の
提案もなされていない。[Problems to be Solved by the Invention] Among conventional semiconductor bidirectional switches, no one has been proposed that turns on direct current and alternating current with light and turns them off with light. That is, triax controls alternating current signals, and although optical trigger systems and integrated device structures have been proposed, it has not been possible to control direct current signals using light. on the other hand,
GDS can switch direct current and alternating current in both directions, but the main switching method is to turn the gate on and off electrically, and some methods have also been proposed to turn it off using light. However, nothing has been proposed that turns on and off using light alone. There has also been no proposal for a direct trigger method that turns on the GDS with light.
[発明の構成]
[問題点を解決するための手段]
直流及び交流を双方向でスイツチさせるために
本発明では自己消弧型電力用半導体デバイスであ
る所の光トリガ・光クエンチ静電誘導サイリスタ
(光トリガ・光クエンチSIサイリスタ)を2つ互
いに逆並列に接続もしくは集積化された構成もし
くは構造を一単位とする。光トリガ・光クエンチ
SIサイリスタは、直流を光だけでオン・オフする
機能を有するため、このサイリスタを2つアノー
ドとカソードを逆並列に接続もしくは集積化され
た構成もしくは構造によつて、直流及び交流を双
方向で光でオンし、光でオフする双方向光スイツ
チが得られるわけである。[Structure of the Invention] [Means for Solving the Problems] In order to switch direct current and alternating current in both directions, the present invention uses a light-triggered/light-quenched electrostatic induction thyristor, which is a self-extinguishing power semiconductor device. One unit is a configuration or structure in which two (light trigger/light quench SI thyristors) are connected or integrated in antiparallel to each other. Light trigger/light quench
SI thyristors have the ability to turn on and off direct current using only light, so by connecting two thyristors with their anodes and cathodes in antiparallel or integrating them, it is possible to turn direct current and alternating current on and off in both directions. This results in a bidirectional optical switch that is turned on by light and turned off by light.
[作 用]
本発明による双方向光スイツチの構成は光トリ
ガ・光クエンチSIサイリスタを2つアノードとカ
ソードを逆並列に接続したものを基本的には一単
位としている。[Function] The configuration of the bidirectional optical switch according to the present invention is basically one unit consisting of two optical trigger/optical quench SI thyristors with their anodes and cathodes connected in antiparallel.
光でオンする場合には、直接SIサイリスタに光
照射する直接光トリガ方式と、SIサイリスタのゲ
ート部分に接続もしくは集積化接続された光感応
素子(トリガ用光感応素子)に光を照射して、SI
サイリスタのゲート部分を増幅ドライブする増幅
ゲート方式がある。本発明による双方向スイツチ
のゲートは2つのSIサイリスタのゲートを共通ゲ
ートとしても、あるいは別々のゲートとして別々
の増幅用光感応素子を用いてもよい。この第1光
感応素子としては静電誘導ホトトランジスタ、静
電誘導ホトサイリスタ、ホトサイリスタ、バイポ
ーラトトランジスタ、pinホトダイオード、シヨ
ツトキーダイオード、アバランシエホトダイオー
ド、ホトコンダクタ、ヘテロ接合ホトトランジス
タ、あるいは、さらにバイポーラホトダーリント
ン構成、静電誘導ホトトランジスタによるホトダ
ーリントン構成、pin−JFET、pin−JSIT構成
等々の光に感応する素子であればよい。望ましく
は、高速・高感度なものがよい。 When turning on with light, there are two methods: a direct light trigger method that directly irradiates the SI thyristor with light, and a method that irradiates light onto a photosensitive element (trigger photosensitive element) that is connected or integrated to the gate of the SI thyristor. , S.I.
There is an amplification gate method that amplifies and drives the gate portion of a thyristor. As for the gates of the bidirectional switch according to the present invention, the gates of the two SI thyristors may be a common gate, or separate gates may be provided using separate photosensitive elements for amplification. The first photosensitive element may be an electrostatic induction phototransistor, an electrostatic induction photothyristor, a photothyristor, a bipolar transistor, a pin photodiode, a Schottky diode, an avalanche photodiode, a photoconductor, a heterojunction phototransistor, or Any element that is sensitive to light may be used, such as a bipolar photodarlington configuration, a photodarlington configuration using an electrostatic induction phototransistor, a pin-JFET, a pin-JSIT configuration, or the like. Preferably, it is high speed and highly sensitive.
光でオフする場合には、SIサイリスタのゲート
部分に接続もしくは集積化された別の光感応素子
(クエンチ用光感応素子)に光を照射してオン状
態にあるSIサイリスタのゲート領域に蓄積された
キヤリアを引き抜くことで双方向スイツチをオフ
することができる。この第2の光感応素子として
も前記第1の光感応素子として述べたものでよ
い。2つの光トリガ・光クエンチSIサイリスタの
アノード・カソードをそれぞれ逆並列接続とする
ことから、まず双方向性が生まれる。即ち、交流
信号の制御が可能となる。片方のSIサイリスタだ
けでは電気的極性が一方向の信号のみの制御であ
るが、他方のSIサイリスタの働きによつて逆方向
の信号の制御もできるようになる。さらにSIサイ
リスタ本来の性能としての直流遮断能力も発揮さ
れ直流成分が重畳された交流信号の制御もできる
ようになる。このような双方向性のスイツチに際
し、ゲートを電気的にオン・オフする方式に変わ
つて光で制御することが周返の制御回路と信号ス
イツチ部分の電気的分離、耐雑音性、また周辺制
御回路の簡略化の点で優れている。同時に2つの
サイリスタをスイツチオンさせる点では、光トリ
ガ方式が優れている。スイツチオフ時にはクエン
チ用光感応素子への光トリガだけでよい。 When turning off with light, light is irradiated to another photosensitive element (quenching photosensitive element) connected or integrated with the gate of the SI thyristor, and the light is accumulated in the gate area of the SI thyristor that is in the on state. The two-way switch can be turned off by pulling out the carrier. The second photosensitive element may be the one described above as the first photosensitive element. First, bidirectionality is created by connecting the anodes and cathodes of the two optically triggered and optically quenched SI thyristors in antiparallel. That is, it becomes possible to control AC signals. With only one SI thyristor, signals with electrical polarity in one direction can be controlled, but by the action of the other SI thyristor, signals in the opposite direction can also be controlled. Furthermore, the SI thyristor's inherent ability to cut off direct current is demonstrated, making it possible to control alternating current signals with superimposed direct current components. For such bidirectional switches, it is possible to control the gates by light instead of electrically turning them on and off, which improves electrical separation between the control circuit and the signal switch, noise resistance, and peripheral control. It is superior in terms of circuit simplification. The optical trigger method is superior in that it switches on two thyristors at the same time. At the time of switch-off, only a light trigger to the quenching photosensitive element is required.
本発明による双方向光スイツチでは、直流もし
くは交流信号を双方向に光だけでスイツチオン・
スイツチオフするという動作を行なえるわけであ
る。本発明の構成要素の一部である光トリガ・光
クエンチSIサイリスタについては本発明者らによ
る論文、西澤、玉蟲、野中「光制御可能なサイリ
スタ:光トリガ及び光クエンチ可能な静電誘導光
サイリスタ」1984年 国際固体素子・材料コンフ
アレンス 321頁〜324頁(J.Nishizawa、T.
Tamamushi and K.Nonaka“Totally Light
Controlled Thyristor−OpticallyTriggerable
and Optically Quenchable Static Induction
Photo−Thyristor”Proc.of the 1984 Int.Conf.
on Solide−State Devices and Materials
(ICSSDM1984)pp.321〜324)に述べられてい
る。 The bidirectional optical switch according to the present invention can switch DC or AC signals in both directions using only light.
This allows you to perform the action of switching off. The light-triggered/light-quenched SI thyristor, which is a component of the present invention, is described in the paper by the present inventors, Nishizawa, Tamamushi, and Nonaka, "Light-controllable thyristor: Light-triggered and light-quenchable electrostatic induction light thyristor. ” 1984 International Solid State Devices and Materials Conference pp. 321-324 (J. Nishizawa, T.
Tamamushi and K.Nonaka“Totally Light”
Controlled Thyristor−Optically Triggerable
and Optically Quenchable Static Induction
Photo−Thyristor”Proc.of the 1984 Int.Conf.
on Solide−State Devices and Materials
(ICSSDM1984) pp.321-324).
[実施例]
第1図は本発明による双方向光スイツチの別の
実施例を示し、aは回路構成例、bは動作波形例
を示す。第1図においてSIサイリスタ12及び1
3のゲート端子に接続された別の光感応素子2
0,21への同時に光トリガパルスLT14及び
15をそれぞれ照射することによつてSIサイリス
タ12及び13を同時に導通させる。光トリガ用
素子としてpチヤンネル静電誘導ホトトランジス
タ20,21を用いる例が示されている。本実施
例の構成では、SIサイリスタを直接光トリガする
場合に比べターン・オン延長時間を短くすること
ができ、高速化されるが、構成要素が増えるため
複雑となる。第1図bは動作波形例を示す。[Embodiment] FIG. 1 shows another embodiment of the bidirectional optical switch according to the present invention, in which a shows an example of a circuit configuration and b shows an example of operating waveforms. In Fig. 1, SI thyristors 12 and 1
Another photosensitive element 2 connected to the gate terminal of 3
The SI thyristors 12 and 13 are made conductive at the same time by simultaneously applying optical trigger pulses LT14 and LT15 to 0 and LT21, respectively. An example is shown in which p-channel electrostatic induction phototransistors 20 and 21 are used as optical trigger elements. With the configuration of this embodiment, the turn-on extension time can be shortened and the operation speed can be increased compared to the case where the SI thyristor is directly triggered by light, but it is complicated because the number of components increases. FIG. 1b shows an example of operating waveforms.
第2図aは本発明による双方向光スイツチの回
路構成の一例でbは、本発明による双方向光スイ
ツチの動作波形例を示している。光トリガ可能な
SIサイリスタ12及び13の主電極であるカソー
ド、アノード端子はそれぞれ逆並列になるように
T1端子、T2端子に接続されている。またゲー
ト端子にはそれぞれクエンチ用光感応素子として
この例ではpチヤンネルの静電誘導ホトトランジ
スタ16及び17が接続されている。 FIG. 2a shows an example of a circuit configuration of a bidirectional optical switch according to the present invention, and FIG. 2b shows an example of operating waveforms of the bidirectional optical switch according to the present invention. light triggerable
The cathode and anode terminals, which are the main electrodes of the SI thyristors 12 and 13, are connected to the T1 and T2 terminals in antiparallel fashion, respectively. Further, in this example, p-channel electrostatic induction phototransistors 16 and 17 are connected to the gate terminals as quenching photosensitive elements, respectively.
トリガ用光パルスLT14及び15は同時にそ
れぞれSIサイリスタ12及び13に照射される。
これによつてT1端子とT2端子間は双方向に導
通する。 The trigger light pulses LT14 and LT15 are simultaneously applied to the SI thyristors 12 and 13, respectively.
This causes bidirectional conduction between the T1 terminal and the T2 terminal.
次にクエンチ用光パルスLQ18及び19が同
時にそれぞれクエンチ用pチヤンネル静電誘導ホ
トトランジスタ16及び17に照射されると、そ
れぞれのSIサイリスタ12及び13のゲート端子
にオン状態において蓄積されていたキヤリアがp
チヤンネルSIホトトランジスタ16及び17を通
して放電されるためSIサイリスタ12及び13は
同時にオフする。 Next, when the quenching light pulses LQ18 and 19 are simultaneously applied to the quenching p-channel electrostatic induction phototransistors 16 and 17, the carriers accumulated in the gate terminals of the SI thyristors 12 and 13 in the on state are removed. p
Since the discharge occurs through the channel SI phototransistors 16 and 17, the SI thyristors 12 and 13 are turned off at the same time.
第2図bにはT1端子の交流信号(直流成分が
重畳されていてもよい)がT2端子へトリガパル
スLTとクエンチパルスLQの間だけ伝搬されて行
く様子が示されている。 FIG. 2b shows how the AC signal at the T1 terminal (a DC component may be superimposed) is propagated to the T2 terminal only between the trigger pulse LT and the quench pulse LQ.
第1図及び第2図に示された実施例において
は、2つの逆並例接続されたSIサイリスタのゲー
トは別々の端子として構成される例を示したが、
もつと簡単化するためには共通に接続されていて
もよい。この時には、第1図のクエンチ用光感応
素子16もしくは17の一方は省略され、簡単化
される。同様に第2図のトリガ用光感応素子20
もしくは21の一方も省略できる。 In the embodiments shown in FIGS. 1 and 2, the gates of two SI thyristors connected in an antiparallel manner are configured as separate terminals, but
For simplicity, they may be connected in common. At this time, one of the quenching photosensitive elements 16 and 17 shown in FIG. 1 is omitted and simplified. Similarly, the trigger photosensitive element 20 in FIG.
Alternatively, one of 21 can also be omitted.
また、第1図、第2図の実施例に示した光感応
素子16,17,20,21はpチヤンネルSIホ
トトランジスタに限るものではなく、前述の如
く、SIホトサイリスタ、バイポーラホトトランジ
スタ等の光に感応するものであればよい。 Furthermore, the photosensitive elements 16, 17, 20, 21 shown in the embodiments of FIGS. 1 and 2 are not limited to p-channel SI phototransistors, but may be SI photothyristors, bipolar phototransistors, etc., as described above. Any material that is sensitive to light may be used.
また、第1図、第2図の実施例に示した2つの
SIサイリスタと他の光感応素子は電気的に接続さ
れていれば良く、集積化されていてもよい。 In addition, the two
The SI thyristor and other photosensitive elements only need to be electrically connected, and may be integrated.
またSIサイリスタには単一ゲート型とダブルゲ
ート型の2通りがある。ダブルゲート型は構造的
にはゲートが2つ存在し、カソードからの電子注
入を制御する第一ゲートに加えアノードからの正
孔注入も制御する第二ゲートを具備している。第
1図第2図の実施例においては単一ゲート型SIサ
イリスタについて示されているが、当然ダブルゲ
ート型SIサイリスタを逆並列接続し、光だけでオ
ン・オフする双方向光スイツチも本発明に含まれ
る。また第一ゲートもしくは第二ゲートの一方だ
けをゲート端子として使用し、他方のゲートは浮
遊状態としておくSIサイリスタも存在する。特に
第二ゲートだけをゲートとして使用し、第一ゲー
トを浮遊状態としておく構成のダブルゲート型SI
サイリスタの場合には、ゲート信号のオン・オフ
時の電位の極性は第一ゲートのみを用いる場合に
比べ逆となる。第1図においてクエンチ用光感応
素子16,17の主電極の(−)符号はこの場合
は(+)符号となる。また第2図においてトリガ
用光感応素子20,21の主電極の(+)符号は
(−)符号となる。 There are also two types of SI thyristors: single gate type and double gate type. The double gate type has two gates in terms of structure, including a first gate that controls electron injection from the cathode and a second gate that also controls hole injection from the anode. Although the embodiments shown in Fig. 1 and Fig. 2 show a single gate type SI thyristor, the present invention also includes a bidirectional optical switch in which double gate type SI thyristors are connected in antiparallel and turned on and off only by light. include. There are also SI thyristors in which only one of the first gate or the second gate is used as a gate terminal, and the other gate is left in a floating state. In particular, double-gate type SI with a configuration in which only the second gate is used as a gate and the first gate is left in a floating state.
In the case of a thyristor, the polarity of the potential when the gate signal is turned on and off is opposite to that when only the first gate is used. In FIG. 1, the (-) sign of the main electrodes of the quench photosensitive elements 16 and 17 becomes a (+) sign in this case. Further, in FIG. 2, the (+) sign of the main electrodes of the trigger photosensitive elements 20, 21 becomes a (-) sign.
第3図乃至第5図は本発明による双方向光スイ
ツチを縦型集積化構成した場合の実施例を示し、
第6図乃至第13図は横型集積化構成した場合の
実施例を示している。第3図は、埋め込みゲート
型単一ゲートSIサイリスタを2つ逆並列となるよ
うに集積化した一例であり、各々のサイリスタの
ゲート部分にはクエンチ用pチヤンネルSIホトト
ランジスタが集積化されている。第一のSIサイリ
スタは、n+カソード領域33、p+埋め込みゲー
ト領域30、n-高抵抗層32、p+アノード領域
35から形成され、第2のSIサイリスタはn+カ
ソード領域34、p+埋め込みゲート領域31、
n-高抵抗層32、p+アノード領域36から形成
されている。n+カソード領域33及び34への
電極部分56及び58にはトリガ用光パルスLT
47,48の侵入窓57,59が形成されてい
る。2つのSIサイリスタは互いに主電極が逆並列
接続されるようにカソード電極56とアノード電
極55が共通になされ、カソード電極58とアノ
ード電極60が共通になされ、それぞれ双方向ス
イツチの主端子T1,T2となつている。p+ゲ
ート領域30と共通の埋め込み層301はクエン
チ用光感応素子の主電極の一方となつており、
p-チヤンネル、層38p+主電極領域42、n+ゲ
ート領域41との間でpチヤンネルSIホトトラン
ジスタが形成されている。同様にp+埋め込み層
311、p-チヤンネル層40、p+主電極領域5
0、n+ゲート51との間で別のクエンチ用pチ
ヤンネルSIホトトランジスタが形成されている。
各々のクエンチ用SIホトトランジスタには、クエ
ンチ用光パルスLQ46及び49が照射されるよ
うになされている。460,470,480,4
90はそれぞれ光パルスLQ46、LT47、LT
48、LQ49を導入する光フアイバを示してい
る。当然光を導入する手段であればなんでもよ
い。43及び44はクエンチ用SIホトトランジス
タのゲート電極と主電極を示す。又52及び53
も他のクエンチ用SIホトトランジスタのゲート電
極と主電極である。43,44,52,53の電
極は一部分に透明電極を含むように構成されてい
てもよい。37及び39はn-高抵抗層である。
61,62は分離領域を示している。又400は
絶縁層を示している。 3 to 5 show embodiments of the bidirectional optical switch according to the present invention in a vertically integrated configuration,
FIG. 6 to FIG. 13 show an embodiment in a horizontal integrated configuration. Figure 3 is an example of two buried-gate single-gate SI thyristors integrated in antiparallel, and a quench p-channel SI phototransistor is integrated in the gate of each thyristor. . The first SI thyristor is formed from an n + cathode region 33, a p + buried gate region 30, an n- high resistance layer 32, a p + anode region 35, and the second SI thyristor is formed from an n + cathode region 34, a p + buried gate region 31,
It is formed of an n - high resistance layer 32 and a p + anode region 36 . The electrode portions 56 and 58 to the n + cathode regions 33 and 34 are connected to the trigger light pulse LT.
47, 48 and entry windows 57, 59 are formed. The two SI thyristors have a common cathode electrode 56 and an anode electrode 55 so that their main electrodes are connected in reverse parallel to each other, and a common cathode electrode 58 and an anode electrode 60, respectively, and are connected to the main terminals T1 and T2 of the bidirectional switch, respectively. It is becoming. A buried layer 301 common to the p + gate region 30 serves as one of the main electrodes of the quenching photosensitive element,
A p - channel SI phototransistor is formed between the p-channel, layer 38p + main electrode region 42, and n + gate region 41. Similarly, p + buried layer 311, p - channel layer 40, p + main electrode region 5
Another quenching p-channel SI phototransistor is formed between the 0 and n + gates 51.
Each quenching SI phototransistor is irradiated with quenching light pulses LQ46 and 49. 460,470,480,4
90 are optical pulses LQ46, LT47, LT respectively
48, an optical fiber introducing LQ49 is shown. Of course, any means for introducing light may be used. 43 and 44 indicate the gate electrode and main electrode of the quenching SI phototransistor. Also 52 and 53
are also the gate electrode and main electrode of another quenching SI phototransistor. The electrodes 43, 44, 52, and 53 may be configured to partially include a transparent electrode. 37 and 39 are n - high resistance layers.
61 and 62 indicate separation areas. Further, 400 indicates an insulating layer.
第3図の実施例の回路構成は第1図aに示され
ている。 The circuit configuration of the embodiment of FIG. 3 is shown in FIG. 1a.
第4図は、平面ゲート型単一ゲートSIサイリス
タによる双方向光スイツチの縦型集積化構造例を
示す。p+ゲート領域30,31とn+カソード領
域33,34がそれぞれ同一面上に形成されてい
る。又300,310はそれぞれのp+ゲート領
域30,31へのゲート電極である。電極30
0,56,310,58は透明電極を一部分に含
むようなものが望ましい。他の領域は第3図の実
施例と重複するため説明を省略する。 FIG. 4 shows an example of a vertically integrated structure of a bidirectional optical switch using a planar gate type single gate SI thyristor. P + gate regions 30, 31 and n + cathode regions 33, 34 are formed on the same plane, respectively. Further, 300 and 310 are gate electrodes to the p + gate regions 30 and 31, respectively. electrode 30
It is desirable that 0, 56, 310, and 58 partially include a transparent electrode. Other areas overlap with those of the embodiment shown in FIG. 3, so their explanation will be omitted.
第5図は切り込みゲートSIサイリスタによる双
方向光スイツチの縦型集積化構造例を示す。SIサ
イリスタのケート領域30,31及びカソード領
域33,34のそれぞれの間が切り込まれてい
る。他の部分は第3図及び第4図の実施例と重複
するため説明を省略する。 FIG. 5 shows an example of a vertically integrated structure of a bidirectional optical switch using a cut-gate SI thyristor. A cut is made between each of the gate regions 30, 31 and cathode regions 33, 34 of the SI thyristor. Other parts are the same as those of the embodiment shown in FIGS. 3 and 4, so their explanation will be omitted.
第3図乃至第5図の実施例では、クエンチ用光
感応素子を集積化する構造を示したが、同様の構
成で、トリガ用光感応素子も集積化することがで
きることは明らかである。 In the embodiments shown in FIGS. 3 to 5, a structure is shown in which the quenching photosensitive element is integrated, but it is clear that the triggering photosensitive element can also be integrated with a similar structure.
第6図は本発明による双方向光スイツチを横型
集積化構成した例である。ポリシリコン70中に
絶縁層71を介して島状に形成された高抵抗半導
体層72及び73中にそれぞれ光トリガ可能なSI
サイリスタが形成されている。77及び76は
n+カソード領域を示し、79及び81はp+アノ
ード領域である。ここに示されたSIサイリスタは
ゲート領域が2つ存在するダブルゲート型が示さ
れている。すなわち、n+カソード領域77から
の電子注入を制御するp+ゲート領域74と、p+
アノード領域79からの正孔注入を制御するn+
ゲート領域78である。第1ゲートのp+ゲート
領域74は浮遊状態となされているが、ノーマリ
オフのSITゲート構造となつている。第2ゲート
のn+ゲート領域78とポリシリコン層70の電
位によつて高抵抗層72中には電位障壁が形成さ
れている。同様にp+ゲート領域75は他のサイ
リスタの第1ゲート、n+ゲート領域80は第2
ゲートとなつている。更に双方向性を持たせるた
めに、第1のサイリスタのカソード電極84は第
2のサイリスタのアノード電極82と共通に、第
1のサイリスタのアノード電極85は第2のサイ
リスタのカソード電極83と共通に接続され、
各々T1端子、T2端子として双方向光スイツチ
の主端子となつている。第6図の実施例ではゲー
ト電極86及び87は共通になされている。第6
図は2つの光トリガ可能なSIサイリスタを直接ト
リガする実施例を示しており、光フアイバ90,
91によつて導入された光トリガパルスLT92,
LT93によつて2つのサイリスタは同時に導通
する。高抵抗層72,73中で発生した電子・正
孔対のうち、電子はn+ゲート領域78,80に
蓄積され、正孔はp+ゲート領域74,75に蓄
積される。これらのp+ゲート、n+ゲートにキヤ
リアが蓄積されるに従つて、n+カソード領域7
7,76からはそれぞれ高抵抗層72及び73に
向けて電子の注入を引き起し、一方、p+アノー
ド領域79,81からは正孔の注入を引き起す。
すなわち、光トリガによつて発生した電子・正孔
対の両方がサイリスタをオンさせるのに有効に働
くわけである。オフ状態において高抵抗チヤンネ
ル中に生成されていた電位障壁は電子・正孔対の
p+ゲート74,75、n+ゲート78,80への
蓄積とともにゲートによる静電誘導効果によつて
引き下げられ、ゲートの電位がターン・オン閾値
電圧を越えるとSIサイリスタは光ターン・オンす
る。SITゲート構造の持つ光トリガ感度は従来の
バイポーラベース構造のそれに比べ非常に大きい
ことが明らかとなつており、又ターン・オン閾値
も低い。クエンチ用光感応素子は第6図には示さ
れていないが、共通ゲート端子G2に外部から接
続しても、又後述の如く集積化することも当然可
能である。 FIG. 6 shows an example of a horizontally integrated bidirectional optical switch according to the present invention. Photo-triggerable SI is formed in high-resistance semiconductor layers 72 and 73 formed in an island shape in polysilicon 70 with an insulating layer 71 interposed therebetween.
A thyristor is formed. 77 and 76 are
The n + cathode region is shown, and 79 and 81 are the p + anode regions. The SI thyristor shown here is a double gate type with two gate regions. That is, the p + gate region 74 controls electron injection from the n + cathode region 77, and the p +
n + controlling hole injection from anode region 79
This is the gate region 78. Although the p + gate region 74 of the first gate is in a floating state, it has a normally-off SIT gate structure. A potential barrier is formed in the high resistance layer 72 by the potentials of the n + gate region 78 of the second gate and the polysilicon layer 70 . Similarly, the p + gate region 75 is the first gate of another thyristor, and the n + gate region 80 is the second gate.
It is a gate. Furthermore, to provide bidirectionality, the cathode electrode 84 of the first thyristor is common to the anode electrode 82 of the second thyristor, and the anode electrode 85 of the first thyristor is common to the cathode electrode 83 of the second thyristor. connected to,
The T1 terminal and T2 terminal serve as the main terminals of the bidirectional optical switch, respectively. In the embodiment of FIG. 6, gate electrodes 86 and 87 are common. 6th
The figure shows an example of directly triggering two optically triggerable SI thyristors, with optical fibers 90,
Optical trigger pulse LT92 introduced by 91,
The two thyristors are made conductive at the same time by LT93. Of the electron-hole pairs generated in the high resistance layers 72 and 73, electrons are accumulated in the n + gate regions 78 and 80, and holes are accumulated in the p + gate regions 74 and 75. As carriers accumulate in these p + gates and n + gates, the n + cathode region 7
Electrons are caused to be injected from 7 and 76 toward high resistance layers 72 and 73, respectively, while holes are injected from p + anode regions 79 and 81, respectively.
That is, both electron-hole pairs generated by the optical trigger work effectively to turn on the thyristor. The potential barrier generated in the high-resistance channel in the off state is
The SI thyristor photo-turns on when the gate potential exceeds the turn-on threshold voltage, which is pulled down by the electrostatic induction effect by the gates along with the accumulation in the p + gates 74, 75 and n + gates 78, 80. It has been shown that the optical trigger sensitivity of the SIT gate structure is much greater than that of conventional bipolar-based structures, and the turn-on threshold is also lower. Although the quenching photosensitive element is not shown in FIG. 6, it is of course possible to connect it to the common gate terminal G2 from the outside or to integrate it as described later.
第7図は本発明による双方向光スイツチの別の
横型集積化構造例を示す。但し、各部分において
第6図と共通する部分は同じ数字で示されてい
る。第7図では、第6図と同様の光トリガ可能な
ダブルゲート型SIサイリスタを2つ逆並列に接続
した集積化構造が示されているが、双方向光スイ
ツチのゲートとしてp+ゲート領域74及び75
の電極88及び89を共通接続して用いている。
すなわちSIサイリスタのカソードn+領域77及
び76からの電子の注入を制御するための第1ゲ
ートp+領域74,75が双方向光スイツチの共
通ゲートとなつており、第2ゲートであるところ
のn+領域78及び80はノーマリオフのSITゲー
ト構造として浮遊状態になされているわけであ
る。ダブルゲート型SIサイリスタでは第1ゲート
だけをゲートとして使用しても、或いは前述の第
6図の実施例の如く第2ゲートだけをゲートとし
て使用しても良いわけである。当然のことなが
ら、配線は複雑となるが、第1及び第2のゲート
を両方とも使用し、それぞれにクエンチ用光感応
素子を接続もしくは集積化しても良い。 FIG. 7 shows another horizontally integrated structure example of a bidirectional optical switch according to the present invention. However, in each part, parts common to those in FIG. 6 are indicated by the same numbers. FIG. 7 shows an integrated structure in which two optically triggerable double-gate SI thyristors are connected in antiparallel, similar to that in FIG . and 75
The electrodes 88 and 89 are commonly connected and used.
In other words, the first gate p + regions 74 and 75 for controlling the injection of electrons from the cathode n + regions 77 and 76 of the SI thyristor serve as the common gate of the bidirectional optical switch, and the second gate serves as the common gate of the bidirectional optical switch. The n + regions 78 and 80 are in a floating state as a normally-off SIT gate structure. In a double gate type SI thyristor, only the first gate may be used as a gate, or only the second gate may be used as a gate as in the embodiment shown in FIG. 6 described above. Naturally, the wiring becomes complicated, but both the first and second gates may be used and a quenching photosensitive element may be connected or integrated with each of them.
第8図はSIサイリスタ部分とクエンチ用nチヤ
ンネルSIホトトランジスタの集積化構造を示して
おり、第6図の実施例においてクエンチ用光感応
素子を更に集積化する実施例である。第6図の各
部分と共通する部分は同じ数字で示されている。
第8図においてnチヤンネルSIホトトランジスタ
はポリシリコン層70中に絶縁層71を介して島
状に形成された高抵抗半導体領域100中に形成
されている。n+領域103は主電極の一方を示
し、電極108を介してSIサイリスタのn+ゲー
ト電極86に共通になされている。p+領域10
2はクエンチ用SIホトトランジスタのゲートを示
し、n+領域104及び105は他方の主電極を
示している。107はそのゲート電極、106は
その主電極端子である。第6図の如く構成された
双方向光スイツチを光でオフするためにはオン状
態にあるSIサイリスタをオフさせればよいから、
第8図のクエンチ用SIホトトランジスタを光フア
イバ94によつて導入される光クエンチパルス
LQ95によつて、光オンさせればよい。光クエ
ンチパルスLQ95によつて高抵抗層中で発生し
た電子・正孔対のうち正孔がp+ゲート領域10
2に蓄積されるため、p+ゲート102の電位を
正方向に上昇させることになり、n+領域103
よりn+領域105及び104に向けて電子が流
れることになる。すなわち、オン状態にある双方
向光スイツチのn+ゲート部分78に蓄積されて
いた電子がクエンチ用SIホトトランジスタを通し
て放電されることになり、SIサイリスタ部分は光
によつてオフされる。すなわち、双方向光スイツ
チもオフされるわけである。 FIG. 8 shows an integrated structure of an SI thyristor portion and an n-channel SI phototransistor for quenching, and is an embodiment in which a photosensitive element for quenching is further integrated in the embodiment of FIG. 6. Parts common to each part in FIG. 6 are indicated by the same numerals.
In FIG. 8, an n-channel SI phototransistor is formed in a high-resistance semiconductor region 100 formed in an island shape in a polysilicon layer 70 with an insulating layer 71 interposed therebetween. The n + region 103 represents one of the main electrodes and is commonly connected to the n + gate electrode 86 of the SI thyristor via the electrode 108 . p + area 10
2 indicates the gate of the quenching SI phototransistor, and n + regions 104 and 105 indicate the other main electrode. 107 is its gate electrode, and 106 is its main electrode terminal. In order to turn off the bidirectional optical switch configured as shown in Fig. 6 using light, it is sufficient to turn off the SI thyristor that is in the on state.
A light quench pulse is introduced into the quenching SI phototransistor shown in FIG. 8 by an optical fiber 94.
All you have to do is turn on the light using LQ95. Among the electron-hole pairs generated in the high-resistance layer by the optical quench pulse LQ95, the hole is in the p + gate region 10.
2, the potential of the p + gate 102 increases in the positive direction, and the potential of the n + region 103 increases.
Electrons will flow more toward the n + regions 105 and 104. That is, the electrons accumulated in the n + gate portion 78 of the bidirectional optical switch in the on state are discharged through the quenching SI phototransistor, and the SI thyristor portion is turned off by the light. In other words, the bidirectional optical switch is also turned off.
第9図は第2図の実施例において説明したとこ
の別のトリガ用光感応素子を用いてSIサイリスタ
のゲート部分を増幅光トリガする集積化実施例を
示している。第8図と組み合わせることによつて
第2図の実施例を集積化することに相当してい
る。但し、SIサイリスタのゲートはn+ゲート7
8であるため、nチヤンネルSIホトトランジスタ
をトリガ用光感応素子としている。第9図におい
て、n+領域111はSIサイリスタのnゲート領
域78と電極86及び71を介して共通になされ
ている。p+ゲート110、高抵抗層101、n+
領域113及び112はそれぞれSIホトトランジ
スタのゲート領域、チヤンネル領域、主電極領域
となつている。115はゲート電極、114は主
電極であり、(−)符号方向にバイアスされてい
る。光フアイバ96によつて導入されたトリガ光
パルスLT97によつてnチヤンネルSIホトトラ
ンジスタが導通すると、SIサイリスタのn+ゲー
ト78部分には負の電圧が印加されるためSIサイ
リスタを間接的に光トリガするわけである。 FIG. 9 shows an integrated embodiment in which the gate portion of the SI thyristor is triggered by amplified light using another trigger photosensitive element as described in the embodiment of FIG. Combining this with FIG. 8 corresponds to integrating the embodiment of FIG. 2. However, the gate of SI thyristor is n + gate 7
8, an n-channel SI phototransistor is used as the trigger photosensitive element. In FIG. 9, n + region 111 is shared with n gate region 78 of the SI thyristor via electrodes 86 and 71. In FIG. p + gate 110, high resistance layer 101, n +
Regions 113 and 112 are the gate region, channel region, and main electrode region of the SI phototransistor, respectively. 115 is a gate electrode, 114 is a main electrode, and is biased in the (-) sign direction. When the n-channel SI phototransistor is turned on by the trigger light pulse LT97 introduced by the optical fiber 96, a negative voltage is applied to the n + gate 78 portion of the SI thyristor, so that the SI thyristor is indirectly exposed to light. That's what triggers it.
第8図、第9図ではSIサイリスタの第2ゲート
を双方向光スイツチの共通ゲートとする実施例に
対応しているが、同様にSIサイリスタの第1ゲー
トを双方向光スイツチの共通ゲートとする場合に
対応した集積化実施例を第10図、第11図に示
す。 8 and 9 correspond to an embodiment in which the second gate of the SI thyristor is the common gate of the bidirectional optical switch, but similarly, the first gate of the SI thyristor is the common gate of the bidirectional optical switch. FIGS. 10 and 11 show integrated embodiments corresponding to this case.
第10図は第7図に示したSIサイリスタ部分と
クエンチ用光感応素子としてpチヤンネルSIホト
トランジスタを集積化する例である。第7図と共
通する部分については、同じ数字で示されてい
る。第10図において、p+領域203はクエン
チ用pチヤンネルSIホトトランジスタの主電極の
一方を示し、SIサイリスタ部分のp+ゲート領域
74と電極88及び208を介して共通になされ
ている。n+ゲート202はSIホトトランジスタ
のゲート領域を示し、200は高抵抗チヤンネル
層、p+領域205及び204は他の主電極領域
である。207はゲート電極、206は主電極端
子を示す。双方向光スイツチがオン電極にあると
きに、p+ゲート領域74に蓄積されていた正孔
は、クエンチ用SIホトトランジスタの光オンとと
もにp+領域204に向けて放電されるため光に
よるオフが行なわれるわけである。 FIG. 10 is an example of integrating the SI thyristor portion shown in FIG. 7 with a p-channel SI phototransistor as a quenching photosensitive element. Parts common to those in FIG. 7 are indicated by the same numbers. In FIG. 10, p + region 203 represents one of the main electrodes of the quench p-channel SI phototransistor, and is shared with p + gate region 74 of the SI thyristor portion via electrodes 88 and 208. N + gate 202 indicates the gate region of the SI phototransistor, 200 is a high resistance channel layer, and p + regions 205 and 204 are other main electrode regions. 207 is a gate electrode, and 206 is a main electrode terminal. When the bidirectional optical switch is in the on-electrode, the holes accumulated in the p + gate region 74 are discharged toward the p + region 204 when the quenching SI phototransistor is turned on by light, so that they are not turned off by light. That is why it is done.
第11図は同様にpチヤンネルSIホトトランジ
スタをトリガ用光感応素子として双方向光スイツ
チに集積化する例を示す。第7図と共通する部分
については同じ数字で示されている。トリガ用p
チヤンネルSIホトトランジスタは、p+領域21
1を主電極の一方とし、p+領域213及び21
2を主電極の他方として形成され、n+領域21
0はゲート、201は高抵抗チヤンネル層を示
す。215はゲート電極、216はp+領域21
1への電極を示し、SIサイリスタ部分のゲート領
域74の電極88と共通になされている。214
は主電極の他方の電極を示す。光フアイバ96に
よつて導入された光トリガパルスLT97によつ
てSIホトトランジスタが光オンされると、SIサイ
リスタ部分のp+ゲート領域74が間接的に光ト
リガされるわけである。 FIG. 11 similarly shows an example in which a p-channel SI phototransistor is integrated into a bidirectional optical switch as a trigger photosensitive element. Parts common to those in FIG. 7 are indicated by the same numbers. p for trigger
Channel SI phototransistor has p + region 21
1 as one of the main electrodes, p + regions 213 and 21
2 as the other main electrode, and the n + region 21
0 indicates a gate, and 201 indicates a high resistance channel layer. 215 is the gate electrode, 216 is the p + region 21
1, which is common to the electrode 88 of the gate region 74 of the SI thyristor portion. 214
indicates the other electrode of the main electrode. When the SI phototransistor is turned on by the optical trigger pulse LT97 introduced by the optical fiber 96, the p + gate region 74 of the SI thyristor portion is indirectly optically triggered.
第12図は本発明による双方向光スイツチの別
の横型集積化構造を示す。第6図と構造的に類似
しているため、共通部分については同じ数字で示
されている。第6図の構造と大きく異なる点は
p+アノード領域79,81からの正孔注入を制
御するためのn+ゲート領域78,80がp+領域
79,81を取り囲むようには形成されていない
点である。n+ゲート領域78,80は第6図の
構造に比べ深く形成されている。n+ゲート領域
78,80とポリシリコン層70の電位状態によ
つて高抵抗層72,73中にはp+アノード79,
81から注入される正孔に対する電位障壁が形成
されるように、n+層78,80の拡散深さ、高
抵抗層72,73の厚さが選ばれているわけであ
る。このようにすれば第6図の実施例と動作上は
何等変りがない。 FIG. 12 shows another horizontal integrated structure of a bidirectional optical switch according to the invention. Since it is structurally similar to FIG. 6, common parts are indicated by the same numbers. The major difference from the structure in Figure 6 is
The difference is that n + gate regions 78 and 80 for controlling hole injection from p + anode regions 79 and 81 are not formed to surround p + regions 79 and 81. The n + gate regions 78 and 80 are formed deeper than in the structure of FIG. Depending on the potential state of the n + gate regions 78, 80 and the polysilicon layer 70, the p + anode 79,
The diffusion depths of the n + layers 78 and 80 and the thicknesses of the high resistance layers 72 and 73 are selected so that a potential barrier against holes injected from the n + layers 81 is formed. In this way, there is no difference in operation from the embodiment shown in FIG.
第13図は、同様にして第1のp+ゲート74,
75部分に第12図の実施例と同様の構造を導入
した実施例を示している。共通する部分について
は同じ数字にて示されている。 FIG. 13 similarly shows the first p + gate 74,
12 shows an embodiment in which a structure similar to that of the embodiment shown in FIG. 12 is introduced in the section 75. Common parts are indicated by the same numbers.
第12図、第13図に示された実施例について
も、クエンチ用光感応素子あるいはトリガ用光感
応素子を集積化することは容易である。 Also in the embodiments shown in FIGS. 12 and 13, it is easy to integrate the quench photosensitive element or the trigger photosensitive element.
第6図乃至第13図に示された双方向光スイツ
チを構成するSIサイリスタは平面ゲート構造につ
いて示されているが、これに限るものではなく、
埋め込みゲート構造、切り込みゲート構造のSIサ
イリスタを用いて形成してもよく、或いは
MOS/MISゲート構造のSIサイリスタを用いて
もよい。又光トリガもしくは光クエンチ用の光感
応素子としては、SIホトトランジスタに限るもの
ではないことは前述の如くである。 Although the SI thyristors constituting the bidirectional optical switches shown in FIGS. 6 to 13 are shown with a planar gate structure, the structure is not limited to this.
It may be formed using an SI thyristor with a buried gate structure, a cut gate structure, or
An SI thyristor with a MOS/MIS gate structure may also be used. Furthermore, as described above, the photosensitive element for photo-triggering or photo-quenching is not limited to the SI phototransistor.
又第6図乃至第13図の実施例においては、誘
電体分離技術によつて形成される例が示されてい
るが、pn接合分離、V字溝分離U字溝分離等を
組み合せて用いてもよい。 Further, in the embodiments shown in FIGS. 6 to 13, examples are shown in which dielectric isolation technology is used, but it is also possible to use a combination of pn junction isolation, V-groove isolation, U-groove isolation, etc. Good too.
[発明の効果]
本発明による双方向光スイツチは、光によつて
交流もしくは直流信号を双方向に導通させたり、
遮断したりすることが出来るため、制御回路と双
方向光スイツチ部分の完全な電気的絶縁が可能と
なる。SIサイリスタによつて構成されるため、光
トリガ感度が高く、高速トリガも可能である。更
に光によるオフができるため、周辺制御回路が極
めて簡単化され、全体のシステムでの部品数も減
る。光によるオフのスピードも高速である。スイ
ツチされる信号としては比較的小電力の交流もし
くは直流から、大電力の交流もしくは直流まで双
方向に光だけでオン・オフすることができる。
又、集積化することによつて、多重化もできる。
特に電話回路網の双方向スイツチとしては直流分
を含む交流で±400V、電流数A程度が要求され
るが、本発明によるSIサイリスタを構成要素とす
る双方向光スイツチでは容易に要求仕様を満たし
ている。特に大電流サージに対して強いという特
徴もSIサイリスタ本来の性能として有している。[Effects of the Invention] The bidirectional optical switch according to the present invention can conduct AC or DC signals in both directions using light,
Since the control circuit and the bidirectional optical switch can be completely electrically isolated from each other, it is possible to completely electrically isolate the control circuit and the bidirectional optical switch. Since it is composed of SI thyristors, the optical trigger sensitivity is high and high-speed triggering is also possible. Furthermore, since it can be turned off by light, the peripheral control circuitry is extremely simplified and the number of components in the overall system is reduced. The speed of turning off by light is also fast. The signal to be switched can range from relatively low-power alternating current or direct current to high-power alternating current or direct current, and can be turned on and off in both directions using only light.
Furthermore, multiplexing can also be achieved by integrating.
In particular, a bidirectional switch for a telephone circuit network is required to have an AC current of ±400V including a DC component and a current of several A, but the bidirectional optical switch that uses the SI thyristor according to the present invention as a component easily satisfies the required specifications. ing. SI thyristors also have the characteristic of being particularly resistant to large current surges.
又、SIサイリスタを構成要素としているため、
スイツチングスピードの高速化が可能であり、従
来のGDSの電気的ターン・オフで13μsと言われ
ているのに対し、本発明による双方向光スイツチ
では、500V−1A程度のスイツチで光トリガ時、
光クエンチ時ともに1μs以下を実現している。更
にターン・オン状態での順方向電圧降下も
100A/cm2で0.75V、1000A/cm2で1.3Vと実測され
ており、GDSに比べて低い。すなわち、スイツ
チ損失、伝導損失ともに低く抑えることができる
わけである。周波数特性としても、電話回線網の
場合60Hz程度であるためスイツチの効率は99.9%
以上となる。更に周波数を上げて10kHzまでなら
99%以上の効率で使用することもできる。 Also, since it uses an SI thyristor as a component,
The switching speed can be increased, and while the electrical turn-off time of conventional GDS is said to be 13μs, the bidirectional optical switch according to the present invention can be turned off at an optical trigger of about 500V-1A. ,
Both light quench times are less than 1μs. Furthermore, the forward voltage drop in the turn-on state
It has been measured to be 0.75V at 100A/cm 2 and 1.3V at 1000A/cm 2 , which is lower than GDS. In other words, both switching loss and conduction loss can be kept low. In terms of frequency characteristics, the telephone line network has a frequency of around 60Hz, so the efficiency of the switch is 99.9%.
That's all. If you increase the frequency further to 10kHz
It can also be used with an efficiency of over 99%.
本発明による双方向光スイツチでは、直流もし
くは交流と双方向に光だけでオンさせたり、オフ
させたりすることと、SIサイリスタの持つ高速
性、低損失、高効率性及び低雑音性から、小電力
のみならず、大電力まで扱うことができ、工業的
に極めて価値の高いものである。 The bidirectional optical switch according to the present invention can be turned on and off using only light in both directions, direct current or alternating current, and is small due to the high speed, low loss, high efficiency, and low noise properties of SI thyristors. It can handle not only electric power but also large amounts of electric power, making it extremely valuable industrially.
第1図は本発明による双方向光スイツチの実施
例を示し、aは回路形式、bは動作波形例、第2
図は本発明による双方向光スイツチの別の実施例
を示し、aはその回路形式、bは対応する動作波
形例、第3図は埋め込みゲート型SIサイリスタを
用いた双方向光スイツチの縦型集積化構造の実施
例、第4図は平面ゲート型SIサイリスタを用いた
縦型集積化構造の実施例、第5図は切り込みゲー
ト型SIサイリスタを用いた縦型集積化構造の実施
例、第6図乃至第13図は横型集積化構造による
本発明の双方向光スイツチの実施例に関し、第6
図では第2ゲートを共通ゲートとした横型SIサイ
リスタによる双方向光スイツチの集積化構造、第
7図は第1ゲートを共通ゲートとした横型SIサイ
リスタによる双方向光スイツチの集積化構造、第
8図は第6図の実施例に更にクエンチ用nチヤン
ネルSIホトトランジスタを集積化した構造例、第
9図は第6図の実施例に更にトリガ用nチヤンネ
ルSIホトトランジスタを集積化した構造例、第1
0図は第7図の実施例に更にクエンチ用pチヤン
ネルSIホトトランジスタを集積化した構造例、第
11図は第7図の実施例に更にトリガ用pチヤン
ネルSIホトトランジスタを集積化した構造例、第
12図はSIサイリスタの第2ゲート部分を変形し
た構造による双方向光スイツチの構造例、第13
図はSIサイリスタの第1ゲート部分を変形した構
造による双方向光スイツチの構造例、第14図は
従来例としてのゲーテツド・ダイオード・スイツ
チGDSの構造の一部分を示す図、第15図は光
信号hνによる従来型GDSのオフ回路例を示す。
12,13…SIサイリスタもしくは光トリガ可
能なSIサイリスタ、14,15…トリガ光パル
ス、16,17…クエンチ用SIホトトランジス
タ、18,19…クエンチ光パルス、20,21
…トリガ用SIホトトランジスタ。
FIG. 1 shows an embodiment of a bidirectional optical switch according to the present invention, in which a is a circuit type, b is an example of an operating waveform, and a second
The figure shows another embodiment of the bidirectional optical switch according to the present invention, in which a is the circuit type, b is an example of the corresponding operating waveform, and FIG. 3 is a vertical bidirectional optical switch using a buried gate type SI thyristor. An example of an integrated structure, FIG. 4 shows an example of a vertical integrated structure using a planar gate type SI thyristor, and FIG. 5 shows an example of a vertical integrated structure using a notch gate type SI thyristor. 6 to 13 relate to embodiments of the bidirectional optical switch of the present invention having a horizontal integrated structure.
The figure shows an integrated structure of a bidirectional optical switch using a horizontal SI thyristor with the second gate as a common gate, FIG. 7 shows an integrated structure of a bidirectional optical switch using a horizontal SI thyristor with the first gate as a common gate, The figure shows an example of a structure in which an n-channel SI phototransistor for quenching is further integrated into the embodiment of FIG. 6, and FIG. 9 is an example of a structure in which an n-channel SI phototransistor for triggering is further integrated in the embodiment of FIG. 6. 1st
Fig. 0 shows an example of a structure in which a p-channel SI phototransistor for quenching is further integrated into the embodiment shown in Fig. 7, and Fig. 11 shows an example of a structure in which a p-channel SI phototransistor for triggering is further integrated in the embodiment shown in Fig. 7. , Fig. 12 shows an example of the structure of a bidirectional optical switch with a modified structure of the second gate part of the SI thyristor.
The figure shows an example of the structure of a bidirectional optical switch with a modified structure of the first gate part of the SI thyristor, Fig. 14 shows a part of the structure of a gated diode switch GDS as a conventional example, and Fig. 15 shows an optical signal. An example of a conventional GDS off-circuit using hν is shown. 12, 13... SI thyristor or optically triggerable SI thyristor, 14, 15... Trigger light pulse, 16, 17... SI phototransistor for quenching, 18, 19... Quench light pulse, 20, 21
...SI phototransistor for trigger.
Claims (1)
と、 該半導体基体の表面近傍に第二の導電形の高不
純物濃度領域30,301からなる第1のゲート
領域と、該第1のゲート領域の近傍の該半導体基
体表面に第一の導電形を有する高不純物濃度の第
1のカソード領域33と、第1のカソード領域に
対抗する該半導体基体裏面に第二の導電形の高不
純物濃度層からなる第1のアノード領域35とを
具備する第一の静電誘導サイリスタと、 該半導体基体32裏面近傍の、第二の導電形の
高不純物濃度領域からなる第2のゲート領域3
1,311と、第2のゲート領域の近傍の該半導
体基体裏面に第一の導電形を有する高不純物の第
2のカソード領域34と該半導体基体32表面の
第二の導電形の高不純物濃度の第2のアノード領
域36とを具備する第二の静電誘導サイリスタ
と、 該第1のゲート領域と共有領域で第二の導電形
の高不純物濃度の第1のドレイン領域301と、
該第1のドレイン領域の上の第二の導電形の第1
の低不純物濃度領域38と、該第1の低不純物濃
度領域の表面の一部の第二の導電形の高不純物濃
度の第1のソース領域42と、該第1のソース領
域を略々囲むように形成された第一の導電形の高
不純物濃度の第3のゲート領域41とを具備する
第一の光感応素子、 該第2のゲート領域311と共有領域の第二の
導電形の高不純物濃度の第2のドレイン領域と、
該第2のドレイン領域の下の第二導電形の第2の
低不純物濃度領域40と、該第2の低不純物濃度
領域の下側表面の一部の第二の導電形の高不純物
濃度の第2のソース領域50と、該第二のソース
領域を略々囲むように形成された第一の導電形高
不純物濃度の第4のゲート領域51とを具備する
第二の光感応素子と、 該第一、第2の静電誘導サイリスタへ光照射手
段と光トリガ用光源と、 該第一、第二の光感応素子への光照射手段と光
トリガ用光源とから構成され、該第1のカソード
領域と該第2のアノード領域が接続され第1の主
端子を形成し、該第1のアノード領域と該第2の
カソード領域が接続され、第2の端子を形成し、
該第一、第二の静電誘導サイリスタの両方もしく
はいずれか一方への光照射によつて導通され、該
第一、第二の光感応素子への光照射によつて遮断
されることによつて、直流と交流を層方向にオ
ン、オフすることができる双方向光スイツチ。 2 第一の導電型を有する高抵抗半導体基体32
と、 該高抵抗半導体基体の表面近傍の第二の導電形
の高不純物濃度の第1のゲート領域30,301
と、該第1のゲート領域の近傍の該半導体基体表
面の第一の導電形を有する高不純物濃度の第1の
カソード領域33と、該第一カソード領域に対向
する該半導体基体裏面の第二導電形の高不純物濃
度の第2のアノード領域35とを具備する第一の
静電誘導サイリスタと、 該半導体基体32裏面近傍に、第二の導電形の
高不純物濃度領域からなる第2のゲート領域3
1,311と、該第2のゲート領域の近傍の該半
導体基体裏面に第一の導電形を有する高不純物濃
度層からなる第2のカソード領域34と、該第2
のカソード領域に対向する該半導体基体32表面
の第二導電形の高不純物濃度からなる第2のアノ
ード領域36とを具備する第二の静電誘導サイリ
スタと、 該第1のゲート領域と共有領域の第二の導電形
高不純物濃度の第1のドレイン領域301と、該
ドレイン領域の第二の導電形の第1の低不純物濃
度領域38と、該第1の低不純物濃度領域の表面
の一部の第二の導電形の高不純物濃度を有する第
1のソース領域42と、該第二のソース領域を
略々囲むように形成された第一の導電形を有する
高不純物濃度の第3のゲート領域41とを具備す
る第一の光感応素子と、 該第2のゲート領域311との共有領域で、第
二の導電形の高不純物濃度を有する第2のドレイ
ン領域と、該第2のドレイン領域の下の第二導電
形の第2の低不純物濃度領域40と、該第2の低
不純物濃度領域の下側表面の一部の第二の導電形
の高不純物濃度第2のソース領域50と、該第二
ソース領域を略々囲むように形成された第一の導
電形を有する高不純物濃度の第4のゲート領域5
1とを具備する第二の光感応素子と、該第一のゲ
ート領域との共有領域とを電極領域とする第3の
光感応素子と、該第2のゲート領域との共有を主
電極領域とする第4の光感応素子と、 該第一、第二の光感応素子への光照射手段とク
エンチ用光源と、 該第3、第4の光感応素子への光照射手段とト
リガ用光源とで構成され、該第一のカソード領域
と該第二のアノード領域が接続され第1の主端子
を形成し、該第一のアノード領域と該第二のカソ
ード領域とが接続され、第2の主端子を形成し、
該第3第4の光感応素子の両方もしくはいずれか
一方への光照射によつて導通され、該第一、第二
の光感応素子への光照射によつて遮断されること
によつて、直流と交流を層方向にオン、オフする
ことができる双方向スイツチ。 3 半導体基体70と、該半導体基体の一方の主
表面の一部に絶縁膜分離領域71を介して形成さ
れた第1の島領域72、第2の島領域73、第3
の島領域100,101,200,201、およ
び第4の島領域と、該第1の島領域の表面に形成
された第一導電形の第1のカソード領域77およ
び第1の第二ゲート領域78、第二導電型の第1
のアノード領域79および第1の第一ゲート領域
74とを具備する第一のダブルゲート静電誘導サ
イリスタと、該第2の島領域の表面に形成された
第一導電型の第2のカソード領域76および第2
の第二ゲート領域80、第二導電形の第2のアノ
ード領域81および第2の第一ゲート領域75と
を具備する第二のダブルゲート静電誘導サイリス
タと、該第3の島領域に形成された該第1の第一
ゲート領域もしくは該第1の第二ゲート領域との
いずれかと接続された主電極領域を有する第一の
静電誘導フオトトランジスタと、該第4の島領域
に形成された該第2の第1ゲート領域もしくは該
第2の第二ゲート領域のいずれかと主電極第2の
静電誘導フオトトランジスタと、該第一、第2の
ダブルゲート静電誘導サイリスタへの光照射手段
とトリガ用光源、該第1、第2の静電誘導フオト
トランジスタへの光照射手段とクエンチ用光源と
から構成され、該第1アノード領域と、該第2カ
ソード領域とを接続して第1の主端子とし、該第
1のカソード領域と、該第2のアノード領域とを
接続して第2の主端子とし、該トリガ用光源のオ
ンオフによつて直流と交流とを双方向にオンオフ
する双方向光スイツチ。 4 半導体基体70と、該半導体基本体の一方の
主表面の一部に絶縁膜分離領域71を介して形成
された第1の島領域72、第2の島領域73、第
3の島領域100,101,200,201、お
よび第4の島領域と、該第一の島領域の表面に形
成された第一の導電型の第1のカソード領域77
および第1の第二ゲート領域78、第二の導電型
の第1のアノード領域79および第1の第一ゲー
ト領域74とを具備する第一のダブルゲート静電
誘導サイリスタと、該第2の島領域に形成された
第一の導電形の第2のカソード領域76および第
2の第2ゲート領域80、第2導電型の第2のア
ノード領域81および第2の第一ゲート領域75
とを具備する第2のダブルゲート静電誘導サイリ
スタと、該第3の島領域に形成された該第1の第
1ゲート領域もしくは該第1の第2ゲート領域の
いずれかと主電極が接続された第一の静電誘導フ
オトトランジスタと、該第4の島領域に形成され
該第2の第1ゲート領域もしくは該第2の第2ゲ
ート領域のいずれかと主電極が接続され第2の静
電誘導フオトトランジスタと、該第1の第1ゲー
ト領域もしくは該第1の第2ゲート領域とのいず
れかと主電極領域とが接続された第一のトリガ用
光感応素子、該第2の第1ゲート領域もしくは該
第2の第2ゲート領域とのいずれかと主電極領域
第二のトリガ用光感応素子、該第、第2のトリガ
用光感応素子への光照射手段とトリガ用光源、該
第1、第2の静電誘導フオトトランジスタへの光
照射手段とクエンチ用光源とから構成され、該第
1のアノード領域と、該第2のカソード領域とを
接続して第1の主端子とし、該第1のカソード領
域と、該第2の主端子とし、該トリガ用光源と該
クエンチ用光源のオンオフによつて直流と交流と
を双方向にオンオフする双方向光スイツチ。[Claims] 1. High-resistance semiconductor substrate 32 having a first conductivity type.
a first gate region consisting of high impurity concentration regions 30, 301 of a second conductivity type near the surface of the semiconductor substrate; and a first gate region of the semiconductor substrate near the first gate region. a first cathode region 33 with high impurity concentration having a second gate region 3 consisting of one electrostatic induction thyristor and a high impurity concentration region of a second conductivity type near the back surface of the semiconductor substrate 32;
1,311, a second cathode region 34 of high impurity having the first conductivity type on the back surface of the semiconductor substrate near the second gate region, and a high impurity concentration of the second conductivity type on the surface of the semiconductor substrate 32. a second electrostatic induction thyristor comprising a second anode region 36; a first drain region 301 of a second conductivity type and having a high impurity concentration in a region shared with the first gate region;
a first drain region of a second conductivity type above the first drain region;
a low impurity concentration region 38 of the first low impurity concentration region, a second conductivity type high impurity concentration first source region 42 of a part of the surface of the first low impurity concentration region, and substantially surrounding the first source region. a first photosensitive element comprising a third gate region 41 of a first conductivity type with a high impurity concentration formed as shown in FIG. a second drain region with an impurity concentration;
A second low impurity concentration region 40 of a second conductivity type below the second drain region, and a high impurity concentration region of a second conductivity type in a portion of the lower surface of the second low impurity concentration region. a second photosensitive element comprising a second source region 50 and a fourth gate region 51 of a first conductivity type and high impurity concentration formed so as to substantially surround the second source region; The first and second electrostatic induction thyristors are comprised of a light irradiation means and a light trigger light source; a light irradiation means and a light trigger light source for the first and second photosensitive elements; the cathode region and the second anode region are connected to form a first main terminal; the first anode region and the second cathode region are connected to form a second terminal;
The first and second electrostatic induction thyristors are made conductive by irradiation of light to both or either one of them, and are interrupted by irradiation of light to the first and second photosensitive elements. A two-way optical switch that can turn on and off direct current and alternating current. 2 High-resistance semiconductor substrate 32 having a first conductivity type
and a second conductivity type high impurity concentration first gate region 30, 301 near the surface of the high resistance semiconductor substrate.
a first cathode region 33 having a first conductivity type and a high impurity concentration on the surface of the semiconductor substrate near the first gate region; and a second cathode region 33 on the back surface of the semiconductor substrate opposite to the first cathode region. A first electrostatic induction thyristor comprising a second anode region 35 of a conductivity type with high impurity concentration; and a second gate comprising a high impurity concentration region of a second conductivity type near the back surface of the semiconductor substrate 32. Area 3
1,311, a second cathode region 34 consisting of a high impurity concentration layer having a first conductivity type on the back surface of the semiconductor substrate near the second gate region;
a second electrostatic induction thyristor comprising: a second anode region 36 made of a second conductivity type high impurity concentration on the surface of the semiconductor substrate 32 facing the cathode region; and a region shared with the first gate region. a first drain region 301 of a second conductivity type with a high impurity concentration, a first low impurity concentration region 38 of a second conductivity type of the drain region, and a part of the surface of the first low impurity concentration region. a first source region 42 having a high impurity concentration of a second conductivity type, and a third source region 42 having a high impurity concentration having a first conductivity type formed so as to substantially surround the second source region 42; A first photosensitive element having a gate region 41 and a second drain region having a high impurity concentration of a second conductivity type in a shared region with the second gate region 311; A second low impurity concentration region 40 of a second conductivity type below the drain region, and a high impurity concentration second source region of a second conductivity type that is part of the lower surface of the second low impurity concentration region. 50, and a fourth gate region 5 having a first conductivity type and having a high impurity concentration and formed so as to substantially surround the second source region.
1, and a third photosensitive element whose electrode region is a region shared with the first gate region, and whose main electrode region is a region shared with the second gate region. a fourth photosensitive element, a means for irradiating light to the first and second photosensitive elements and a quenching light source, a means for irradiating light to the third and fourth photosensitive elements and a light source for triggering. The first cathode region and the second anode region are connected to form a first main terminal, the first anode region and the second cathode region are connected, and a second main terminal is formed. forming the main terminal of
Conductive by light irradiation to both or one of the third and fourth photosensitive elements, and cut off by light irradiation to the first and second photosensitive elements, A two-way switch that can turn DC and AC on and off in layers. 3. A semiconductor substrate 70, and a first island region 72, a second island region 73, and a third island region formed on a part of one main surface of the semiconductor substrate with an insulating film separation region 71 interposed therebetween.
island regions 100, 101, 200, 201, and a fourth island region, and a first cathode region 77 and a first second gate region of the first conductivity type formed on the surface of the first island region. 78, the first of the second conductivity type
a first double-gate static induction thyristor comprising an anode region 79 and a first gate region 74; and a second cathode region of a first conductivity type formed on the surface of the second island region. 76 and 2nd
a second double gate electrostatic induction thyristor comprising a second gate region 80 of a second conductivity type, a second anode region 81 of a second conductivity type and a second first gate region 75; a first electrostatic induction phototransistor having a main electrode region connected to either the first first gate region or the first second gate region formed in the fourth island region; irradiation of light to either the second first gate region or the second second gate region, the main electrode second static induction phototransistor, and the first and second double gate static induction thyristors; The first anode region and the second cathode region are connected to each other. The first cathode region and the second anode region are connected to form a second main terminal, and direct current and alternating current are turned on and off in both directions by turning on and off the trigger light source. A two-way light switch. 4. A semiconductor substrate 70, and a first island region 72, a second island region 73, and a third island region 100 formed on a part of one main surface of the semiconductor substrate via an insulating film separation region 71. , 101, 200, 201, and a fourth island region, and a first cathode region 77 of the first conductivity type formed on the surface of the first island region.
and a first double gate static induction thyristor comprising a first second gate region 78, a first anode region 79 of a second conductivity type and a first first gate region 74; A second cathode region 76 and a second gate region 80 of the first conductivity type formed in the island region, a second anode region 81 of the second conductivity type and a second first gate region 75
a second double-gate static induction thyristor comprising: a main electrode connected to either the first gate region or the first second gate region formed in the third island region; a first electrostatic induction phototransistor formed in the fourth island region and having a main electrode connected to either the second first gate region or the second second gate region; an inductive phototransistor, a first trigger photosensitive element in which a main electrode region is connected to either the first gate region of the first or the second gate region of the first, and the second first gate; or the second second gate region and the main electrode region, a second trigger photosensitive element, a light irradiation means for the second trigger photosensitive element, a trigger light source, and the first trigger photosensitive element. , comprises a light irradiation means for the second electrostatic induction phototransistor and a quenching light source, the first anode region and the second cathode region are connected to form a first main terminal, A bidirectional optical switch having a first cathode region and a second main terminal, and bidirectionally turning on and off direct current and alternating current by turning on and off the trigger light source and the quench light source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59258858A JPS61136270A (en) | 1984-12-06 | 1984-12-06 | Two-way light-operated switch |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59258858A JPS61136270A (en) | 1984-12-06 | 1984-12-06 | Two-way light-operated switch |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61136270A JPS61136270A (en) | 1986-06-24 |
| JPH0370909B2 true JPH0370909B2 (en) | 1991-11-11 |
Family
ID=17326009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59258858A Granted JPS61136270A (en) | 1984-12-06 | 1984-12-06 | Two-way light-operated switch |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61136270A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2632687B2 (en) * | 1987-12-01 | 1997-07-23 | 財団法人半導体研究振興会 | Power semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50161661A (en) * | 1974-06-19 | 1975-12-27 | ||
| JPS55128870A (en) * | 1979-03-26 | 1980-10-06 | Semiconductor Res Found | Electrostatic induction thyristor and semiconductor device |
| JPS5637676A (en) * | 1979-09-05 | 1981-04-11 | Hitachi Ltd | Field effect type semiconductor switching device |
-
1984
- 1984-12-06 JP JP59258858A patent/JPS61136270A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61136270A (en) | 1986-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975755A (en) | Optically controllable static induction thyristor device | |
| US4755697A (en) | Bidirectional output semiconductor field effect transistor | |
| US4303831A (en) | Optically triggered linear bilateral switch | |
| US4721986A (en) | Bidirectional output semiconductor field effect transistor and method for its maufacture | |
| JPS60198779A (en) | Thyristor device capable of photo quenching | |
| JPH02126677A (en) | Semiconductor device | |
| JPH07169868A (en) | Circuit pattern having at least one bipolar power device and method of operating the same | |
| CA1145059A (en) | Light-firable thyristor | |
| US5621229A (en) | Semiconductor device and control method | |
| US4656366A (en) | Control circuitry using two branch circuits for high voltage solid-state switches | |
| JPH0113233B2 (en) | ||
| JPH0370909B2 (en) | ||
| US4250409A (en) | Control circuitry using a pull-down transistor for high voltage field terminated diode solid-state switches | |
| JPS637471B2 (en) | ||
| CA1191969A (en) | Solid-state relay | |
| JPH0550861B2 (en) | ||
| KR830000498B1 (en) | High Power Amplifier / Switch Using Gate Diode Switch | |
| JPH01102963A (en) | Semiconductor device | |
| EP0052633B1 (en) | Optically switched device | |
| JPH02109366A (en) | Integrated light-triggered and light-quenched electrostatic induction thyristor | |
| IE48892B1 (en) | Solid state switching device | |
| Nishizawa et al. | Functional integration of the light-triggered static induction thyristor and the static induction phototransistor | |
| JPH043114B2 (en) | ||
| JPH05167412A (en) | Semiconductor relay circuit | |
| JPH0637320A (en) | Power integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |