JPH0371336A - マイクロプログラム制御方式 - Google Patents
マイクロプログラム制御方式Info
- Publication number
- JPH0371336A JPH0371336A JP20824289A JP20824289A JPH0371336A JP H0371336 A JPH0371336 A JP H0371336A JP 20824289 A JP20824289 A JP 20824289A JP 20824289 A JP20824289 A JP 20824289A JP H0371336 A JPH0371336 A JP H0371336A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- contents
- address
- past
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は情報処理システムのマイクロプログラムＩＩＪ
御方式に関する。
御方式に関する。
（従来の技術）
第２図は従来のマイクロプログラム制御方式を示すブロ
ック図である。
ック図である。
マイクロ命令アドレスレジスタＡＲの内容に従って制御
メモリＣ８からマイクロ命令が読出される。マイクロシ
ーケンス制御回路ＭＳ２は、サブルーチンへの分岐時に
は信号線りを介して、スタックポインタＳＰによって指
定されるスタックＳ２の番地に戻り番地を退避し、サブ
ルーチンから戻る場合には逆の読みだしを行ってマイク
ロ命令アドレスレジスタＡＲの更新を行う。スタックＳ
２の参照は、上記の、通常スタックのトップと呼ばれる
番地に格納された戻り番地の読み出しに限られており、
制御信号は、Ｌ記マイクロ命令アドレスレジスタＡＲの
内容に従って、制御メモリＣ５から読みだされたマイク
ロ命令Ｍｌの内容に基づいて生成され、情報処理システ
ムの各部（不図示）に供給される。
メモリＣ８からマイクロ命令が読出される。マイクロシ
ーケンス制御回路ＭＳ２は、サブルーチンへの分岐時に
は信号線りを介して、スタックポインタＳＰによって指
定されるスタックＳ２の番地に戻り番地を退避し、サブ
ルーチンから戻る場合には逆の読みだしを行ってマイク
ロ命令アドレスレジスタＡＲの更新を行う。スタックＳ
２の参照は、上記の、通常スタックのトップと呼ばれる
番地に格納された戻り番地の読み出しに限られており、
制御信号は、Ｌ記マイクロ命令アドレスレジスタＡＲの
内容に従って、制御メモリＣ５から読みだされたマイク
ロ命令Ｍｌの内容に基づいて生成され、情報処理システ
ムの各部（不図示）に供給される。
（発明が解決しようとする課題）
上述した従来のマイクロプログラム制御方式では、過去
の実行内容に依存した動作を実行可能とするには、処理
内容の異なるいくつかのサブルーチンを用意して異なる
分岐をする、あるいはサブルーチン数は少なくするが、
過去の実行内容に関する情報をメモリ、レジスタ等に格
納しておき、サブルーチン内で適宜これを参照するなど
の工夫を必要とした。前者の場合、マイクロプログラム
の総ステツプ数が増加し、後者の場合は過去の実行内容
に関する情報を別途格納し、参照することが負担になる
という欠点があった。
の実行内容に依存した動作を実行可能とするには、処理
内容の異なるいくつかのサブルーチンを用意して異なる
分岐をする、あるいはサブルーチン数は少なくするが、
過去の実行内容に関する情報をメモリ、レジスタ等に格
納しておき、サブルーチン内で適宜これを参照するなど
の工夫を必要とした。前者の場合、マイクロプログラム
の総ステツプ数が増加し、後者の場合は過去の実行内容
に関する情報を別途格納し、参照することが負担になる
という欠点があった。
本発明の目的は、マイクロプログラムの総ステツプ数を
増加させることも、また過去の実行内容に関する情報を
別途メモリ、レジスタ等に格納し、参照するための負担
もなく、過去の実行内容に依存した動作を容易に実行可
能なマイクロプログラム制御方式を提供することである
。
増加させることも、また過去の実行内容に関する情報を
別途メモリ、レジスタ等に格納し、参照するための負担
もなく、過去の実行内容に依存した動作を容易に実行可
能なマイクロプログラム制御方式を提供することである
。
本発明のマイクロプログラム制御方式は、スタックの任
意の番地の内容を参照する手段を有している。
意の番地の内容を参照する手段を有している。
スタックに積まれた戻り番地は過去の実行内容を反映し
ているため、同一のサブルーチンに分岐した場合でも過
去の実行内容に依存して異なる動作を実行させることが
できる。
ているため、同一のサブルーチンに分岐した場合でも過
去の実行内容に依存して異なる動作を実行させることが
できる。
〔実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例のマイクロプログラム制御方
式のブロック図である。
式のブロック図である。
本実施例では、スタックＳ１にその任意の番地の内容を
読出すためのボートが従来例（第２図）に追加され、さ
らに制御メモリＣ３から読出されたマイクロ命令にスタ
ックＳ１の内容を加味して、これを反映した制御信号Ｍ
Ｃ３を出力する制御信号生成回路りが設けられ、他方、
信号線りを介して読みだす戻り番地だけでなく、スタッ
クＳ１の内容を加味して、これを反映したマイクロシー
ケンス制御を行うマイクロシーケンス制御回路ＭＳＩが
設けられ、前記ボートとマイクロシーケンス制御回路Ｍ
ＳＩは信号線ＭＳＭにより、また前記ボートと制御信号
生成回路りは信号線ＭＩＭにより接続されている。
読出すためのボートが従来例（第２図）に追加され、さ
らに制御メモリＣ３から読出されたマイクロ命令にスタ
ックＳ１の内容を加味して、これを反映した制御信号Ｍ
Ｃ３を出力する制御信号生成回路りが設けられ、他方、
信号線りを介して読みだす戻り番地だけでなく、スタッ
クＳ１の内容を加味して、これを反映したマイクロシー
ケンス制御を行うマイクロシーケンス制御回路ＭＳＩが
設けられ、前記ボートとマイクロシーケンス制御回路Ｍ
ＳＩは信号線ＭＳＭにより、また前記ボートと制御信号
生成回路りは信号線ＭＩＭにより接続されている。
従来例と同様にマイクロ命令アドレスレジスタＡＲの内
容に従って制御メモリＣＳからマイクロ命令Ｍｌが読出
され、サブルーチンへの分岐時には信号線りを介してス
タックポインタＳＰによって指定されるスタックＳ１の
適当なロケーションに戻り番地が退避され、サブルーチ
ンから戻る場合には同様の読出しが行なわれる。そして
スタックＳ１の任意の番地の内容を制御信号ＭＣ５の生
成およびマイクロシーケンス制御回路ＭＳＩの動作に反
映させる場合は、Ｓｌの動作に反映させる場合はスタッ
クＳ１に追加したボートと信号線ＭＩＭ、ＭＳＭを介し
た参照が、必要ならスタックポインタＳＰがその時点で
スタックＳ２のどの番地を指しているかという情報と併
せて、用いられる。スタックＳ１のどの番地のどのビッ
ト位置の内容の参照であるかという情報は、信号線ＭＩ
Ｍ、ＭＳＭの各ビットが、スタックのどの番地のどのビ
ットに接続されているかという情報によって、制御信号
生成回路りとマイクロシーケンス制御回路ＭＳＩに十分
伝達される。スタックＳ１の内容をあらかじめ使われな
い値、たとえばすべて１に初期化し、戻り番地を読みだ
した際に常にすべてのビットをこの場合１にする、ある
いはスタックＳ１のすべての番地にフラグビットを添え
て初期化し、戻り番地を読みだした際に常にフラグをた
おすなどしていれば、上記スタックポインタＳＰＩの内
容参照のための特別の信号線〈不図示）は必ずしも必要
でなくなる。
容に従って制御メモリＣＳからマイクロ命令Ｍｌが読出
され、サブルーチンへの分岐時には信号線りを介してス
タックポインタＳＰによって指定されるスタックＳ１の
適当なロケーションに戻り番地が退避され、サブルーチ
ンから戻る場合には同様の読出しが行なわれる。そして
スタックＳ１の任意の番地の内容を制御信号ＭＣ５の生
成およびマイクロシーケンス制御回路ＭＳＩの動作に反
映させる場合は、Ｓｌの動作に反映させる場合はスタッ
クＳ１に追加したボートと信号線ＭＩＭ、ＭＳＭを介し
た参照が、必要ならスタックポインタＳＰがその時点で
スタックＳ２のどの番地を指しているかという情報と併
せて、用いられる。スタックＳ１のどの番地のどのビッ
ト位置の内容の参照であるかという情報は、信号線ＭＩ
Ｍ、ＭＳＭの各ビットが、スタックのどの番地のどのビ
ットに接続されているかという情報によって、制御信号
生成回路りとマイクロシーケンス制御回路ＭＳＩに十分
伝達される。スタックＳ１の内容をあらかじめ使われな
い値、たとえばすべて１に初期化し、戻り番地を読みだ
した際に常にすべてのビットをこの場合１にする、ある
いはスタックＳ１のすべての番地にフラグビットを添え
て初期化し、戻り番地を読みだした際に常にフラグをた
おすなどしていれば、上記スタックポインタＳＰＩの内
容参照のための特別の信号線〈不図示）は必ずしも必要
でなくなる。
（発明の効果）
以上説明したように本発明は、マイクロプログラムのサ
ブルーチンへの分岐時に戻り番地が退避されたスタック
の任意の番地の内容を参照する手段を有することにより
、マイクロプログラムの総ステツプ数を増加させること
も、また過去の実行内容に関する情報を別途メモリ、レ
ジスタ等に格納し、参照するための負担もなく、過去の
実行内容に依存した動作を容易に実行可能で、実行可能
な処理内容を広げることができるという効果がある。
ブルーチンへの分岐時に戻り番地が退避されたスタック
の任意の番地の内容を参照する手段を有することにより
、マイクロプログラムの総ステツプ数を増加させること
も、また過去の実行内容に関する情報を別途メモリ、レ
ジスタ等に格納し、参照するための負担もなく、過去の
実行内容に依存した動作を容易に実行可能で、実行可能
な処理内容を広げることができるという効果がある。
第１図は本発明の一実施例のマイクロプログラム制御方
式を示すブロック図、第２図は従来のマイクロプログラ
ム制御方式を示すブロック図である。 ＳＣ・・・・・・制御メモリ、 ＡＲ・・・・・・マイクロ命令アドレスレジスタ、Ｍｌ
・・・・・・マイクロ命令、 ■・・・・・・・・・マイクロ命令のアドレスフィール
ド、ＣＣ・・・・・・システムの他の部分からの制御コ
ード、Ｌ・・・・・・・・・戻り番地退避／読出し用信
号線、Ｓｌ、Ｓ２・・・スタック、 ＳＰ・・・・・・スタックポインタ、 ＭＩＭ、ＭＳＭ・・・・・・スタックＳの内容参照用信
号線、 ＭＣ３・・・スタックＳ１の内容を反映した制御信号Ｄ
・・・・・・・・・制御信号生成回路。
式を示すブロック図、第２図は従来のマイクロプログラ
ム制御方式を示すブロック図である。 ＳＣ・・・・・・制御メモリ、 ＡＲ・・・・・・マイクロ命令アドレスレジスタ、Ｍｌ
・・・・・・マイクロ命令、 ■・・・・・・・・・マイクロ命令のアドレスフィール
ド、ＣＣ・・・・・・システムの他の部分からの制御コ
ード、Ｌ・・・・・・・・・戻り番地退避／読出し用信
号線、Ｓｌ、Ｓ２・・・スタック、 ＳＰ・・・・・・スタックポインタ、 ＭＩＭ、ＭＳＭ・・・・・・スタックＳの内容参照用信
号線、 ＭＣ３・・・スタックＳ１の内容を反映した制御信号Ｄ
・・・・・・・・・制御信号生成回路。
Claims (1)
- 【特許請求の範囲】 １、マイクロプログラムのサブルーチンへの分岐時に戻
り番地をスタックに退避させるマイクロプログラム制御
方式において、 スタックの任意の番地の内容を参照する手段を有するこ
とを特徴とするマイクロプログラム制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20824289A JPH0371336A (ja) | 1989-08-11 | 1989-08-11 | マイクロプログラム制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20824289A JPH0371336A (ja) | 1989-08-11 | 1989-08-11 | マイクロプログラム制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371336A true JPH0371336A (ja) | 1991-03-27 |
Family
ID=16553011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20824289A Pending JPH0371336A (ja) | 1989-08-11 | 1989-08-11 | マイクロプログラム制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314265A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | マルチプロセッサシステムのｃｐｕ個別起動方法とその回路 |
-
1989
- 1989-08-11 JP JP20824289A patent/JPH0371336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314265A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | マルチプロセッサシステムのｃｐｕ個別起動方法とその回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0414385B2 (ja) | ||
| US5390306A (en) | Pipeline processing system and microprocessor using the system | |
| US6205539B1 (en) | Method for manipulating a stack pointer with post increment/decrement operation | |
| JPS6212529B2 (ja) | ||
| US6345353B2 (en) | Stack pointer with post increment/decrement allowing selection from parallel read/write address outputs | |
| JPS622332B2 (ja) | ||
| JPS62168497A (ja) | 交換処理プログラムにおけるデ−タベ−ス処理方式 | |
| JPS60178539A (ja) | 情報処理装置におけるバイパス制御方式 | |
| KR960029969A (ko) | 파이프라인 처리기능을 갖는 데이타프로세서 | |
| JP2560693B2 (ja) | デ−タフロ−型計算機のプログラムリンク方式 | |
| JP3474347B2 (ja) | マイクロコンピュータの命令解読部 | |
| JPH0264828A (ja) | アドレストレース回路 | |
| JP2002544619A (ja) | 専用ポインタメモリを使用するオブジェクト指向処理 | |
| JPH0410024A (ja) | データ入力処理装置 | |
| JPS603656B2 (ja) | 計算機のメモリ拡張方式 | |
| JPS642971B2 (ja) | ||
| JPS63217461A (ja) | デイジタル信号処理装置 | |
| JPH036735A (ja) | データ処理装置 | |
| JPH04260131A (ja) | マイクロプログラム制御方式 | |
| JPS63174127A (ja) | ワンチツプ・マイクロプロセツサ | |
| JPH01267751A (ja) | プログラム遷移方式 | |
| JPS5868159A (ja) | デ−タ処理装置 | |
| JPH02146625A (ja) | レジスタ個数の拡張方式 | |
| JPS62147555A (ja) | プログラム内蔵集積回路 | |
| JPH0474238A (ja) | マイクロコンピュータ |