JPH01267751A - プログラム遷移方式 - Google Patents
プログラム遷移方式Info
- Publication number
- JPH01267751A JPH01267751A JP63097305A JP9730588A JPH01267751A JP H01267751 A JPH01267751 A JP H01267751A JP 63097305 A JP63097305 A JP 63097305A JP 9730588 A JP9730588 A JP 9730588A JP H01267751 A JPH01267751 A JP H01267751A
- Authority
- JP
- Japan
- Prior art keywords
- program
- address
- memory
- stored
- bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007704 transition Effects 0.000 title claims description 11
- 230000015654 memory Effects 0.000 claims abstract description 60
- 238000013507 mapping Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 31
- 230000010365 information processing Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006886 spatial memory Effects 0.000 description 1
Landscapes
- Executing Machine-Instructions (AREA)
- Memory System (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、パーソナルコンピュータ等の情報処理装置に
おいて、複数のプログラム間で実行プログラムを遷移さ
せる方式に関する。
おいて、複数のプログラム間で実行プログラムを遷移さ
せる方式に関する。
（ロ）従来の技術
複数のプログラムを各々記憶した複数のメモリブロック
によってプログラムメモリを構成した情報処理装置にお
いては、全メモリブロックをＣＰＵのアドレス空間上に
ダイレクトにマツピングするダイレクト方式が最も一般
的に用いられており、プログラムを記憶するメモリ容量
に制限がある場合は、特開昭６２−１２０５４３号公報
に開示されているように、各メモリブロックをＣＰＵの
アドレス空間上に、同一アドレスをもつメモリバンクと
してマツピングするバンク方式が採用されていた。
によってプログラムメモリを構成した情報処理装置にお
いては、全メモリブロックをＣＰＵのアドレス空間上に
ダイレクトにマツピングするダイレクト方式が最も一般
的に用いられており、プログラムを記憶するメモリ容量
に制限がある場合は、特開昭６２−１２０５４３号公報
に開示されているように、各メモリブロックをＣＰＵの
アドレス空間上に、同一アドレスをもつメモリバンクと
してマツピングするバンク方式が採用されていた。
ところが、最近ジャンパー線あるいはスイッチ等により
、プログラムメモリのメモリブロックのマツピングを、
用途に応じてダイレクト方式とバンク方式のいずれにも
切替可能なハードウェア構成が提案されるようになって
きた。そして、このようなハードウェア構成を備えた情
報処理装置においては、ダイレクト方式用とバンク方式
用の２種のプログラムメモリを用意し、方式に応じて、
ジャンパー線の接続もしくはスイッチの切替を行うと共
に、いずれかのプログラムメモリを選択的に装着もしく
は交換していた。
、プログラムメモリのメモリブロックのマツピングを、
用途に応じてダイレクト方式とバンク方式のいずれにも
切替可能なハードウェア構成が提案されるようになって
きた。そして、このようなハードウェア構成を備えた情
報処理装置においては、ダイレクト方式用とバンク方式
用の２種のプログラムメモリを用意し、方式に応じて、
ジャンパー線の接続もしくはスイッチの切替を行うと共
に、いずれかのプログラムメモリを選択的に装着もしく
は交換していた。
（八）発明が解決しようとする課題
ダイレクト方式とバンク方式の切替が可能なハードウェ
ア構成を備えた従来の情報処理装置では、ジャンパー線
やスイッチ等のハード的な切替に加え、ソフトウェアの
変更のために、プログラムメモリ自体の交換という面倒
な作業をしなければ、方式の変更を行うことができず、
非常に煩しかった。又、各方式に応じた２種類のプログ
ラムメモリを用意しなければならないため、コスト。
ア構成を備えた従来の情報処理装置では、ジャンパー線
やスイッチ等のハード的な切替に加え、ソフトウェアの
変更のために、プログラムメモリ自体の交換という面倒
な作業をしなければ、方式の変更を行うことができず、
非常に煩しかった。又、各方式に応じた２種類のプログ
ラムメモリを用意しなければならないため、コスト。
作業効率、メインテナンスの各面で、好ましいものでは
なかった。
なかった。
（ニ）課題を解決するための手段
本発明は、少なくとも第１及び第２のプログラムを各々
記憶した第１及び第２のメモリブロックより成るプログ
ラムメモリと、該第１及び第２のメモリブロックをＣＰ
Ｕのアドレス空間上に、メモリバンクとしてマツピング
するか、もしくは、ダイレクトにマツピングするかを切
替える切替手段とを備えた情報処理装置において、前記
第２のメモリブロックの特定アドレスに識別情報を予め
記憶し、前記第１及び第２のプログラム中で、前記第２
のメモリブロックをダイレクトにマツピングしたときの
前記特定アドレスに対応するＣＰＵのアドレス空間上の
メモリ領域に、前記識別情報が記憶されているか否かを
判定し、判定の結果、記憶されていないときはバンク切
替を実行し、記憶されていないときは前記ＣＰＵのアド
レス空間上において実行アドレスを変移させて、前記両
プログラム間での実行プログラムの遷移を行う方式によ
り、上記問題点を解決するものである。
記憶した第１及び第２のメモリブロックより成るプログ
ラムメモリと、該第１及び第２のメモリブロックをＣＰ
Ｕのアドレス空間上に、メモリバンクとしてマツピング
するか、もしくは、ダイレクトにマツピングするかを切
替える切替手段とを備えた情報処理装置において、前記
第２のメモリブロックの特定アドレスに識別情報を予め
記憶し、前記第１及び第２のプログラム中で、前記第２
のメモリブロックをダイレクトにマツピングしたときの
前記特定アドレスに対応するＣＰＵのアドレス空間上の
メモリ領域に、前記識別情報が記憶されているか否かを
判定し、判定の結果、記憶されていないときはバンク切
替を実行し、記憶されていないときは前記ＣＰＵのアド
レス空間上において実行アドレスを変移させて、前記両
プログラム間での実行プログラムの遷移を行う方式によ
り、上記問題点を解決するものである。
（＊）作用
本発明では、第２のメモリブロックの特定アドレスに識
別情報を予め記憶するようにしているので、第２のメモ
リブロックをダイレクトにマツピングしたときの前記特
定アドレスに対応するＣＰＵのアドレス空間上のメモリ
領域には、ダイレクト方式では必ず識別情報が記憶され
、バンク方式では識別情報が記憶きれないこととなる。
別情報を予め記憶するようにしているので、第２のメモ
リブロックをダイレクトにマツピングしたときの前記特
定アドレスに対応するＣＰＵのアドレス空間上のメモリ
領域には、ダイレクト方式では必ず識別情報が記憶され
、バンク方式では識別情報が記憶きれないこととなる。
モして、本発明では、第１及び第２のメモリブロック内
の第１及び第２のプログラム中で、前記メモリ領域に識
別情報が記憶されているか否かを判定し、判定の結果記
憶きれていないときはバンク切替を実行するので、バン
ク方式において第１もしくは第２のプログラムから第２
もしくは第１のプログラムへ実行プログラムを遷移でき
、又、判定の結果記憶されていないときは、バンク切替
を行わずＣＰＵのアドレス空間上において実行アドレス
を変移きせるので、ダイレクト方式において第１もしく
は第２のプログラムから第２もしくは第１のプログラム
へ実行プログラムを遷移できる。
の第１及び第２のプログラム中で、前記メモリ領域に識
別情報が記憶されているか否かを判定し、判定の結果記
憶きれていないときはバンク切替を実行するので、バン
ク方式において第１もしくは第２のプログラムから第２
もしくは第１のプログラムへ実行プログラムを遷移でき
、又、判定の結果記憶されていないときは、バンク切替
を行わずＣＰＵのアドレス空間上において実行アドレス
を変移きせるので、ダイレクト方式において第１もしく
は第２のプログラムから第２もしくは第１のプログラム
へ実行プログラムを遷移できる。
つまり、本発明のプログラム遷移方式を実現するプログ
ラムをプログラムメモリに記憶すれば、この１種類のプ
ログラムメモリのみで、メモリを交換することなくマツ
ピングの両方式に対処できる。
ラムをプログラムメモリに記憶すれば、この１種類のプ
ログラムメモリのみで、メモリを交換することなくマツ
ピングの両方式に対処できる。
（へ）実施例
第１図は、本発明の実施例を実現する情報処理装置の構
成を示すブロック図であり、（１）は１Ｍバイトのアド
レス空間を有するＣＰＵ、（２）はアドレスバス、（３
）はデータバス、（４）は３２にバイトの容量を有し、
０ＯＯＯＨ〜３ＦＦＦＨの１６にバイトの第１メモリブ
ロツク（５）に第１プログラムを記憶し、４０００Ｈ〜
７ＦＦＦＨの１６にバイトの第２メモリブロツク（６）
に第２プログラムを記憶したプログラムメモリとしての
ＲＯＭ。
成を示すブロック図であり、（１）は１Ｍバイトのアド
レス空間を有するＣＰＵ、（２）はアドレスバス、（３
）はデータバス、（４）は３２にバイトの容量を有し、
０ＯＯＯＨ〜３ＦＦＦＨの１６にバイトの第１メモリブ
ロツク（５）に第１プログラムを記憶し、４０００Ｈ〜
７ＦＦＦＨの１６にバイトの第２メモリブロツク（６）
に第２プログラムを記憶したプログラムメモリとしての
ＲＯＭ。
（７）はｃｐＵ（ｔ）が後述のバンク切替命令を実行す
ることによりバンクを指定するバンク指定データがセッ
トされる１ビツトのバンクレジスタ、（８）及び（９）
はアドレスデコーダ、（１０）はスイッチ（１１）（１
２）より成り、第１及び第２のメモリブロック（５）及
び（６）をＣＰ Ｕ（１）のアドレス空間上にマツピン
グする方式を、ダイレクト方式とバンク方式に切替える
ための切替回路である。
ることによりバンクを指定するバンク指定データがセッ
トされる１ビツトのバンクレジスタ、（８）及び（９）
はアドレスデコーダ、（１０）はスイッチ（１１）（１
２）より成り、第１及び第２のメモリブロック（５）及
び（６）をＣＰ Ｕ（１）のアドレス空間上にマツピン
グする方式を、ダイレクト方式とバンク方式に切替える
ための切替回路である。
アドレスデコーダ（９）は、具体的には、２人力をＡＮ
Ｄ演算するＡＮＤゲートにて構成されており、２人力が
共に「Ｏ」のときのみＲＯＭ（４）のデータの読出しが
可能となる。又、切替回路（１０）のスイッチ（１１）
には、Ｂ側にアドレスＡｈ＜が、Ｃ側に接地電位「Ｏ４
が接続されており、スイッチ（１２）には、Ｂ側にバン
クレジスタ（７）の出力Ｑが、Ｃ側にアドレスＡｈｍが
接続されており、このいずれかの入力が最上位アドレス
ＭＡ＋ａとしてＲＯＭ（４）に供給されるよう構成され
ている。
Ｄ演算するＡＮＤゲートにて構成されており、２人力が
共に「Ｏ」のときのみＲＯＭ（４）のデータの読出しが
可能となる。又、切替回路（１０）のスイッチ（１１）
には、Ｂ側にアドレスＡｈ＜が、Ｃ側に接地電位「Ｏ４
が接続されており、スイッチ（１２）には、Ｂ側にバン
クレジスタ（７）の出力Ｑが、Ｃ側にアドレスＡｈｍが
接続されており、このいずれかの入力が最上位アドレス
ＭＡ＋ａとしてＲＯＭ（４）に供給されるよう構成され
ている。
従って、スイッチ（１１）及び（１２）を共にＢ側にす
ると、ＣＰＵ（１）のアドレスＡＩ４及びＡｓｇが共に
「０」であるアドレス空間、即ち、Ｃｏ ＯＯＯＨ−Ｃ
３ＦＦＦＨに、ＭＡｔｔが「Ｏ」である第１メモリブロ
ツク（５）とＭＡｔｔが「１」である第２メモリブロツ
ク（６）が、第４図に示すようにメモリバンクとしてマ
ツピングきれる。一方、スイッチ（１１）及び（１２）
を共にＣ側にすると、アドレスデコーダ（９）にはアド
レスＡＩ４に代えてｒ□、が入力されるため、ＣＰＵ（
１）のアドレスＡｌｌが「０」であるアドレス空間Ｃ０
０ＯＨ−Ｃ７ＦＦＦＨに、ＲＯＭ＜４）の全内容がダイ
レクトにマツピングされ、しかも、ＲＯＭ（４）の最上
位アドレスＭＡ、、にＣＰＵ（１）のアドレスＡＩ４が
供給されるため、第３図に示すように、アドレス空間Ｃ
００ＯＨ−Ｃ３ＦＦＦＨに第１メモリブロツク（５）が
、そして、Ｃ４０００Ｈ−Ｃ７ＦＦＦＨに第２メモリブ
ロツク（６）が、ダイレクトにマツピングされる。
ると、ＣＰＵ（１）のアドレスＡＩ４及びＡｓｇが共に
「０」であるアドレス空間、即ち、Ｃｏ ＯＯＯＨ−Ｃ
３ＦＦＦＨに、ＭＡｔｔが「Ｏ」である第１メモリブロ
ツク（５）とＭＡｔｔが「１」である第２メモリブロツ
ク（６）が、第４図に示すようにメモリバンクとしてマ
ツピングきれる。一方、スイッチ（１１）及び（１２）
を共にＣ側にすると、アドレスデコーダ（９）にはアド
レスＡＩ４に代えてｒ□、が入力されるため、ＣＰＵ（
１）のアドレスＡｌｌが「０」であるアドレス空間Ｃ０
０ＯＨ−Ｃ７ＦＦＦＨに、ＲＯＭ＜４）の全内容がダイ
レクトにマツピングされ、しかも、ＲＯＭ（４）の最上
位アドレスＭＡ、、にＣＰＵ（１）のアドレスＡＩ４が
供給されるため、第３図に示すように、アドレス空間Ｃ
００ＯＨ−Ｃ３ＦＦＦＨに第１メモリブロツク（５）が
、そして、Ｃ４０００Ｈ−Ｃ７ＦＦＦＨに第２メモリブ
ロツク（６）が、ダイレクトにマツピングされる。
本実施例は、以上のようなハードウェア構成を有するだ
けでなく、第３図及び第４図に示す内容の第１及び第２
のプログラムを、ＲＯＭ（４）の第１及び第２のメモリ
ブロック（５）及び（６）に各々記憶している。
けでなく、第３図及び第４図に示す内容の第１及び第２
のプログラムを、ＲＯＭ（４）の第１及び第２のメモリ
ブロック（５）及び（６）に各々記憶している。
第１及び第２のプログラムは、各メモリブロックの先頭
から２アドレス分のエリアに、第１制御プログラム（１
３）及び第２制御プログラム（１４）を、各々記憶して
おり、第２プログラムの特定アドレス、ここではＲＯＭ
上のアドレス４０００Ｈから識別情報’ ＪＡＪを記憶
している。又、第１制御プログラム（１３）及び第２制
御プログラム（１４）には、識別情報’ ＪＡ、が記憶
されたＲＯＭ上のアドレス４０００Ｈに対応するダイレ
クトマツピング方式におけるＣＰＵアドレス空間上のア
ドレス’ Ｃ４０００ＨＪに、識別情報「ＪＡＪが記憶
されているかを判定する命令（（Ｃ４０００〜）−“Ｊ
Ａ”？〕と、この判定において識別情報が記憶、されて
いないとき、自己のメモリバンクから他方のメモリバン
クへバンク切替を実行する命令と、判定において識別情
報が記憶されているとき、単にＣＰＵのアドレス空間上
において実行アドレスを変移させる命令［ＣＡＬＬ
ＦＡＲＣ４００： ４、又は、ＲＥＴＦＡＲ）とを記憶
し、これら命令によって、ダイレクト方式とバンク方式
のいずれのマツピング方式の場合にも、第１プログラム
から第２プログラムへの遷移、及び、第２プログラムか
ら第１プログラムへの遷移を実現している。
から２アドレス分のエリアに、第１制御プログラム（１
３）及び第２制御プログラム（１４）を、各々記憶して
おり、第２プログラムの特定アドレス、ここではＲＯＭ
上のアドレス４０００Ｈから識別情報’ ＪＡＪを記憶
している。又、第１制御プログラム（１３）及び第２制
御プログラム（１４）には、識別情報’ ＪＡ、が記憶
されたＲＯＭ上のアドレス４０００Ｈに対応するダイレ
クトマツピング方式におけるＣＰＵアドレス空間上のア
ドレス’ Ｃ４０００ＨＪに、識別情報「ＪＡＪが記憶
されているかを判定する命令（（Ｃ４０００〜）−“Ｊ
Ａ”？〕と、この判定において識別情報が記憶、されて
いないとき、自己のメモリバンクから他方のメモリバン
クへバンク切替を実行する命令と、判定において識別情
報が記憶されているとき、単にＣＰＵのアドレス空間上
において実行アドレスを変移させる命令［ＣＡＬＬ
ＦＡＲＣ４００： ４、又は、ＲＥＴＦＡＲ）とを記憶
し、これら命令によって、ダイレクト方式とバンク方式
のいずれのマツピング方式の場合にも、第１プログラム
から第２プログラムへの遷移、及び、第２プログラムか
ら第１プログラムへの遷移を実現している。
以下、第３図及び第４図に示すような、第１プログラム
のメインルーチンから第２プログラムのサブルーチンを
呼出し実行する例を上げて、詳しく説明する。尚、図中
のｘ、ｙ、ｚ、ｗは各セグメントアドレスＣ００ＯＯＯ
Ｈ又はＣ４０００Ｈからのオフセットアドレスを表わす
。
のメインルーチンから第２プログラムのサブルーチンを
呼出し実行する例を上げて、詳しく説明する。尚、図中
のｘ、ｙ、ｚ、ｗは各セグメントアドレスＣ００ＯＯＯ
Ｈ又はＣ４０００Ｈからのオフセットアドレスを表わす
。
先ず、切替回路（１０）のスイッチ（１１）及び（１２
）をＣ側に切替えた第３図のダイレクト方式の場合、ア
ドレス空間上の特定アドレス’Ｃ４０００Ｈ４には必ず
識別情報が記憶されることとなるので、第１プログラム
のメインルーチンで、実行しようとするサブルーチンの
アドレスＹをＢレジスタに格納後、第１制御プログラム
を呼出すと、第１制御プログラムにおける識別情報の判
定においては’ＹＥＳＪの判定となり、従って、判定命
令の次のバンク切替命令は実行されず、もう１つ後の実
行アドレスの変移命令が実行される。この命令により実
行プログラムが、第１プログラムから第２プログラムへ
遷移され、図中矢印の如く、アドレスＣ４００４ＨのＣ
ＡＬＬ命令の実行に移る、Ｂレジスタには第１プログラ
ムのメインルーチンで、サブルーチン５ＵＢ１の先頭ア
ドレスＹがセットされているので、このＣＡＬＬ命令に
よりサブルーチン５ＵＢＩが呼出されて実行され、実行
後、サブルーチン内のＲＥＴ命令により第２プログラム
における識別情報の判定に進む。勿論、この場合も判定
は’ＹＥＳＪとなるので、ＲＥＴＦＡＲ命令が実行され
、この命令により実行プログラムが第２プログラムから
第１プログラムへ遷移する。
）をＣ側に切替えた第３図のダイレクト方式の場合、ア
ドレス空間上の特定アドレス’Ｃ４０００Ｈ４には必ず
識別情報が記憶されることとなるので、第１プログラム
のメインルーチンで、実行しようとするサブルーチンの
アドレスＹをＢレジスタに格納後、第１制御プログラム
を呼出すと、第１制御プログラムにおける識別情報の判
定においては’ＹＥＳＪの判定となり、従って、判定命
令の次のバンク切替命令は実行されず、もう１つ後の実
行アドレスの変移命令が実行される。この命令により実
行プログラムが、第１プログラムから第２プログラムへ
遷移され、図中矢印の如く、アドレスＣ４００４ＨのＣ
ＡＬＬ命令の実行に移る、Ｂレジスタには第１プログラ
ムのメインルーチンで、サブルーチン５ＵＢ１の先頭ア
ドレスＹがセットされているので、このＣＡＬＬ命令に
よりサブルーチン５ＵＢＩが呼出されて実行され、実行
後、サブルーチン内のＲＥＴ命令により第２プログラム
における識別情報の判定に進む。勿論、この場合も判定
は’ＹＥＳＪとなるので、ＲＥＴＦＡＲ命令が実行され
、この命令により実行プログラムが第２プログラムから
第１プログラムへ遷移する。
そして、第１制御プログラム中のＲＥＴ命令の実行によ
ってメインルーチンへの復帰が為きれる。尚、メインル
ーチンでサブルーチンＳＵＢ ２を実行する場合は、Ｂ
レジスタにその先頭アドレスＷを格納するようにすれば
良い。
ってメインルーチンへの復帰が為きれる。尚、メインル
ーチンでサブルーチンＳＵＢ ２を実行する場合は、Ｂ
レジスタにその先頭アドレスＷを格納するようにすれば
良い。
次に、切替回路（１０）のスイッチ（１１）及び（１２
）をＢ側に切替え、第４図に示すバンク方式にした場合
は、識別情報が記憶きれたＲＯＭ上のアドレス４０００
Ｈが、アドレス空間上ではＣ００ＯＯＨとなるので、特
定アドレスＣ４０００Ｈには識別情報が記憶されないこ
ととなる。
）をＢ側に切替え、第４図に示すバンク方式にした場合
は、識別情報が記憶きれたＲＯＭ上のアドレス４０００
Ｈが、アドレス空間上ではＣ００ＯＯＨとなるので、特
定アドレスＣ４０００Ｈには識別情報が記憶されないこ
ととなる。
従って、同様に第１プログラムのメインルーチンで第１
制御プログラムを呼出すと、識別情報の判定においては
判定が「ＮＯ」となり、次のバンク切替命令が実行され
る。この命令は、バンクレジスタ（７）に「１」をセッ
トして、メモリバンクをバンク１からバンク２に切替え
るものであり、この命令の実行により第１プログラムか
ら第２プログラムへの遷移が実現される。
制御プログラムを呼出すと、識別情報の判定においては
判定が「ＮＯ」となり、次のバンク切替命令が実行され
る。この命令は、バンクレジスタ（７）に「１」をセッ
トして、メモリバンクをバンク１からバンク２に切替え
るものであり、この命令の実行により第１プログラムか
ら第２プログラムへの遷移が実現される。
遷移後、第２プログラムの第２制御プログラムでは、前
述と同様、ＣＡＬＬ命令によりサブルーチン５ＵＢＩが
呼出きれて実行され、実行後、第２制御プログラムにお
ける識別情報の判定に進む、そして、この場合も判定は
Ｎｏとなるので、バンクレジスタ（７）に１０」をセッ
トしてメモリバンクをバンク２からバンク１に切替える
バンク切替命令が実行され、第２プログラムから第１プ
ログラムへの遷移が実現される。メインルーチンへの復
帰は、同様に第１制御プログラムのＲＥＴ命令の実行に
より為される。
述と同様、ＣＡＬＬ命令によりサブルーチン５ＵＢＩが
呼出きれて実行され、実行後、第２制御プログラムにお
ける識別情報の判定に進む、そして、この場合も判定は
Ｎｏとなるので、バンクレジスタ（７）に１０」をセッ
トしてメモリバンクをバンク２からバンク１に切替える
バンク切替命令が実行され、第２プログラムから第１プ
ログラムへの遷移が実現される。メインルーチンへの復
帰は、同様に第１制御プログラムのＲＥＴ命令の実行に
より為される。
従って、ダイレクト方式とバンク方式の切替は、切替回
路（１０）のハード的な切替だけで済むこととなる。
路（１０）のハード的な切替だけで済むこととなる。
尚、切替回路（１０）のスイッチ（１１）の代わりに、
各方式用の２つのアドレスデコーダを設け、これら２つ
のアドレスデコーダの出力を切替えてＲＯＭ（４）のＯ
Ｅ端子に供給するスイッチを用いても良い、又、プログ
ラムメモリを構成するＲＯＭＩＣの個数は、言うまでも
なく１個に限らず、各メモリブロックを１もしくは複数
個のＲＯＭＩＣを用いて構成しても良い。
各方式用の２つのアドレスデコーダを設け、これら２つ
のアドレスデコーダの出力を切替えてＲＯＭ（４）のＯ
Ｅ端子に供給するスイッチを用いても良い、又、プログ
ラムメモリを構成するＲＯＭＩＣの個数は、言うまでも
なく１個に限らず、各メモリブロックを１もしくは複数
個のＲＯＭＩＣを用いて構成しても良い。
（ト〉発明の効果
本発明に依れば、１種類のプログラムでプログラムメモ
リの異なるマツピング方式に対処できるようになり、煩
しいプログラムメモリ自体の交換は不要となる。従って
、コスト、作業効率、メインテナンスの各面における向
上が期待できる。
リの異なるマツピング方式に対処できるようになり、煩
しいプログラムメモリ自体の交換は不要となる。従って
、コスト、作業効率、メインテナンスの各面における向
上が期待できる。
第１図は本発明の実施例を実現する情報処理装置の構成
を示すブロック図、第２図は実施例におけるプログラム
メモリの構成を示す図、第３図は実施例におけるダイレ
クト方式のメモリマツプ、第４図は実施例におけるバン
ク方式のメモリマツプである。 （１）・・・ＣＰＵ、 （２）・・・アドレスバス、
（３）・・・データバス、 （４）・・・ＲＯＭ、
（５）・・・第１メモリブロツク、 （６）・・・第
２メモリブロツク、 （７）・・・バンクレジスタ、
（８）（９）・・・アドレスデコーダ、（１０）・・
・切替回路、 （１１）（１２）・・・スイッチ。
を示すブロック図、第２図は実施例におけるプログラム
メモリの構成を示す図、第３図は実施例におけるダイレ
クト方式のメモリマツプ、第４図は実施例におけるバン
ク方式のメモリマツプである。 （１）・・・ＣＰＵ、 （２）・・・アドレスバス、
（３）・・・データバス、 （４）・・・ＲＯＭ、
（５）・・・第１メモリブロツク、 （６）・・・第
２メモリブロツク、 （７）・・・バンクレジスタ、
（８）（９）・・・アドレスデコーダ、（１０）・・
・切替回路、 （１１）（１２）・・・スイッチ。
Claims (1)
- （１）少なくとも第１及び第２のプログラムを各々記憶
した第１及び第２のメモリブロックより成るプログラム
メモリと、該第１及び第２のメモリブロックをＣＰＵの
アドレス空間上に、メモリバンクとしてマッピングする
か、もしくは、ダイレクトにマッピングするかを切替え
る切替手段とを備えた情報処理装置において、前記第２
のメモリブロックの特定アドレスに識別情報を予め記憶
し、前記第１及び第２のプログラム中で、前記第２のメ
モリブロックをダイレクトにマッピングしたときの前記
特定アドレスに対応するＣＰＵのアドレス空間上のメモ
リ領域に、前記識別情報が記憶されているか否かを判定
し、判定の結果、記憶されていないときはバンク切替を
実行し、記憶されていないときは前記ＣＰＵのアドレス
空間上において実行アドレスを変移させて、前記両プロ
グラム間での実行プログラムの遷移を行うことを特徴と
したプログラム遷移方式。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097305A JPH01267751A (ja) | 1988-04-20 | 1988-04-20 | プログラム遷移方式 |
| DE68925376T DE68925376T2 (de) | 1988-04-20 | 1989-04-04 | In Direktabbildung und in Bankabbildung wirksamer Informationsprozessor und Verfahren zum Schalten der Abbildungsschemas |
| EP89105889A EP0338317B1 (en) | 1988-04-20 | 1989-04-04 | Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes |
| US07/334,498 US5127096A (en) | 1988-04-20 | 1989-04-07 | Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes |
| CN89103203A CN1016652B (zh) | 1988-04-20 | 1989-04-20 | 能以直接变换方式和存贮体变换方式动作的情报处理装置 |
| KR1019890005286A KR920006615B1 (ko) | 1988-04-20 | 1989-04-20 | 다이렉트 맵핑 방식과 뱅크 맵핑 방식으로 동작이 가능한 정보처리장치 및 맵핑 전환방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097305A JPH01267751A (ja) | 1988-04-20 | 1988-04-20 | プログラム遷移方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01267751A true JPH01267751A (ja) | 1989-10-25 |
| JPH056215B2 JPH056215B2 (ja) | 1993-01-26 |
Family
ID=14188775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097305A Granted JPH01267751A (ja) | 1988-04-20 | 1988-04-20 | プログラム遷移方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01267751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829192A (en) * | 1986-03-27 | 1989-05-09 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Photo-coupler with delay function using a fluorescent substance as the delay means |
-
1988
- 1988-04-20 JP JP63097305A patent/JPH01267751A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829192A (en) * | 1986-03-27 | 1989-05-09 | Kabushiki Kaisha Tokai Rika Denki Seisakusho | Photo-coupler with delay function using a fluorescent substance as the delay means |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056215B2 (ja) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6027964A (ja) | メモリアクセス制御回路 | |
| US4057850A (en) | Processing link control device for a data processing system processing data by executing a main routine and a sub-routine | |
| US5526502A (en) | Memory interface | |
| US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
| JPH01267751A (ja) | プログラム遷移方式 | |
| JPS62151940A (ja) | レジスタ退避／復帰方式 | |
| US6772271B2 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| JPS6198441A (ja) | 半導体集積回路 | |
| KR970008189B1 (ko) | 메모리 공간 제어방법 및 메모리 장치 | |
| JPH07191955A (ja) | データ駆動型情報処理装置 | |
| JPS593440Y2 (ja) | メモリ選択装置 | |
| JP4413905B2 (ja) | Ｓｉｍｄ型プロセッサ | |
| JPS6069751A (ja) | 演算用レジスタのメモリ化制御方式 | |
| JPH01216433A (ja) | 割込制御方式 | |
| JPH01134546A (ja) | 演算処理装置 | |
| JPH01133161A (ja) | メモリバンク制御方式 | |
| JPS61289444A (ja) | デ−タ処理方式 | |
| JPS6395543A (ja) | マイクロプログラム制御装置 | |
| JPH03139728A (ja) | マイクロプロセッサ | |
| JPS62137640A (ja) | インタプリタの実行制御方式 | |
| JPH01219930A (ja) | 間接アドレス方式の割り込み制御回路装置 | |
| JPH03265932A (ja) | インストラクションメモリ制御方式 | |
| JPS63149732A (ja) | マイクロプログラム分岐制御方式 | |
| JPH0371336A (ja) | マイクロプログラム制御方式 | |
| JPS60189043A (ja) | プロセツサ |