JPH0371484A - ダイナミックｒａｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 くイ）産業上の利用分野 本発明はシーケンシャルアクセス機能を付与したダイナ
ミックＲＡＭに関する。

（σ）従来の技術 従来のシーケンシャルアクセスメモリは画像情報処理用
に設計されたものが殆どであって、高速動作に応えるた
めにデータ入出力部に複数のデータレジスタを備える等
、チップサイズが大きくまた高価である。従って、格別
の高速動作が要求されないａ声情報処理、特に音声のデ
ィジタル録音の用途にはこれまで汎用のダイナミンクＲ
ＡＭが使用されている。

初めに、第２図を参照して画像情！Ｉｌ処理用に設計さ
れたシーケンシャル／ランダムアクセス、ジノアルデー
タ・メモリを説明する。

このメモリチップ（２０）は、メモリセルアレイ（２１
）、アドレスカウンタ（２２）、リフレッシュカウンタ
（２３）、マルチプレクサ（２４）、ロウアドレスデコ
ーダ（２５）、ｍ個の１ｔｏ４Ｓ／Ｐデコーダ（２６゜
〜（２６，）、４組のｍ段シフトレジスタ（２７，）〜
（２７４）、および４ｔ０１Ｐ／Ｓデコーダ（２８）か
ら構成され、マルチプレクサ（２４）によりアドレスカ
ウンタ（２２）にロウアドレスデコーダ（２５）が接続
されるときにシーケンシャルアクセス・メモリとして動
作し、外部アドレス穴０〜Ａ１に接続されるときにラン
ダムアクセス・メモリとして動作し、さらにノフレッシ
ュカウンタ（２３）に接続されてリフレッシュ動作を行
う。

１ｔｏ４Ｓ／Ｐデコーダ（２６＋）に入力される、選択
メモリセル（図示しない）を含む４個のメモノセルから
のシリアルデータは４組のｍ段シフトレジスタ（２７，
）〜（２Ｌ）のそれぞれ２７１〜２７゜ビットに、また
１ｔｏ４Ｓ／Ｐデコーダ（２６１）に入力される４個の
メモリセルからのシリアルデータはシフトレジスタのそ
れぞれ２７．ｔ〜２７４゜ビットにというように転送さ
れ、これらシフトレジスタ（２７，）〜（２７ａ）の４
ビツト出力が４ｔ　ｏ　Ｉ　Ｐ／Ｓデコーダ（２８）に
よりシリアル変換されて出力される。

この種のメモリは高速動作が可能であるものの図示され
るように回路構成が複雑であって音声録冴等の用途には
適していない。

次に、第３図を参照して汎用ダイナミックＲＡＭを使用
してＦＩＩｉ戊したシーケンシャルアクセスメモリシス
テムの一例を説明する。

汎用ダイナミックＲＡＭチップ（３０）はメモリセルア
レイ（３１）、時分割入力されるロウアドレス信冒・と
カラムアドレス信号を変換してメモリセルアレイ（３１
）のワード線あるいはビット線（何れも図示しない）の
１を選択する信号を生成するロウアドレスデコーダ（３
４）とカラムアドレスデコーダ（３５）、リフレッシュ
カウンタ（３３）、リフレッシュカウンタ出力と外部ロ
ウアドレス信号を選択するマルチプレクサ（３２）、Ｉ
１０バッファ（３６）から構成される。なお、ロウアド
レスカウンタは備えていない。

また、外部回路はマルチアドレス方式のダイナミツりＲ
ＡＭのアドレス入力に適合し、かつシーケンシャルなア
ドレス信号を生成する２つのカウンタ（３７）（３８）
、マルチプレクサ（３９）およびデータをパラレル・シ
リアル変換するシフトレジスタ（４０）から構成される
。

このシステムでは、外部回路のカウンタ（３７）のカウ
ント値が１インクリメントされる度に、他のカウンタ（
３８）はＯからフルカウントまでインクリメントされ、
しかも他のカウンタ（３８）が１インクノメントされる
度に、ダイナミックＲＡＭに供給されるＲ　Ａ　Ｓ　’
　（ｒｏｗ　ａｄｒｅｓｓ　５ｔｒｏｂｅ）　、ＣＡ　
Ｓ”（ｃｏｌｕｍｎ　ａｄｒｅｓｓ　５ｔｒｏｂｅ）と
同期的に、カウンタ（３７）の出力とカウンタ（３８）
の出力が交互にダイナミックＲＡ　Ｍ　（３０）にアド
レス入力される。

（・・）発明が解決しようとする課題 マルチアドレス方式のダイナミックＲＡＭをシーケンシ
ャルアクセスメモリとして使用する場合には、当然にシ
ーケンシャルなロウアドレス信診およびカラムアドレス
信号を生成する回路、その出力を多重化する回路が外部
に必要となるのであるが、これら回路のタイミング制御
はさらに繁雑である。

本発明は、ダイナミック・メモリがシーケンシャルアク
セスメモリとして動作する場合にはリフレッシュサイク
ルを必要としない点、およびマルチアドレス方式のダイ
ナミックＲＡＭは本来的にロウアドレス信号およびカラ
ムアドレス信号生成回路の制御に好適なタイミングを備
えている点に着目したものであって、比較的簡素な構成
によりダイナミックＲＡＭにシーケンシャルアクセス機
能を付与することを目的とする。

（ニ）課題を解決するための手段 本発明のダイナミックＲＡ　Ｍはメモリセルアレイと、
ランダムアクセスモード時にリフレッシュカウンタとし
て動作するロウアドレスカウンタと外部ロウアドレス信
号とロウアドレスカウンタの出力を選択する第１のマル
チプレクサと、ロウアドレスデコーダと、シーケンシャ
ルアクセスモード時に作動するカラムアドレスカウンタ
と、外部カラムアドレス信号とカラムアドレスカウンタ
の出力を選択する第２のマルチプレクサおよびカラムア
ドレスデコーダから構成される。

（，１）作用 シーケンシャルアクセス用のロウアドレスカウンタおよ
びカラムアドレスカウンタをダイナミックＲＡＭに内蔵
させる構成は、マルチアドレス方式のダイナミックＲＡ
Ｍが本来的に備え、かつ外部出力されない制御タイミン
グの利用を可能にしロウアドレスカウンタおよびカラム
アドレスカウンタのタイミング制御を簡素化する。

また、ロウアドレスカウンタをランダムアクセスモード
時にリフレッシュカウンタとして使用することによりｌ
ｌｌ戊が簡素化される。

（へ）実施例 以下、第１図を参照して本発明の詳細な説明する。

本発明のダイナミックＲＡＭはメモリセルアレイ（１）
、ロウアドレスカウンタ（２）、外部ロウアドレス信号
とロウアドレスカウンタ（２）の出力を選択する第１の
マルチプレクサ（３）、ロウアドレスデコーダ（４）、
カラムアドレスカウンタ（５）、外部カラムアドレス信
号とカラムアドレスカウンタ（５の出力を選択する第２
のマルチプレクサ（６）、カラムアドレスデコーダ（７
）、およびＩ１０バッファ（８）から構成される。なお
、リフレッシュ専用カウンタは備えておらず、リフレッ
シュはロウアドレスカウンタ（２）により行われる。

なお、本発明のダイナミックＲＡＭと汎用のダイナミッ
クＲＡ　Ｍとを構成要素により比較すると本発明のダイ
ナミックＲＡＭはカラムアドレスカウンタ（５）と第２
のマルチプレクサ（６）が増加することになるのである
が、本発明のダイナミックＲＡ　Ｍを使用してシーケン
シャルアクセスメモリシステムを溝底する場合の利点、
即ち一方のアドレスカウンタおよびタイミング回路が不
要となる等の利点は明らかである。

次に、実施例の動作をランダムアクセスモードとシーケ
ンシャルアクセスモードに分けて説明する。

１、ランダムアクセスモード ランダムアクセスモードにある本発明のダイナミックＲ
ＡＭは第１のマルチプレクサ（３）および第２のマルチ
プレクサ（６）が外部より時分割入力されるロウアドレ
ス信号とカラムアドレス信号をそれぞれロウアドレスデ
コーダ（４）とカラムアドレスデコーダ（７）に選択出
力するよう制御される。従って、汎用のダイナミックＲ
ＡＭと同様にＲＡＳ”およびＣＡＳ”の活性化により、
ロウアドレス信号とカラムアドレス信号を取り込んでワ
ード線とビット線の選択を行い、Ｉ１０バッファ（８）
を介してデータを入出力する。

また、ＲＡＳ”の立ち下がり時にＣＡ　Ｓ　”を予め低
レベルにセノトすることによって、ロウアドレスカウン
タ（２）がリフレッシュアドレスを発生して、ワード線
単位のリフレッシュを行う。

２、シーケンシャルアクセスモード シーケンシャルアクセスモードにある本発明のダイナミ
ックＲＡＭは第１のマルチプレクサ（３）および第２の
マルチプレクサ（６）がロウアドレスカウンタ（２）の
出力とカラムアドレスカウンタ（５）の出力をそれぞれ
ロウアドレスデコーダ（４）とカラムアドレスデコーダ
（７）に選択出力するよう制御される。

ロウアドレスカウンタ（２）のカウント値がＯからフル
カウントまでカウントすることによりワード線の一つ一
つが順次選択され、ロウアドレスカウンタ（２）のフル
カウント毎にカラムアドレスカウンタ（５）のカウント
値がインクリメントされるこれによりカラムアドレスカ
ウンタ（５）で指定されるビット線に関連するメモリセ
ルのデータが順に読み出される。従って、カラムアドレ
スカウンタ（５）のカウント値各々に対してロウアドレ
スカウンタ（２）がフルカウントするため、このシーケ
ンシャルアクセスモードではリフレッシュサイクルが不
要になる。なお、このモード時のデータライトは、リー
ドサイクルに続いてライトを行うＪ−トモデイファイド
ライトが利用される。

（ト）発明の効果 以上述べたように本発明によれば、リフレッシュ専用カ
ウンタを廃したことと、マルチアドレス方式のダイナミ
ックＲＡＭが本来的に備える制御タイミングを利用して
ロウアドレスカウンタおよびカラムアドレスカウンタを
制御し得ることによって、格別な構成を付加することな
くダイナミックＲＡＭにシーケンシャルアクセス機能を
付与することができる。

【図面の簡単な説明】

第１図は本発明の実施例のブロノク図、第２図は従来の
画像情報処理用メモリのブロック図、 第３図は汎用ダイナミフクＲＡＭを使用して溝底したシ
ーケンシャルアクセスメモリシステムのブロック図であ
る。 １・・・メモリセルアレイ、　　２・・・ロウアドレス
カウンタ（リフレッシュカウンタ）、３・・・第１のマ
ルチプレクサ、４・・・ロウアドレスデコーダ、５・・
・カラムアドレスカウンタ、　　６・・・第２のマルチ
プレクサ、　　７・・・カラムアドレスデコーダ、８・
・・１／′０バツフア。

Claims (1)

【特許請求の範囲】
1. （１）メモリセルアレイと、 ランダムアクセスモード時にリフレッシュカウンタとし
   て動作するロウアドレスカウンタと、外部ロウアドレス
   信号とロウアドレスカウンタの出力を選択する第１のマ
   ルチプレクサと、ロウアドレスデコーダと、 シーケンシャルアクセスモード時に作動するカラムアド
   レスカウンタと、 外部カラムアドレス信号とカラムアドレスカウンタの出
   力を選択する第２のマルチプレクサおよびカラムアドレ
   スデコーダ、 から構成されるダイナミックＲＡＭ。