JPH0371620A - 化合物半導体装置の製造方法 - Google Patents
化合物半導体装置の製造方法Info
- Publication number
- JPH0371620A JPH0371620A JP1207269A JP20726989A JPH0371620A JP H0371620 A JPH0371620 A JP H0371620A JP 1207269 A JP1207269 A JP 1207269A JP 20726989 A JP20726989 A JP 20726989A JP H0371620 A JPH0371620 A JP H0371620A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal
- inp
- compound semiconductor
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
Ａｓを含有する化合物半導体結晶とＰを含有する化合物
半導体結晶を積層して成る半導体装置に関し。
半導体結晶を積層して成る半導体装置に関し。
Ａｓを含有する化合物半導体結晶とＰを含有する化合物
半導体結晶との界面近傍における非発光再結合中心また
は発生再結合中心の発生を防止することを目的とし。
半導体結晶との界面近傍における非発光再結合中心また
は発生再結合中心の発生を防止することを目的とし。
砒素を含有する化合物半導体から成る第１の結晶上に、
燐を含有する化合物半導体から成る第２の結晶を気相成
長させる際に、該第１の結晶上に。
燐を含有する化合物半導体から成る第２の結晶を気相成
長させる際に、該第１の結晶上に。
該第２の結晶の第１の層を第１の成長速度で第１の厚さ
に成長させたのち、該第１の層上に、該第２の結晶の第
２の層を該第１の成長速度より速い第２の成長速度で該
第１の厚さより大きな厚さに成長させる工程を含むこと
、または、基板上に、砒素を含有する化合物半導体から
成る第１の結晶を気相成長させたのち該第１の結晶上に
燐を含有する化合物半導体から成る第２の結晶を成長さ
せる際に、該基板上に、該第１の結晶の第１の層を第１
の成長速度で第１の厚さに成長させたのち。
に成長させたのち、該第１の層上に、該第２の結晶の第
２の層を該第１の成長速度より速い第２の成長速度で該
第１の厚さより大きな厚さに成長させる工程を含むこと
、または、基板上に、砒素を含有する化合物半導体から
成る第１の結晶を気相成長させたのち該第１の結晶上に
燐を含有する化合物半導体から成る第２の結晶を成長さ
せる際に、該基板上に、該第１の結晶の第１の層を第１
の成長速度で第１の厚さに成長させたのち。
該第１の層上に、該第１の結晶の第２の層を該第１の成
長速度より遅い第２の成長速度で該第１の厚さより小さ
な厚さに成長させる工程と、該第２の層上に、該第２の
結晶を成長させる工程とを含むことから構成される。
長速度より遅い第２の成長速度で該第１の厚さより小さ
な厚さに成長させる工程と、該第２の層上に、該第２の
結晶を成長させる工程とを含むことから構成される。
本発明は、 Ａｓを含有する化合物半導体結晶とＰを含
有する化合物半導体結晶を積層して成る半導体装置に関
する。
有する化合物半導体結晶を積層して成る半導体装置に関
する。
例えば、１μｍ帯の光通信に用いられる発光ダイオード
（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子あ
るいはＰＩＮフォトダイオード（ＰＩＮ−ＰＤ）やアバ
ランシェフォトダイオード（ＡＰＤ）等の受光素子は、
ＩｎＧａＡｓ層またはＩｎＧａＡｓＰ層をＩｎＰ層で
挟み込んだ構造、すなわち、 ＩｎＰ／ＩｎＧａＡｓ（
Ｐ）／ＩｎＰを基本構造として有する。
（ＬＥＤ）やレーザダイオード（ＬＤ）等の発光素子あ
るいはＰＩＮフォトダイオード（ＰＩＮ−ＰＤ）やアバ
ランシェフォトダイオード（ＡＰＤ）等の受光素子は、
ＩｎＧａＡｓ層またはＩｎＧａＡｓＰ層をＩｎＰ層で
挟み込んだ構造、すなわち、 ＩｎＰ／ＩｎＧａＡｓ（
Ｐ）／ＩｎＰを基本構造として有する。
ＭＯＣＶＤ （有機金属化学気相成長〉法を用いて上記
ＩｎＰ層 ＩｎＧａＡｓ （Ｐ） ／ ＩｎＰ構造を形
成する場合、 ＩｎＧａＡｓ（Ｐ）層あるいはその上に
おけるＩｎＰ層は、１〜２μｍ／ｈｒ程度の速度で成長
させることが多い。例えば、第１１図（ａ）に示すよう
なＡＰＤを構成するための多層化合物半導体構造、ある
いは、同図（ｂ）に示すようなＰＩＮ−ＰＤを構成する
ための多層化合物半導体構造において、ＩｎＰバッファ
層１１＋ ＩｎＧａＡｓ光吸収層１２およびＩｎＰキャ
ップ層１３の各々は２〜３μｍの厚さを有することが必
要である。その結果、このような多層構造を形成する工
程に数時間ないし１０時間を要する。したがって、上記
多層構造を有する素子の製造工程のスルーブツトを向上
するために、これら各層の成長速度を高めることが要請
されている。また＋ Ｉ Ｘ １０ ’ ”ｃｍ−３以
下の低濃度ドープ層を用いて成る素子を形成する場合に
も、成長速度をできるだけ大きくしたいという要望もあ
る。
ＩｎＰ層 ＩｎＧａＡｓ （Ｐ） ／ ＩｎＰ構造を形
成する場合、 ＩｎＧａＡｓ（Ｐ）層あるいはその上に
おけるＩｎＰ層は、１〜２μｍ／ｈｒ程度の速度で成長
させることが多い。例えば、第１１図（ａ）に示すよう
なＡＰＤを構成するための多層化合物半導体構造、ある
いは、同図（ｂ）に示すようなＰＩＮ−ＰＤを構成する
ための多層化合物半導体構造において、ＩｎＰバッファ
層１１＋ ＩｎＧａＡｓ光吸収層１２およびＩｎＰキャ
ップ層１３の各々は２〜３μｍの厚さを有することが必
要である。その結果、このような多層構造を形成する工
程に数時間ないし１０時間を要する。したがって、上記
多層構造を有する素子の製造工程のスルーブツトを向上
するために、これら各層の成長速度を高めることが要請
されている。また＋ Ｉ Ｘ １０ ’ ”ｃｍ−３以
下の低濃度ドープ層を用いて成る素子を形成する場合に
も、成長速度をできるだけ大きくしたいという要望もあ
る。
すなわち、気相成長層におけるキャリヤ濃度は。
ドーパント原料ガス流量に比例し、母材原料ガス流量に
反比例するが、ドーパント原料ガス流量を制御可能な最
低流量があるため、母材原料ガス流量を大きくすること
により所望のキャリヤ濃度を達成する方法を採る必要が
あるからである。
反比例するが、ドーパント原料ガス流量を制御可能な最
低流量があるため、母材原料ガス流量を大きくすること
により所望のキャリヤ濃度を達成する方法を採る必要が
あるからである。
なお、第１１図（ａ）において、符号１４はＩｎＧａＡ
ｓＰ層１４であり、 ＩｎＧａＡｓ光吸収層１２とＩｎ
Ｐキャップ層１層間３間ンド構造の不連続性を緩和する
ために設けられる。
ｓＰ層１４であり、 ＩｎＧａＡｓ光吸収層１２とＩｎ
Ｐキャップ層１層間３間ンド構造の不連続性を緩和する
ために設けられる。
しかしながら１本発明者は、 ＩｎＧａＡｓのような＾
Ｓを含有する化合物半導体から成る結晶上にＩｎＰのよ
うな燐を含有する化合物半導体から成る結晶を気相成長
させた場合、ＩｎＰ層または下地のＩｎＧａＡｓ層の成
長速度が大きくなると、これら化合物半導体界面近傍に
、非発光再結合中心または発生再結合中心（Ｇｅｎｅｒ
ａｔｉｏｎ−Ｒｅｃｏｍｂｉｎａｔｉｏｎ Ｃｅｎｔｅ
ｒ）が生成することを見出した。
Ｓを含有する化合物半導体から成る結晶上にＩｎＰのよ
うな燐を含有する化合物半導体から成る結晶を気相成長
させた場合、ＩｎＰ層または下地のＩｎＧａＡｓ層の成
長速度が大きくなると、これら化合物半導体界面近傍に
、非発光再結合中心または発生再結合中心（Ｇｅｎｅｒ
ａｔｉｏｎ−Ｒｅｃｏｍｂｉｎａｔｉｏｎ Ｃｅｎｔｅ
ｒ）が生成することを見出した。
上記のような非発光再結合中心と発生再結合中心の本質
は現在のところ明らかではない。ＩｎＰのような燐（Ｐ
）を含有する化合物半導体結晶上にＩｎＧａＡｓのよう
な砒素（Ａｓ）を含有する化合物半導体結晶層を気相成
長させた場合に発生再結合中心が生じるという報告もあ
る。（Ｊ、 Ａｐｐｉ、 Ｐｈｙｓ、、刹（１９８６Ｎ
？７１＋ Ｐ、 Ｐｈ１ｌｉｐｐｅ ｅｔ ａｌ、、
Ｄａｒｋ−ｅｕｒｒｅｎｔ ａｎｄ ｃａｐａｃｉｔａ
ｎｃｅ ａｎａｌｙｓｉｓ ｏｆ ＩｎＧａＡｓ／Ｉｎ
Ｐ ｐｈｏｔ。
は現在のところ明らかではない。ＩｎＰのような燐（Ｐ
）を含有する化合物半導体結晶上にＩｎＧａＡｓのよう
な砒素（Ａｓ）を含有する化合物半導体結晶層を気相成
長させた場合に発生再結合中心が生じるという報告もあ
る。（Ｊ、 Ａｐｐｉ、 Ｐｈｙｓ、、刹（１９８６Ｎ
？７１＋ Ｐ、 Ｐｈ１ｌｉｐｐｅ ｅｔ ａｌ、、
Ｄａｒｋ−ｅｕｒｒｅｎｔ ａｎｄ ｃａｐａｃｉｔａ
ｎｃｅ ａｎａｌｙｓｉｓ ｏｆ ＩｎＧａＡｓ／Ｉｎ
Ｐ ｐｈｏｔ。
ｄｉｏｄｅｓ ｇｒｏｗｎ ｂｙ ｍｅｔａｌｏｒｇａ
ｒｉｉｅ ｃｈｅｍｔｃａｌ ｖａｐ。
ｒｉｉｅ ｃｈｅｍｔｃａｌ ｖａｐ。
ｒ ｄｅｐｏｓｉｔｉｏｎ）
これらの再結合中心は、成長した結晶に欠陥が存在する
ことを示唆するものであり、最終的に得られる素子の特
性を損なう可能性があることを意味する。
ことを示唆するものであり、最終的に得られる素子の特
性を損なう可能性があることを意味する。
したがって、従来は、上記非発光再結合中心または発生
再結合中心として現れる結晶欠陥を生じさせないために
は、ＩｎＰ層または下地のＩｎＧａＡｓＪＦＩの成長速
度を低く抑えなければならず、前述のような、化合物半
導体の多層構造を用いる素子の製造工程のスループット
向上あるいは低濃度ドープ層の形成からくる高速成長に
対する要請に応えることができないという問題があった
。
再結合中心として現れる結晶欠陥を生じさせないために
は、ＩｎＰ層または下地のＩｎＧａＡｓＪＦＩの成長速
度を低く抑えなければならず、前述のような、化合物半
導体の多層構造を用いる素子の製造工程のスループット
向上あるいは低濃度ドープ層の形成からくる高速成長に
対する要請に応えることができないという問題があった
。
本発明は、上記非発光再結合中心または発生再結合中心
等の結晶欠陥を生じさせずに多層化合物半導体結晶層の
高速気相成長を可能とすることを目的とする。
等の結晶欠陥を生じさせずに多層化合物半導体結晶層の
高速気相成長を可能とすることを目的とする。
上記目的は、 Ａｓを含有する化合物半導体から成る第
１の結晶上に、Ｐを含有する化合物半導体から成る第２
の結晶を気相成長させる際に、該第１の結晶上に、該第
２の結晶の第１の層を第１の成長速度で第１の厚さに成
長させたのち、該第１の層上に、該第２の結晶の第２の
層を該第１の成長速度より速い第２の成長速度で該第１
の厚さより大きな厚さに成長させる工程を含むことを特
徴とする本発明に係る化合物半導体装置の製造方法。
１の結晶上に、Ｐを含有する化合物半導体から成る第２
の結晶を気相成長させる際に、該第１の結晶上に、該第
２の結晶の第１の層を第１の成長速度で第１の厚さに成
長させたのち、該第１の層上に、該第２の結晶の第２の
層を該第１の成長速度より速い第２の成長速度で該第１
の厚さより大きな厚さに成長させる工程を含むことを特
徴とする本発明に係る化合物半導体装置の製造方法。
または、基板上に、 Ａｓを含有する化合物半導体から
成る第１の結晶を気相成長させたのち該第１の結晶上に
Ｐを含有する化合物半導体から成る第２の結晶を成長さ
せる際に、該基板上に、該第１の結晶の第１の層を第１
の成長速度で第１の厚さに成長させたのち、該第１の層
上に、該第１の結晶の第２の層を該第１の成長速度より
遅い第２の成長速度で該第１の厚さより小さな厚さに成
長させる工程と、該第２の層上に、該第２の結晶を成長
させる工程とを含むことを特徴とする本発明に係る化合
物半導体装置の製造方法によって達成される。
成る第１の結晶を気相成長させたのち該第１の結晶上に
Ｐを含有する化合物半導体から成る第２の結晶を成長さ
せる際に、該基板上に、該第１の結晶の第１の層を第１
の成長速度で第１の厚さに成長させたのち、該第１の層
上に、該第１の結晶の第２の層を該第１の成長速度より
遅い第２の成長速度で該第１の厚さより小さな厚さに成
長させる工程と、該第２の層上に、該第２の結晶を成長
させる工程とを含むことを特徴とする本発明に係る化合
物半導体装置の製造方法によって達成される。
第を図および第２図は、それぞれ、請求項１および２に
記載した本発明の詳細な説明するための模式的断面図で
ある。
記載した本発明の詳細な説明するための模式的断面図で
ある。
第を図に示すように１例えばＩｎＧａＡｓまたはＩｎＧ
ａＡｓＰから戒る結晶（以下両者をまとめＩｎＧａＡｓ
（Ｐ）結晶１と表記する）上にＩｎＰｉｉ２を気相成
長させる際に、ＩｎＰ層２の成長初期における成長を１
例えば２．４ μｍ／ｈｒ以下の速度で行い、そののち
、より高い速度で行うことによって非発光再結合中心の
生成が防止される。図において、符号２゜は低速成長さ
せたＩｎＰ層、符号２．は高速成長させたｒｎＰ ＠を
示す。
ａＡｓＰから戒る結晶（以下両者をまとめＩｎＧａＡｓ
（Ｐ）結晶１と表記する）上にＩｎＰｉｉ２を気相成
長させる際に、ＩｎＰ層２の成長初期における成長を１
例えば２．４ μｍ／ｈｒ以下の速度で行い、そののち
、より高い速度で行うことによって非発光再結合中心の
生成が防止される。図において、符号２゜は低速成長さ
せたＩｎＰ層、符号２．は高速成長させたｒｎＰ ＠を
示す。
また、第２図に示すように、 ＩｎＰ層２の下地となる
ＩｎＧａＡｓ （Ｐ）結晶１を気相成長させる際に、そ
の終期における成長を５例えば１．５μｍ／ｈｒ以下の
速度で行うことによって発生再結合中心の生成が防止さ
れる。図において符号１゜は低速成長させたＩｎＧａＡ
ｓ （Ｐ）結晶ｌ、符号りは高速成長させたＩｎＧａＡ
ｓ（Ｐ）結晶を示す。
ＩｎＧａＡｓ （Ｐ）結晶１を気相成長させる際に、そ
の終期における成長を５例えば１．５μｍ／ｈｒ以下の
速度で行うことによって発生再結合中心の生成が防止さ
れる。図において符号１゜は低速成長させたＩｎＧａＡ
ｓ （Ｐ）結晶ｌ、符号りは高速成長させたＩｎＧａＡ
ｓ（Ｐ）結晶を示す。
上記のような低速成長させるＩｎＰ層２゜（第１図参照
）およびＩｎＧａＡｓ （Ｐ）結晶１゜（第２図参照）
の厚さは１０人程度でよいため、多層構造を構成する２
〜３μ−の厚さを有するＩｎＰ層２およびＩｎＧａＡｓ
（Ｐ）結晶１の大部分を高速で気相成長可能となる。
）およびＩｎＧａＡｓ （Ｐ）結晶１゜（第２図参照）
の厚さは１０人程度でよいため、多層構造を構成する２
〜３μ−の厚さを有するＩｎＰ層２およびＩｎＧａＡｓ
（Ｐ）結晶１の大部分を高速で気相成長可能となる。
以下本発明の実施例を図面を参照して説明する。
以下の図面において、既掲の図面におけるのと同じ部分
には同一符号を付しである。
には同一符号を付しである。
まず１本発明により非発光再結合中心の生成が防止され
る根拠を説明する。
る根拠を説明する。
前記１ｎＧａＡｓ （Ｐ）結晶ｌ上におけるＩｎＰＪ！
１２の成長速度は、Ｐの原料ガスであるホスフィン（Ｐ
）Ｉｉ）の流量とインジウム（Ｉｎ）の原料ガスである
トリメチルインジウム（ＴＭＩ）の流量比を一定に維持
した場合、第３図に示すように、ＰＨ３の流量に比例す
る。
１２の成長速度は、Ｐの原料ガスであるホスフィン（Ｐ
）Ｉｉ）の流量とインジウム（Ｉｎ）の原料ガスである
トリメチルインジウム（ＴＭＩ）の流量比を一定に維持
した場合、第３図に示すように、ＰＨ３の流量に比例す
る。
図において、縦軸はＩｎＰ層２の成長速度（μｍ／ｈｒ
）＋横軸は水素（ｌで２０％に希釈されたＰＨ３の流量
（ｃｃ／ｌ１ｉｎ）であり、パラメータはＰＨ，とＴＭ
Ｉの流量比（ＰＨ：ｌ／ ＴＭＩで表す）である。表面
欠陥が少ないＩｎＰ層２を得るためには、ＰＨ，／ＴＭ
Ｉ比を１００以上にしなければならないことが周知であ
る。すなわち、第３図における破線の下の領域が有用な
成長条件である。
）＋横軸は水素（ｌで２０％に希釈されたＰＨ３の流量
（ｃｃ／ｌ１ｉｎ）であり、パラメータはＰＨ，とＴＭ
Ｉの流量比（ＰＨ：ｌ／ ＴＭＩで表す）である。表面
欠陥が少ないＩｎＰ層２を得るためには、ＰＨ，／ＴＭ
Ｉ比を１００以上にしなければならないことが周知であ
る。すなわち、第３図における破線の下の領域が有用な
成長条件である。
図中にＯ印で示した成長速度と流量の下でＩｎＧａＡｓ
（Ｐ）結晶１上にＩｎＰ層２を気相成長させた試料に
ついてフォトルミネッセンス（ＰＬ）を測定すると。
（Ｐ）結晶１上にＩｎＰ層２を気相成長させた試料に
ついてフォトルミネッセンス（ＰＬ）を測定すると。
ＩｎＧａＡｓ （Ｐ）のＰＬが観測される。これに対し
て、×印で示した成長速度と流量の下でＩｎＧａＡｓ
（Ｐ）結晶１上にＩｎＰ層２を気相成長させた試料につ
いては。
て、×印で示した成長速度と流量の下でＩｎＧａＡｓ
（Ｐ）結晶１上にＩｎＰ層２を気相成長させた試料につ
いては。
ＩｎＧａＡｓ （Ｐ）のＰＬは検出されない。ところが
、この試料からＩｎＰＪｉ２を選択エツチングしながら
ＰＬを観測すると＋ ＩｎＰ層２が完全に除去された段
階で。
、この試料からＩｎＰＪｉ２を選択エツチングしながら
ＰＬを観測すると＋ ＩｎＰ層２が完全に除去された段
階で。
ＩｎＧａＡｓ （Ｐ）のＰＬが検出されるようになる。
このことは、×印の条件の試料においては、 Ｉ ｎＧ
ａＡｓ （Ｐ）結晶ｌとＩｎＰ層２の界面近傍に非発光
再結合中心となるような結晶欠陥が存在することを示唆
している。
ａＡｓ （Ｐ）結晶ｌとＩｎＰ層２の界面近傍に非発光
再結合中心となるような結晶欠陥が存在することを示唆
している。
×印の条件で非発光再結合中心となる結晶欠陥が生じる
原因として１次の２つが考えられる。
原因として１次の２つが考えられる。
■ＩｎＰＩｎＰ層２条件そのものが適当でない■ＩｎＧ
ａＡｓ （Ｐ）結晶１上における成長初期の段階でＩｎ
Ｐ層２に非発光再結合中心となるような結晶欠陥が生成
する 上記■の場合には、 ＩｎＰ結晶上に上にＩｎＰ層をホ
モ成長させた場合に、ＩｎＰのＰＬが観測されないはず
である。一方、■の場合には、 ＩｎＰ結晶上にＩｎＰ
層をホモ成長させれば、ＩｎＰのＰＬが観測されるはず
である。上記■および■のいずれが非発光再結合中心の
原因であるかを確かめるために、第３図における○印お
よび×印と同一の成長速度とＰＨ，流量の下でＩｎＰ層
のホモ成長を行った。その結果。
ａＡｓ （Ｐ）結晶１上における成長初期の段階でＩｎ
Ｐ層２に非発光再結合中心となるような結晶欠陥が生成
する 上記■の場合には、 ＩｎＰ結晶上に上にＩｎＰ層をホ
モ成長させた場合に、ＩｎＰのＰＬが観測されないはず
である。一方、■の場合には、 ＩｎＰ結晶上にＩｎＰ
層をホモ成長させれば、ＩｎＰのＰＬが観測されるはず
である。上記■および■のいずれが非発光再結合中心の
原因であるかを確かめるために、第３図における○印お
よび×印と同一の成長速度とＰＨ，流量の下でＩｎＰ層
のホモ成長を行った。その結果。
○印および×印の条件に対応する試料すべてにおいてＩ
ｎＰのＰＬが検出された。このことと、前述のＩｎＰ層
２を除去した場合にＰＬが検出されるようになることか
ら、上記非発光再結合中心となる結晶欠陥は、上記■が
原因であると判断できる。しかも、 ＰＨ，／ＴＭＩ比
が１６０の場合でも、成長速度が２．４μｎ／ｈｒ以下
になれば、 ＩｎＧａＡｓ（Ｐ）結晶ｌのＰＬが観測さ
れることから、この結晶欠陥の発生に対して。
ｎＰのＰＬが検出された。このことと、前述のＩｎＰ層
２を除去した場合にＰＬが検出されるようになることか
ら、上記非発光再結合中心となる結晶欠陥は、上記■が
原因であると判断できる。しかも、 ＰＨ，／ＴＭＩ比
が１６０の場合でも、成長速度が２．４μｎ／ｈｒ以下
になれば、 ＩｎＧａＡｓ（Ｐ）結晶ｌのＰＬが観測さ
れることから、この結晶欠陥の発生に対して。
ＩｎＰ層２の成長速度が支配的であることがわかる。
以上の実験結果と考察によれば、非発光再結合中心とな
る結晶欠陥を含まないＩｎＧａＡｓ （Ｐ）結晶１／
ＩｎＰ層２横２構造速で成長させるためには、以下のよ
う工程を用いればよいと結論することができる。すなわ
ち、 ＩｎＧａＡｓ（Ｐ）結晶１上に、Ｏ印の条件に相
当する低速度でＩｎＰ層２の一部を薄く成長させたのち
、×印の条件に相当する高速度で残りのＩｎＰ層２の大
部分を成長させる。このようにして、 ＩｎＧａＡｓ（
Ｐ）結晶ｌ上に結晶欠陥のないＩｎＰ層２゜（第１図参
照）が形成されたのちの成長はホモ成長となるので、高
速成長したＩｎＰ層２には非発光再結合中心となる結晶
欠陥を含まない。
る結晶欠陥を含まないＩｎＧａＡｓ （Ｐ）結晶１／
ＩｎＰ層２横２構造速で成長させるためには、以下のよ
う工程を用いればよいと結論することができる。すなわ
ち、 ＩｎＧａＡｓ（Ｐ）結晶１上に、Ｏ印の条件に相
当する低速度でＩｎＰ層２の一部を薄く成長させたのち
、×印の条件に相当する高速度で残りのＩｎＰ層２の大
部分を成長させる。このようにして、 ＩｎＧａＡｓ（
Ｐ）結晶ｌ上に結晶欠陥のないＩｎＰ層２゜（第１図参
照）が形成されたのちの成長はホモ成長となるので、高
速成長したＩｎＰ層２には非発光再結合中心となる結晶
欠陥を含まない。
なお、第３図の実験結果から、 ＩｎＧａＡｓ（Ｐ）結
晶１上におけるＩｎＰ層２゜に対して許容される初期成
長速度は２．４μ−ｈｒと４．０μｓ／ｈｒの間にある
ことがわかる。また、このような低速成長ＩｎＰ層２゜
の最小の厚さとして約１００人あれば充分である。すな
わち、 ＩｎＰ層２゜表面はバルクと同等とみなすこと
ができる。
晶１上におけるＩｎＰ層２゜に対して許容される初期成
長速度は２．４μ−ｈｒと４．０μｓ／ｈｒの間にある
ことがわかる。また、このような低速成長ＩｎＰ層２゜
の最小の厚さとして約１００人あれば充分である。すな
わち、 ＩｎＰ層２゜表面はバルクと同等とみなすこと
ができる。
上記の方法によりＩｎＰ単結晶基板上にＩｎＰ／ＩｎＧ
ａＡｓ／ＩｎＰダブルへテロ構造の多層半導体結晶層を
形成する典型的な工程を第４図のタイムチャートを参照
して説明する。
ａＡｓ／ＩｎＰダブルへテロ構造の多層半導体結晶層を
形成する典型的な工程を第４図のタイムチャートを参照
して説明する。
減圧式〇ＭＯＣＶＤ装置中にＩｎＰ単結晶基板を設置し
、６２０°Ｃに加熱する。上記ＭＯＣＶＤ装置には、昇
温開始初期から＋ ８２で２０％に希釈されたＰＨ，を
流量１００ｃｃ／＋ｉｎで導入しておく。なお、各層の
成長期間を通じて、 ＭＯＣＣＤ装置内の全圧力を７６
Ｔｏｒｒに、また、キャリヤガスであるＨ２を含めて全
ガス流量が８１ｉｔｅｒ／ｍｉｎとなるように制御する
。基板温度が６２０″Ｃに達したら、ＰＨ３の流量を８
００ｃｃ／ｍｉｒ＋に増加し、一方、ＴＭＩを１．０ｃ
ｃ／ｍｉｎの流量で導入する。２０％に希釈されたＰＨ
３の正味の流量とＴＭＩの流量比は１６０である。この
状態で約３０分間保持する。これにより、４μｓ／ｈｒ
の速度で約２μｍのＩｎＰバッファ層１１（第１１図（
ａ）参照）が成長する。
、６２０°Ｃに加熱する。上記ＭＯＣＶＤ装置には、昇
温開始初期から＋ ８２で２０％に希釈されたＰＨ，を
流量１００ｃｃ／＋ｉｎで導入しておく。なお、各層の
成長期間を通じて、 ＭＯＣＣＤ装置内の全圧力を７６
Ｔｏｒｒに、また、キャリヤガスであるＨ２を含めて全
ガス流量が８１ｉｔｅｒ／ｍｉｎとなるように制御する
。基板温度が６２０″Ｃに達したら、ＰＨ３の流量を８
００ｃｃ／ｍｉｒ＋に増加し、一方、ＴＭＩを１．０ｃ
ｃ／ｍｉｎの流量で導入する。２０％に希釈されたＰＨ
３の正味の流量とＴＭＩの流量比は１６０である。この
状態で約３０分間保持する。これにより、４μｓ／ｈｒ
の速度で約２μｍのＩｎＰバッファ層１１（第１１図（
ａ）参照）が成長する。
次いで、ＴＭＩおよびＰＨ３の導入を停止するとともに
、 Ａｓの原料ガスであるアルシン（ＡＳＨ３）を４８
０ｃｃ／ｍｉｎの流量で導入し、さらにガリウム（Ｇａ
）の原料ガスであるトリエチルガリウム（ＴＥＧ）とＴ
ＭＩ との０．４５対０．５５混合ガスを１．５ｃｃ／
ｌｌｌ１ｒ＋の流量で導入する。この状態で約２０分間
保持する。これにより６ｐ ｍ／ｈｒの速度で約２μｍ
のＩｎＧａＡｓ層（第１１図（ａ）の１２および第１図
のＩｎＧａＡｓ結晶１）が成長する。このＩｎＧａＡｓ
結晶ｌは１結晶ばＡＰＤにおける光吸収層となる。
、 Ａｓの原料ガスであるアルシン（ＡＳＨ３）を４８
０ｃｃ／ｍｉｎの流量で導入し、さらにガリウム（Ｇａ
）の原料ガスであるトリエチルガリウム（ＴＥＧ）とＴ
ＭＩ との０．４５対０．５５混合ガスを１．５ｃｃ／
ｌｌｌ１ｒ＋の流量で導入する。この状態で約２０分間
保持する。これにより６ｐ ｍ／ｈｒの速度で約２μｍ
のＩｎＧａＡｓ層（第１１図（ａ）の１２および第１図
のＩｎＧａＡｓ結晶１）が成長する。このＩｎＧａＡｓ
結晶ｌは１結晶ばＡＰＤにおける光吸収層となる。
次いで、 ＴＥＧとＴＭＩ との混合ガスおよびＡｓＨ
３の導入を停止するとともに、再びＰＨ，を８００ｃｃ
／ｍｉｎの流量で導入し、さらに、ＴＭＩを０．６ｃｃ
／ｍｉｎの流量で導入する。このときの２０％に希釈さ
れたＰＨ，の正味の流量とＴＭＩの流量比は約２７０で
ある。この状態で約１分間保持する。これにより２．４
μｍ／ｈｒの速度で約４００ÅのＩｎＰ層２゜（第１図
参照）が成長する。
３の導入を停止するとともに、再びＰＨ，を８００ｃｃ
／ｍｉｎの流量で導入し、さらに、ＴＭＩを０．６ｃｃ
／ｍｉｎの流量で導入する。このときの２０％に希釈さ
れたＰＨ，の正味の流量とＴＭＩの流量比は約２７０で
ある。この状態で約１分間保持する。これにより２．４
μｍ／ｈｒの速度で約４００ÅのＩｎＰ層２゜（第１図
参照）が成長する。
次いで、ＰＨ３の流量を８００ｃｃ／ｍｉｎに保持した
ままで、ＴＭＩの流量を１．０ｃｃ／ｍｉｎに増加する
。２０％に希釈されたＰＨ３の正味の流量とＴＭＩの流
量比は１６０である。この状態で約３０分間保持する。
ままで、ＴＭＩの流量を１．０ｃｃ／ｍｉｎに増加する
。２０％に希釈されたＰＨ３の正味の流量とＴＭＩの流
量比は１６０である。この状態で約３０分間保持する。
これにより４ ｕ ｍ／ｈｒの速度で厚さ約２μｍのＩ
ｎＰ層２．（第１図参照）が成長する。
ｎＰ層２．（第１図参照）が成長する。
上記ののち、ＴＭＩの導入を停止するとともにＰＨ。
の流量を１００ｃｃ／ｗｉｎに減少し、その状態で基板
温度を室温まで下げる。以上で非発光再結合中心が存在
しないＩｎＰ／ ＩｎＧａＡｓ層 ＩｎＰ多層化合物半
導体結晶構造が形成される。
温度を室温まで下げる。以上で非発光再結合中心が存在
しないＩｎＰ／ ＩｎＧａＡｓ層 ＩｎＰ多層化合物半
導体結晶構造が形成される。
次ぎに９本発明により発生再結合中心の生成が防止され
る根拠を説明する。
る根拠を説明する。
発生再結合中心の存在は、逆バイアス電圧印加時のＰＮ
接合の暗電流を測定することにより検出される。すなわ
ち１発生再結合中心が存在すると。
接合の暗電流を測定することにより検出される。すなわ
ち１発生再結合中心が存在すると。
ある逆バイアス電圧で暗電流が急激に増加する。
本発明者は、第５図に示す構造の界面評価用ダイオード
を作製し、その逆バイアス電圧印加時の暗電流特性を調
べた。第５図のダイオードは、ｎ゛−ＩｎＰ基板１６上
にｎ−１ｎＧａＡｓ結晶層１７とｎ−ＩｎＰ結晶層１８
を順次気相成長させ、 ｎ−ＩｎＰ結晶層１８にｐ゛
領域２１を形成したのち、 ｎ” −１ｎＰ基板１６
およびＰ゛領域２１にそれぞれオーミック接触するｎコ
ンタクトメタル２３およびｐコンタクトメタル２４を形
成したものであり、ｐ″領域径は８０μｍである。
を作製し、その逆バイアス電圧印加時の暗電流特性を調
べた。第５図のダイオードは、ｎ゛−ＩｎＰ基板１６上
にｎ−１ｎＧａＡｓ結晶層１７とｎ−ＩｎＰ結晶層１８
を順次気相成長させ、 ｎ−ＩｎＰ結晶層１８にｐ゛
領域２１を形成したのち、 ｎ” −１ｎＰ基板１６
およびＰ゛領域２１にそれぞれオーミック接触するｎコ
ンタクトメタル２３およびｐコンタクトメタル２４を形
成したものであり、ｐ″領域径は８０μｍである。
符号１９はｐ’ｅｆｆ域２１に対応する開口が設けられ
たパッシベーション膜である。
たパッシベーション膜である。
上記ダイオードに逆バイアス電圧を印加したときの暗電
流の変化を第６図に示す。図において縦軸はダイオード
の暗電流（Ａ）、横軸は逆バイアス電圧である。逆バイ
アス電圧とともに暗電流が緩やかに増加するが、ある電
圧（図ではおよそ２Ｖ）に達すると、暗電流が階段状に
増加し、そののち再び緩やかな増加に移る。暗電流が階
段状に増加する逆バイアス電圧は、 ＰＮ接合の空乏層
の先端がちょうどｎ−１ｎＧａＡｓ結晶層Ｉ７とｎ−Ｉ
ｎＰ結晶層１８のへテロ界面に達するリーチスルー電圧
（ｖｌ）に一致している。すなわち２発生再結合中心は
ｎ −１ｎＧａＡｓ結晶層１７とｎ−１ｎＰ結晶層１８
の界面に集中していることを示している。
流の変化を第６図に示す。図において縦軸はダイオード
の暗電流（Ａ）、横軸は逆バイアス電圧である。逆バイ
アス電圧とともに暗電流が緩やかに増加するが、ある電
圧（図ではおよそ２Ｖ）に達すると、暗電流が階段状に
増加し、そののち再び緩やかな増加に移る。暗電流が階
段状に増加する逆バイアス電圧は、 ＰＮ接合の空乏層
の先端がちょうどｎ−１ｎＧａＡｓ結晶層Ｉ７とｎ−Ｉ
ｎＰ結晶層１８のへテロ界面に達するリーチスルー電圧
（ｖｌ）に一致している。すなわち２発生再結合中心は
ｎ −１ｎＧａＡｓ結晶層１７とｎ−１ｎＰ結晶層１８
の界面に集中していることを示している。
上記暗電流の増加分をΔ■とすると、Δ■が大きいほど
発生再結合中心が多く存在するといえる。
発生再結合中心が多く存在するといえる。
さらに本発明者は、第５図において、 ｎ、−ＩｎＧａ
Ａｓ結晶層１７の成長速度が種々異なるダイオードを作
製し、これらについてΔ■を測定した。その結果を第７
図に示す。同図において、縦軸はダイオードのΔＩ（１
）、横軸はｎ −ＩｎＧａＡｓ結晶層１７の成長速度（
μａｔ／ｈｒ）である。図示のように、ｒｊ２長速変速
度、５μｎ＋／ｈｒのときにΔＩの減少が認められる。
Ａｓ結晶層１７の成長速度が種々異なるダイオードを作
製し、これらについてΔ■を測定した。その結果を第７
図に示す。同図において、縦軸はダイオードのΔＩ（１
）、横軸はｎ −ＩｎＧａＡｓ結晶層１７の成長速度（
μａｔ／ｈｒ）である。図示のように、ｒｊ２長速変速
度、５μｎ＋／ｈｒのときにΔＩの減少が認められる。
このことは、 ｎ４ｎＧａＡｓ結晶層１７の成長速度
を遅くすることにより発生再結合中心となる結晶欠陥を
低減可能であることを意味する。
を遅くすることにより発生再結合中心となる結晶欠陥を
低減可能であることを意味する。
上記のような発生再結合中心となる結晶欠陥が。
ｎ −ＩｎＧａＡｓ結晶層１７− ｎ−ＩｎＰ結晶層１
８ヘテロ界面におけるｎ −１ｎＧａＡｓ結晶層１７中
にのみ存在するならば、このヘテロ界面近傍のｎ−１ｎ
ＧａＡｓ結晶層１７の成長速度を遅くすることにより５
発生再結合中心が減少するはずである。そこで１本発明
者は。
８ヘテロ界面におけるｎ −１ｎＧａＡｓ結晶層１７中
にのみ存在するならば、このヘテロ界面近傍のｎ−１ｎ
ＧａＡｓ結晶層１７の成長速度を遅くすることにより５
発生再結合中心が減少するはずである。そこで１本発明
者は。
第８図に示す構造において、 ｎ−１ｎＧａＡｓ結晶
層１７の成長速度の異なる種々のダイオードを作製し。
層１７の成長速度の異なる種々のダイオードを作製し。
その逆バイアス電圧印加時の暗電流特性を調べた。
第８図に示すダイオードは、第５図と同じ多層化合物半
導体結晶構造を有するが、 ＰＮ接合がｎ−ＩｎＧａＡ
ｓ結晶層１７中に存在する点が異なる。
導体結晶構造を有するが、 ＰＮ接合がｎ−ＩｎＧａＡ
ｓ結晶層１７中に存在する点が異なる。
第８図の構造を有するダイオードのすべては。
階段状、の暗電流の増加を示さなかった。その−例を第
９図に示す。これらダイオードの暗電流は。
９図に示す。これらダイオードの暗電流は。
ｉｏ−”〜１０−”Ａオーダと低い値である。このこと
からｒ ｎ−ＩｎＧａＡｓ結晶層１７のバルク中には
発生再結合中心は存在しないことがわかる。
からｒ ｎ−ＩｎＧａＡｓ結晶層１７のバルク中には
発生再結合中心は存在しないことがわかる。
上記のように、 ｎ−１ｎＧａＡｓ結晶層１７の成長
終期における成長速度を１．５μｍ／ｈｒ以下に低くす
ることによって、 ｎ−１ｎＰ結晶層１８とのへテロ
界面近傍における発生再結合中心となる結晶欠陥を減少
できる。このような低成長速度の層の厚さは１００人程
度あればよい。したがって１例えば厚さ２μｍのｎ −
ＩｎＧａＡｓ結晶層１７の大部分を６ ｕ ｍ／ｈｒの
よう、な高速度で成長させることが可能となる。
終期における成長速度を１．５μｍ／ｈｒ以下に低くす
ることによって、 ｎ−１ｎＰ結晶層１８とのへテロ
界面近傍における発生再結合中心となる結晶欠陥を減少
できる。このような低成長速度の層の厚さは１００人程
度あればよい。したがって１例えば厚さ２μｍのｎ −
ＩｎＧａＡｓ結晶層１７の大部分を６ ｕ ｍ／ｈｒの
よう、な高速度で成長させることが可能となる。
上記の方法によりＩｎＰ単結晶基板上にＩｎＰ／ＩｎＧ
ａＡｓ／ ＩｎＰダブルへテロ構造の多層半導体結晶層
を形成する典型的な工程を第１０図のタイムチャートを
参照して説明する。
ａＡｓ／ ＩｎＰダブルへテロ構造の多層半導体結晶層
を形成する典型的な工程を第１０図のタイムチャートを
参照して説明する。
減圧式のＭＯＣＶＤ装置中にＩｎＰ単結晶基板を設置し
、６２０’Ｃに加熱する。上記ＭＯＣＶＤ装置には、昇
温開始初期から＋ ＨＥで２０％に希釈されたＰＨ，を
流量１００ｃｃ／ｍｉｎで導入しておく。なお、各層の
成長期間を通じて、 ＭＯＣＣＤ装置内の全圧力を７６
Ｔｏｒｒに、また、キャリヤガスであるＨ２を含めて全
ガス流量が８１ｉｔｅｒ／ｍｉｎとなるように制御する
。基板温度が６２０°Ｃに達したら、ＰＨ３の流量を８
００ｃｃ／＋ｉｎに増加し、一方、ＴＭＩを０．６ｃｃ
／１ＩＩｉｎの流量で導入する。２０％に希釈されたＰ
１１３の正味の流量とＴＭＩの流量比は２７０である。
、６２０’Ｃに加熱する。上記ＭＯＣＶＤ装置には、昇
温開始初期から＋ ＨＥで２０％に希釈されたＰＨ，を
流量１００ｃｃ／ｍｉｎで導入しておく。なお、各層の
成長期間を通じて、 ＭＯＣＣＤ装置内の全圧力を７６
Ｔｏｒｒに、また、キャリヤガスであるＨ２を含めて全
ガス流量が８１ｉｔｅｒ／ｍｉｎとなるように制御する
。基板温度が６２０°Ｃに達したら、ＰＨ３の流量を８
００ｃｃ／＋ｉｎに増加し、一方、ＴＭＩを０．６ｃｃ
／１ＩＩｉｎの流量で導入する。２０％に希釈されたＰ
１１３の正味の流量とＴＭＩの流量比は２７０である。
この状態で約５０分間保持する。これにより２．４μｍ
／ｈｒの速度で約２μ慴のＩｎＰバッファ層１１ （第
１１図（ｂ）参照）が成長する。
／ｈｒの速度で約２μ慴のＩｎＰバッファ層１１ （第
１１図（ｂ）参照）が成長する。
次いで、ＴＭＩおよびＰＨｉの導入を停止するとともに
、砒素（Ａｓ）の原料ガスであるＡｓＨ３を４８０ｅｅ
／ｎｏｉｎの流量で導入し、さらに、ガリウム（Ｇａ）
の原料ガスであるトリエチルガリウム（ＴＥＧ）とＴＭ
Ｉ との０゜４５対０．５５混合ガスを１．５ｃｃ／ｍ
ｉｎの流量で導入する。
、砒素（Ａｓ）の原料ガスであるＡｓＨ３を４８０ｅｅ
／ｎｏｉｎの流量で導入し、さらに、ガリウム（Ｇａ）
の原料ガスであるトリエチルガリウム（ＴＥＧ）とＴＭ
Ｉ との０゜４５対０．５５混合ガスを１．５ｃｃ／ｍ
ｉｎの流量で導入する。
この状態で約２５分間保持する。これにより６μｍ／ｈ
ｒの速度で厚さ約２．５μｍのＩｎＧａＡｓ層１． （
第２図参照）が成長する。
ｒの速度で厚さ約２．５μｍのＩｎＧａＡｓ層１． （
第２図参照）が成長する。
次いで、前記ＴＭＩ とＴＥＧ混合ガスの導入を中断す
るとともにＡｓＨ，の流量を１２０ｅｅ／ｍｉｎに低減
したのち、前記ＴＭＩ とＴＥＧ混合ガスを０．３８ｅ
ｅ／ｍｉｎの流量で再導入する。この状態で約２分間保
持する。
るとともにＡｓＨ，の流量を１２０ｅｅ／ｍｉｎに低減
したのち、前記ＴＭＩ とＴＥＧ混合ガスを０．３８ｅ
ｅ／ｍｉｎの流量で再導入する。この状態で約２分間保
持する。
これにより １．５μｍ／ｈｒの速度で厚さ約５００人
のＩｎＧａＡｓ結晶層１゜（第２図参照）が成長する。
のＩｎＧａＡｓ結晶層１゜（第２図参照）が成長する。
上記ＩｎＧａＡｓ層２は１例えばＡＰＤにおける光吸収
層となる。
層となる。
次いで、 ＴＥＧとＴＭＩ との混合ガスおよびＡｓＨ
ｓの導入を停止するとともに、再びＰＨ，を８００ｃｃ
／ｗｉｎの流量で導入し、さらに、ＴＭＩを０．６ｃｃ
／ｍｉｎの流量で導入する。このときの２０％に希釈さ
れたＰＨ３の正味の流量とＴＭＩの流量比は約２７０で
ある。この状態で約５０分間保持する。これにより２．
４μｍ／ｈｒの速度で厚さ約２μｍのＩｎＰ層２（第２
図参照）が成長する。
ｓの導入を停止するとともに、再びＰＨ，を８００ｃｃ
／ｗｉｎの流量で導入し、さらに、ＴＭＩを０．６ｃｃ
／ｍｉｎの流量で導入する。このときの２０％に希釈さ
れたＰＨ３の正味の流量とＴＭＩの流量比は約２７０で
ある。この状態で約５０分間保持する。これにより２．
４μｍ／ｈｒの速度で厚さ約２μｍのＩｎＰ層２（第２
図参照）が成長する。
上記ののち、ＴＭＩの導入を停止するとともに、ＰＨ。
の流量を１００ｃｃ／ｓｉｎに減少し、その状態で基板
温度を室温まで下げる。以上で発生再結合中心が存在し
ないＩｎＰ／ ＩｎＧａＡｓ／ ＩｎＰ多層化合物半導
体結晶構造が形成される。
温度を室温まで下げる。以上で発生再結合中心が存在し
ないＩｎＰ／ ＩｎＧａＡｓ／ ＩｎＰ多層化合物半導
体結晶構造が形成される。
なお、上記のような発生再結合中心となる結晶欠陥が＋
ｎ−１ｎＧａＡｓ結晶層１７とのへテロ界面近傍に
おけるｎ−１ｎＰ結晶層１８中に存在する可能性がある
が、第６図に示すように、空乏層がｎ −ｆＧａＡｓ結
晶Ｎ１７− ｎ−ＩｎＰ結晶ＪＷ１８界面に達するまで
は暗電流が低レベルの状態にあることから１発生再結合
中心は上記へテロ界面近傍におけるｎ −１ｎＧａＡｓ
結晶層１７中に集中しているといえる。
ｎ−１ｎＧａＡｓ結晶層１７とのへテロ界面近傍に
おけるｎ−１ｎＰ結晶層１８中に存在する可能性がある
が、第６図に示すように、空乏層がｎ −ｆＧａＡｓ結
晶Ｎ１７− ｎ−ＩｎＰ結晶ＪＷ１８界面に達するまで
は暗電流が低レベルの状態にあることから１発生再結合
中心は上記へテロ界面近傍におけるｎ −１ｎＧａＡｓ
結晶層１７中に集中しているといえる。
本発明によれば、 Ａｓを含有する化合物半導体」二に
成長したＰを含有する化合物半導体層を含んで成る多層
化合物半導体構造を、非発光再結合中心や発生再結合中
心となる結晶欠陥を生じることなく高速度で形成でき、
１μｍ帯の光通信に用いられる発光素子および受光素子
の製造工程におけるスループットを向上可能とする効果
がある。
成長したＰを含有する化合物半導体層を含んで成る多層
化合物半導体構造を、非発光再結合中心や発生再結合中
心となる結晶欠陥を生じることなく高速度で形成でき、
１μｍ帯の光通信に用いられる発光素子および受光素子
の製造工程におけるスループットを向上可能とする効果
がある。
第１図は請求項１に記載の本発明の原理説明図。
第２図は請求項２に記載の本発明の原理説明図。
第３図は非発光再結合中心の生成に対するＩｎＰ層の成
長速度の影響を説明するためのグラフ。 第４図は非発光再結合中心が存在しないＩｎＰ／ＩｎＧ
ａＡｓ／ＩｎＰ構造の形成工程説明図。 第５図は界面評価用ダイオードの構造を示す要部断面図
。 第６図は発生再結合中心が存在するダイオードの暗電流
特性例を示すグラフ。 第７図はＩｎＧａＡｓの成長速度とΔ■の関係を示すグ
ラフ。 第８図はＩｎＧａＡｓ評価用ダイオードの構造を示す要
部断面図。 第９図はＩｎＧａＡｓ評価用ダイオードの暗電流特性例
を示すグラフ。 第１０図は発生再結合中心が存在しないＩｎＰ／ Ｉｎ
ＧａＡｓＰ ＩｎＰ構造の形成工程説明図。 第１１図は従来の技術および問題点説明図である。 図において。 １はＩｎＧａＡｓ（Ｐ）結晶。 １０は低速成長ＩｎＧａＡｓ（Ｐ）結晶。 ｈは高速成長１ｎＧａＡｓ （Ｐ）結晶。 ２はＩｎＰ層＋ ２０は低速成長ＩｎＰ Ｆｆｉｒ２
１は高速成長ＩｎＰ層、 １１はＩｎＰバッファ層。 １２はＩｎＧａＡｓ結晶、 １３はＩｎＰキャップ層
。 １４はＩｎＧａＡｓＰ Ｎ、 １６はｎ”−１ｎＰ基
板。 １７はｎ−ＩｎＧａＡｓ結晶層、 １Ｂはｎ−１ｎＰ
結晶層、゛Ｉ９はバッシベーシヲン膜、２１はｐ”６Ｍ
域。 ２３と２４はコンタクトメタル である。 請求項Ｌ１：５こ載の奔明の摂理説明図１図 ＦＨ３，ｉ量（ＣＣ／′ｍ＋、） ′＄ ３ 図 夢５聞 ＩＦ５ Ｇｔｙ−Ａｓ評イ西用γイオード＄６′図 ■ｆＩらＡｓ拝佃用７′イオート０暗電識特・陛例第ｑ
図 従来０技術あＬび間Ｉ杉剥臣明圓
長速度の影響を説明するためのグラフ。 第４図は非発光再結合中心が存在しないＩｎＰ／ＩｎＧ
ａＡｓ／ＩｎＰ構造の形成工程説明図。 第５図は界面評価用ダイオードの構造を示す要部断面図
。 第６図は発生再結合中心が存在するダイオードの暗電流
特性例を示すグラフ。 第７図はＩｎＧａＡｓの成長速度とΔ■の関係を示すグ
ラフ。 第８図はＩｎＧａＡｓ評価用ダイオードの構造を示す要
部断面図。 第９図はＩｎＧａＡｓ評価用ダイオードの暗電流特性例
を示すグラフ。 第１０図は発生再結合中心が存在しないＩｎＰ／ Ｉｎ
ＧａＡｓＰ ＩｎＰ構造の形成工程説明図。 第１１図は従来の技術および問題点説明図である。 図において。 １はＩｎＧａＡｓ（Ｐ）結晶。 １０は低速成長ＩｎＧａＡｓ（Ｐ）結晶。 ｈは高速成長１ｎＧａＡｓ （Ｐ）結晶。 ２はＩｎＰ層＋ ２０は低速成長ＩｎＰ Ｆｆｉｒ２
１は高速成長ＩｎＰ層、 １１はＩｎＰバッファ層。 １２はＩｎＧａＡｓ結晶、 １３はＩｎＰキャップ層
。 １４はＩｎＧａＡｓＰ Ｎ、 １６はｎ”−１ｎＰ基
板。 １７はｎ−ＩｎＧａＡｓ結晶層、 １Ｂはｎ−１ｎＰ
結晶層、゛Ｉ９はバッシベーシヲン膜、２１はｐ”６Ｍ
域。 ２３と２４はコンタクトメタル である。 請求項Ｌ１：５こ載の奔明の摂理説明図１図 ＦＨ３，ｉ量（ＣＣ／′ｍ＋、） ′＄ ３ 図 夢５聞 ＩＦ５ Ｇｔｙ−Ａｓ評イ西用γイオード＄６′図 ■ｆＩらＡｓ拝佃用７′イオート０暗電識特・陛例第ｑ
図 従来０技術あＬび間Ｉ杉剥臣明圓
Claims (2)
- （１）砒素を含有する化合物半導体から成る第１の結晶
上に、燐を含有する化合物半導体から成る第２の結晶を
気相成長させる際に、 該第１の結晶上に、該第２の結晶の第１の層を第１の成
長速度で第１の厚さに成長させたのち、該第１の層上に
、該第２の結晶の第２の層を該第１の成長速度より速い
第２の成長速度で該第１の厚さより大きな厚さに成長さ
せる工程 を含むことを特徴とする化合物半導体装置の製造方法。 - （２）基板上に、砒素を含有する化合物半導体から成る
第１の結晶を気相成長させたのち該第１の結晶上に燐を
含有する化合物半導体から成る第２の結晶を成長させる
際に、 該基板上に、該第１の結晶の第１の層を第１の成長速度
で第１の厚さに成長させたのち、 該第１の層上に、該第１の結晶の第２の層を該第１の成
長速度より遅い第２の成長速度で該第１の厚さより小さ
な厚さに成長させる工程と、該第２の層上に、該第２の
結晶を成長させる工程 とを含むことを特徴とする化合物半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207269A JPH0371620A (ja) | 1989-08-10 | 1989-08-10 | 化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1207269A JPH0371620A (ja) | 1989-08-10 | 1989-08-10 | 化合物半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0371620A true JPH0371620A (ja) | 1991-03-27 |
Family
ID=16536998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1207269A Pending JPH0371620A (ja) | 1989-08-10 | 1989-08-10 | 化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0371620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697097A (ja) * | 1992-07-30 | 1994-04-08 | Nec Corp | ヘテロ界面形成方法 |
| CN115274886A (zh) * | 2022-09-02 | 2022-11-01 | 全磊光电股份有限公司 | 光电探测器的制备方法及光电探测器 |
-
1989
- 1989-08-10 JP JP1207269A patent/JPH0371620A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697097A (ja) * | 1992-07-30 | 1994-04-08 | Nec Corp | ヘテロ界面形成方法 |
| CN115274886A (zh) * | 2022-09-02 | 2022-11-01 | 全磊光电股份有限公司 | 光电探测器的制备方法及光电探测器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4928154A (en) | Epitaxial gallium arsenide semiconductor on silicon substrate with gallium phosphide and superlattice intermediate layers | |
| USRE29845E (en) | GaAs1-x Px electroluminescent device doped with isoelectronic impurities | |
| US6531408B2 (en) | Method for growing ZnO based oxide semiconductor layer and method for manufacturing semiconductor light emitting device using the same | |
| US20110062466A1 (en) | AlxGa(1-x)As Substrate, Epitaxial Wafer for Infrared LEDs, Infrared LED, Method of Manufacturing AlxGa(1-x)As Substrate, Method of Manufacturing Epitaxial Wafer for Infrared LEDs, and Method of Manufacturing Infrared LEDs | |
| CN103426966A (zh) | 受光元件 | |
| EP0616377A2 (en) | Semiconductor light-emitting element and method for manufacturing therefor | |
| US6191437B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
| US4216484A (en) | Method of manufacturing electroluminescent compound semiconductor wafer | |
| US20030205705A1 (en) | II-VI Semiconductor device with BeTe buffer layer | |
| US5445897A (en) | Epitaxial wafer and process for producing the same | |
| KR100433039B1 (ko) | 에피택셜웨이퍼및그제조방법 | |
| EP0516162A1 (en) | Semiconductor light emitting device | |
| JP3625686B2 (ja) | 化合物半導体エピタキシャルウエハとその製造方法及び、これを用いて製造される発光ダイオード | |
| JP2945464B2 (ja) | 半導体装置の製造方法 | |
| JP2001015803A (ja) | ＡｌＧａＩｎＰ発光ダイオード | |
| US6433365B1 (en) | Epitaxial wafer and light emitting diode | |
| JP5355768B2 (ja) | 半導体積層構造の製造方法 | |
| JPH0728052B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP2001036138A (ja) | エピタキシャルウエハの製造方法 | |
| JP3401715B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH04260386A (ja) | 光半導体装置の製造方法 | |
| JP3625677B2 (ja) | エピタキシャルウエハと発光ダイオード及び、その製造方法 | |
| USRE29648E (en) | Process for the preparation of electroluminescent III-V materials containing isoelectronic impurities | |
| JP5173673B2 (ja) | 半導体発光素子 | |
| JP2001036136A (ja) | エピタキシャルウエハおよび発光ダイオード |