JPH0371629A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPH0371629A
JPH0371629A JP20726889A JP20726889A JPH0371629A JP H0371629 A JPH0371629 A JP H0371629A JP 20726889 A JP20726889 A JP 20726889A JP 20726889 A JP20726889 A JP 20726889A JP H0371629 A JPH0371629 A JP H0371629A
Authority
JP
Japan
Prior art keywords
reaction chamber
etching
shutter
sputtering
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20726889A
Other languages
English (en)
Inventor
Shuichi Harajiri
原尻 秀一
Shiro Hirota
四郎 廣田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20726889A priority Critical patent/JPH0371629A/ja
Publication of JPH0371629A publication Critical patent/JPH0371629A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目 次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 スパッタ装置における一実施例 の模式側断面図(第2図) 排気システムの一実施例 の模式構成図(第3図) ドライエツチング装置における第1実施例の模式側断面
図(第4図) ドライエツチング装置における第2実施例のシャッター
配置模式図(第5図) ドライエツチング装置における第3実施例のシャッター
配置模式図(第6図) 発明の効果 〔概 要] 半導体製造装置、特にスパッタ処理ドライエツチング処
理を行・う半導体製造装置の改良に関し、装置内部の清
浄化に要するダウンタイムを大幅に短縮して装置の稼動
率を高め、半導体装置のコストダウンを図ることを目的
とし、 スパッタ処理を行う半導体製造装置であって、スパッタ
反応室内に配設されるターゲットの直上部に、該ターゲ
ットを随時覆うように移動可能で該スパッタ反応室と電
気的に絶縁された可動式シャッターを設け、該反応室内
にエツチングガスを導入し該シャック−で該ターゲット
を覆った状態で、該シャッターをl電極としプラズマ反
応によって該反応室内に堆積された反応生成物をエッチ
オフすることを可能にした構成、及びドライエツチング
処理を行う半導体製造装置であって、エツチングステー
ジと対向電極の何れか一方若しくは両方の表面上に該エ
ツチングステージ若しくは対向電極上を随時覆うように
移動可能で該反応室と電気的に絶縁された可動式シャッ
ターを設け、該反応室内にドライエツチングに用いるガ
スと異なるエツチングガスを導入し該エツチングステー
ジ若しくは対向電極の何れか一方若しくは両方を該シャ
ッターで覆った状態で、該シャッターをl電極としプラ
ズマ反応によって該エツチング反応室内に堆積された反
応生成物をエッチオフすることを可能にした構成を有す
る。
(産業上の利用分野) 本発明は半導体製造装置、特にスパッタ処理、ドライエ
ツチング処理を行う半導体製造装置の改良に関する。
半導体装置の高集積化により素子が微細化されるに伴っ
て、ウェーハプロセスにおいて成膜時及びエツチング時
に付着する異物はその製造歩留りや信頼性を大きく低下
せしめる原因になってきており、信頼性の高い半導体装
置を高歩留りで製造するために、異物を減少させること
が必須の要件になっている。
そのため、スパッタ装置、ドライエツチング装置等にお
いては、反応室内部に付着した反応生成物の被膜を定期
的に除去し、ウェーハ上に異物が付着することを防ぐ必
要がある。
〔従来の技術〕
第7図は従来のスパッタ装置を模式的に示す側断面図で
ある。
図において、51スパッタ反応室(容器)、52はガス
導入口、53は真空排気口、54は気密絶縁手段、55
はスパッタターゲット、56は永久磁石、57は対向電
極58はスパッタ膜が反応室の壁面に付着するのを防ぐ
ための防着板、59は○リング、60はOIJソング介
して気密に当接し開放を可能にするフランジ部、61は
被処理ウェーハ、DCは直流電源、GNDは接地を示す
スパッタ方式を用いる半導体製造装置では、成膜を進め
るに伴って反応室内部に堆積付着する反応生成物の被膜
(スパッタ膜)が厚くなり、これが剥がれ落ち異物とし
てウェーハ上に付着して歩留りを下げるという問題があ
る。
そのため図示されるような構成を有する従来のスパッタ
装置においては、成長された合計の膜厚が一定の値に達
した時点、或いは被処理ウェー/S上に異物が発生した
時点において、フランジ部60においてスパッタ反応室
51を開放し、防着板58等反応室51内部の治具を取
り外して酸類等によりウェット洗浄したり、反応室内壁
に付着した膜を拭き取る等の作業により反応室内を清浄
化して、ウェーハ上への異物の付着を防止する必要があ
り、反応室内を再び成膜が行える真空度まで回復せしめ
るまでに長時間のダウンタイムを生じていた。
第8図は従来のりアクティブイオンエツチング方式のド
ライエツチング装置を模式的に示す側断面図である。
図において、71はエツチング反応室(容器)、72は
ガス導入口、73は真空排気口、74は気密絶縁手段、
75はエツチングステージ電極、76は絶縁体、77は
対向電極、78はエツチング終点検出手段、79は0リ
ング、80はフランジ部、8tは被処理ウェーハ、RF
は高周波発振器、GNDは接地を示す。
このようなドライエツチング装置においてもまた、長時
間の使用によって反応室71内に有機系、無機系の反応
生成物が被着し、この反応生成物の剥離によりパーティ
クルが発生してエツチング歩留りを低下させるという問
題があり、前記スパッタ装置と同様に反応室71を開放
してエツチングステージ電極75、対向電極77、終点
検出手段78等反応室71内部の治具を取り外して洗浄
したり、反応室71内壁に付着した反応生成物の膜を拭
き取る等の作業により反応室71の内部を清浄化して、
パーティクルの発生を防止する必要があり、前記スパッ
タ装置同様にダウンタイムが生じていた。
[発明が解決しようとする課題] 上記のように従来のスパッタ装置やドライエツチング装
置等真空系を用いる半導体製造装置においては、異物汚
染による歩留りや信頼性の低下を防止するための清浄化
作業によって、例えばスパッタ装置においては1〜2日
程度、ドライエツチング装置においては0.5日程度等
、長時間のダウンタイムを生じて装置の稼動率が大幅に
低下し、生産数確保のための装置規模の拡大による製造
コストの増大を招くという問題があった。
そこで本発明は、装置内部の清浄化に要するダウンタイ
ムを大幅に短縮して装置の稼動率を高め、半導体装置の
コストダウンを図ることを目的とする。
(課題を解決するための手段〕 上記課題は、スパッタ処理を行う半導体製造装置であっ
て、スパッタ反応室内に配設されるターゲットの直上部
に、該ターゲットを随時覆うように移動可能で該スパッ
タ反応室と電気的に絶縁された可動式シャッターを設け
、該スパッタ反応室内にエツチングガスを導入し該シャ
ッターで該ターゲットを覆った状態で、該シャッターと
該スパッタ反応室間に交流電圧を印加しプラズマ反応に
よって該スパッタ反応室内に堆積された反応生成物をエ
ッチオフすることを可能にした本発明による半導体製造
装置、及び、 ドライエツチング処理を行う半導体製造装置であって、
エツチング反応室内に対向して配設されるエツチングス
テージと対向電極の何れか一方若しくは両方の表面上に
該エツチングステージ若しくは対向電極上を随時覆うよ
うに移動可能で該エツチング反応室と電気的に絶縁され
た可動式シャッターを設け、該エツチング反応室内にド
ライエツチングに用いるガスと異なるエツチングガスを
導入し該エツチングステージ若しくは対向電極の何れか
一方若しくは両方を該シャッターで覆った状態で、該シ
ャッターと該エツチング反応室間に交流電圧を印加しプ
ラズマ反応によって該エツチング反応室内に堆積された
反応生成物をエッチオフすることを可能にした本発明に
よる半導体製造装置によって解決される。
〔作 用〕
第1図は本発明の原理説明図で、図中、1はスパッタ反
応室(容器)、IAは反応室内壁、2はガス導入口、3
は真空排気口、4.12は気密絶縁手段、5はスパッタ
ターゲット、13は可動式シャッター、14は反応生成
物、15はプラズマ、RFは高周波発振器を示す。
本発明の方法は、例えばスパッタ装置において、反応室
1の内壁IAに堆積した反応生成物14を除去するに際
して、反応室lが閉じられ真空が破られない侭で、スパ
ッタターゲット5上を可動式のシャッター13で覆って
保護し、前記反応生成物14と反応するエツチングガス
を導入し、反応室1と上記シャッター13を電極として
RFによりプラズマ15を発生させ、励起された前記エ
ツチングガスにより反応室1の内壁IA上に堆積した反
応生成物14を分解除去するものである。
これによって反応室内の真空を破らずに反応室の内部に
堆積被着された反応生成物を除去することが可能になる
ので、従来、真空を破ったために生じていた長時間のダ
ウンタイムの発生がなくなり、装置の稼動率が向上して
半導体装置のコストダウンが図れる。
〔実施例〕
以下本発明を、図示実施例により具体的に説明する。
第2図はスパッタ装置における本発明の一実施例のスパ
ツタ時の状態(a)及び反応室内堆積物のエツチング時
の状態(ロ)を示す模式側断面図、第3図は上記スパッ
タ装置に用いる排気システムの一実施例の模式構成図、
第4図はドライエツチング装置における本発明の第1の
実施例のドライエツチング時の状態(a)及び反応生成
物エツチング(クリーニング)時の状態(b)を示す模
式側断面図、第5図はドライエツチング装置に係る第2
の実施例のドライエツチング時(a)及びクリーニング
時(b)のシャッタ配置を示す模式図、第6図はドライ
エツチング装置に係る第3の実施例のドライエツチング
時(a)及びクリーニング時0))のシャッタ配置を示
す模式図である。
全図を通じ同一対象物は同一符合で示す。
第2図(a)及び(b)において、101はスパッタ反
応室(容器)、102はガス導入口、103は真空排気
口、104.112は気密絶縁手段、105はスパッタ
ターゲット、106は永久磁石、107は対向電極、1
08は防着板、109はOリング、110はフランジ部
、111は被処理ウェーハ、113は例えば回動機構を
有する可動式シャッター、DCは直流電源、RFは高周
波電源、GNDは接地、S6、S2はスイッチを示す。
なおこの装置はマグネトロンスパッタ装置である。
この図に示すように本発明に係るスパッタ装置は、例え
ば従来通りのスパッタ装置のスパッタ反応室101内に
、ターゲット105面上を随時覆うことが可能なような
回動機構を有する可動式シャッター113が反応室10
1から電気的に絶縁された状態で気密に挿入配設される
。このシャッター113の材質は反応室101 と同種
の金属例えば表面がアルマイト処理されたアルミニウム
(A1〉で形成される。
そしてスパッタが行われる時は、同図(a)に示すよう
に、対向電極106上に図示しない自動搭載手段により
被処理ウェーハ111をセットし、シャッター113を
回動してターゲット105面を表出させ、10− ”T
orr以上の高真空に排気された反応室101内へ例え
ばアルゴン(Ar)を導入し、反応室101内を10−
 ”Torr程度のAr雰囲気に維持した状態で、対向
電極106とターゲラ) 105間に図示直流電源DC
によりIOKν程度のパワーを印加しターゲット105
物質をスパッタし、被処理基板111上にターゲット物
質のスパッタ被膜を形成する。
所定合計膜厚のスパッタ処理を行った後、反応室101
の内面や防着板108上に付着したターゲット物質の被
膜を除去して反応室101内の清浄化(クリーニング)
を行うに際しては、反応室101を開放することなしに
同図(b)に示すように、対向電極106上に図示しな
い自動搭載手段によりダミーウェーハ511をセットし
、シャッター113を回動してターゲット105上を覆
い、Arを停止して反応室101内を高真空に排気した
後、ガス導入口102からターゲット物質のエツチング
ガスを導入し、反応室101内 のガス圧を0.1〜I
 Torr程度に維持した状態で高周波発振器RFによ
りシャッター113と反応室(容器)101間に例えば
 13.56 MHzの高周波電力を印加し、反応室1
01内にブラズマを発生させて反応室101内に堆積さ
れたターゲット物質被膜のエツチング除去を行う。
このように本発明に係るスパッタ装置においては、反応
室101内に堆積されたターゲット物質のスパッタ膜の
除去が、反応室を開放し部品類を取り外して洗浄したり
、反応室内面を清拭するようなことをせずに、反応室を
閉じた侭真空を破らずに行えるので、このスパッタ膜除
去のために生ずる装置のダウンタイムは高々2〜3時間
程度の短時間で済み、装置の稼働率が大幅に向上する。
なおエツチングガスには、Al系の被膜を除去する場合
塩素(CI)系のガスを用い、酸化膜、窒化膜、タング
ステン等の被膜を除去する際にはCF4等の弗素系のガ
スが用いられる。また反応室101及び防着板108等
の内部部品には、勿論用いられるエツチングガスのプラ
ズマに侵されない材料が選ばれねばならない。
なおまた上記スパッタ装置において、スパッタ時には反
応室101内雰囲気を高純度に保つために高真空度の真
空排気システムが必要になり、エツチング時には真空度
はそれ程高くなくてもよいがエツチングガスにitされ
ない真空排気システムが必要である。従って本発明に係
るスパッタ装置においては第3図に示すように、ロータ
リーポンプ(RPI)からなる粗引き系とクライオポン
プ(CP)からなる高真空系とからなるスパッタ用排気
システム(SS)と、メカニカルブースタポンプ(MB
P)とロータリーポンプ(RPz)  とからなるエツ
チング用排気システム(BS)との2系統の排気システ
ムをその都度切り換え可能な状態で具備した真空排気シ
ステムが用いられることが一層望ましい。なお図中、■
□は切換えバルブ、VSI〜VSaはストップバルブを
示す。
第4図は本発明に係るリアクティブイオンエツチング装
置の一実施例を示したもので、(a)はエツチング時、
(b)はクリーニング時の状態を表し、図中の、201
はエツチングガス及びクリーニングガスのプラズマに侵
されない材質例えば表面にアルマイト処理を施したAI
等からなるエツチング反応室(容器)、202はガス導
入口、203は真空排気口、204.212は気密絶縁
手段、205はエツチングステージ電極、 206は絶
縁体、207は対向電極、208はエツチング終点検出
器、209はOリング、210はフランジ部、211は
被処理ウェーハ、213は反応室と同様の材質からなる
可動式シャッター、その他の符号は第2図と同一対象物
を示している。
この装置において、例えば半導体装置の製造工程におけ
る被処理ウェーハ211のエツチングに際しては、弗素
(F)、塩素(CI)、臭素(Br)等ハロゲンの単体
或いは化合物のガスや、それらの混合ガスをエツチング
ガスとし、ステージ電極205と対向電極207間にR
F電力を印加し、プラズマを発生せしめて異方性エツチ
ングが行われるが、その際は、第4図(a)に示すよう
に可動式シャッター213を回動してエツチングステー
ジ電極205の上面即ち上記ステージ電極205上に搭
載された被処理ウェーハ211の上面を表出させた状態
で行われる。
エツチングガス圧は一般に0.01〜0.5 Torr
程度の範囲内の所定の圧力に維持される。
そして、エツチングの合計時間が所定の時間を越えると
、上記エツチングに際して反応室201の内面に堆積す
るエツチング反応の生成物やレジスト等形状制御用の有
機物から発生する堆積物等による被膜が厚くなって剥が
れ落ち、パーティクルを発生させるようになる。
そこでエツチングを中止し、エツチングガスを停止し、
反応室201を開放しない侭エツチングガスを真空排気
により排出し、被処理ウェーハ211を図示しない自動
搬出手段によりステージ電極205上から取り去った後
、シャッター213を回動してこのシャッター213で
ステージ電極205上を覆い、反応室201内に上記堆
積物をエツチングする能力を持っているSF、 、CF
4或いは02等のクリーニングガスを導入し、真空排気
を行って上記クリーニングガスの圧力を0.1〜l T
orr程度に維持し、上記シャッター213と反応室2
01間にRF電力を印加し、反応室201内の全域にプ
ラズマを拡げ反応室201内壁、対向電極207の周囲
、終点検出手段208等に付着している堆積物をエッチ
ング除去する。
このように、本発明に係るドライエツチング装置におい
ては、反応室201の内面及び反応室内部の部品類の表
面に堆積した反応生成物の除去が、反応室を開放し部品
類を取り外して洗浄したり、反応室内面を清拭するよう
なことをせずに、反応室が閉じた真空を破られない侭の
状態で行えるので、このクリーニング作業に際しての装
置のダウンタイムは数10分程度の極く短時間で済み、
その稼働率が大幅に向上する。
第5図及び第6図はプラズマエツチング装置における可
動式シャッターの配置の異なる第2及び第3の実施例に
おけるドライエツチング時(a)及びクリーニング時(
1))のシャッター位置示す模式図である。図中、31
3は前記可動式シャッター213と同様の可動式シャッ
ターを示し、その他の符号は第4図と同一対象物を示し
ている。
第5図に示す第2の実施例においては、対向電極207
を保護するためのみに可動式シャッター313が配設さ
れるので、同図(b)に示すようにクリーニングに際し
てのエツチングステージ電極205の保護は、その上に
ダミーウェーハ511を搭載することによってなされる
必要がある。
また第6図に示す第3の実施例においては可動式シャッ
ター213及び313がそれぞれエツチングステージ電
極205部及び対向電極213部に配設されるので、同
図中)に示すように、クリーニングに際してエツチング
ステージ電極205及び対向電極213上を同時に覆っ
て共に保護することが可能になる。
〔発明の効果〕
以上説明のように本発明に係るスパッタ装置やドライエ
ツチング装置等の真空排気がなされる半導体製造装置に
おいては、装置内に堆積された反応生成物の除去を、装
置の真空を破らず容易に行うことができるので、上記反
応生成物の除去のために生ずる装置のダウンタイムが大
幅に短縮され、装置の稼働率が大幅に向上する。
従って半導体装置等を製造する際の装置台数が削減でき
、製造コストの低減が図れる。
【図面の簡単な説明】
第1図は本発明の原理説明図、 第2図はスパッタ装置における本発明の一実施例の模式
側断面図、 第3図は本発明に係る排気システムの一実施例の模式構
成図、 第4図はドライエツチング装置における本発明の第1の
実施例の模式側断面図、 第5図はドライエツチング装置における第2の実施例の
シャッタ配置模式図、 第6図はドライエツチング装置における第3の実施例の
シャッタ配置模式図、 第7図は従来のスパッタ装置の模式側断面図、第8図は
従来のドライエツチング装置の模式側断面図である。 1Aは反応室内壁、 2はガス導入口、 3は真空排気口、 4、I2は気密絶縁手段、 5はスパッタターゲット、 13は可動式シャッター 14は反応生成物、 15はプラズマ、 RFは高周波発振器 を示す。 図において、 lはスパッタ反応室、 第 1 図 15枯θ月IZ傳り排男システムの一実泄今りρ嘴1X
槙心J罰蟹  9  口 ((2,) Fニライエ・・手ング°時の青大襲(り)
クリーニン’y”e埼0状魁 [ライエ・l+ングl装I:δITシネ発明の雰II+
’)実#今+l/)榎式葡すガm□9第 4− 閉 (し2工・、今ング8碑の4′にも スlで・Iゲ装置に8げろ不発βHの一実袷伊1の榎式
砂1りU用a((1)ド“ライエ・l−+ングB脣 (I7)グr1−ニングE寸 ドライエ”/今ング装置1=δ1プラη2の実釘1朗(
のシー・ンダ鉦置祁り幻罰第 5 図 (山)ドライエ・・ナングB埼 (17)グ11−ニンク°時 ドライエ、7+ングメ置r−、hljう冨3の実杷含′
1の%・・デ配寛巾1久厨VI b 図

Claims (3)

    【特許請求の範囲】
  1. (1)スパッタ処理を行う半導体製造装置であって、 スパッタ反応室内に配設されるターゲットの直上部に、
    該ターゲットを随時覆うように移動可能で該スパッタ反
    応室と電気的に絶縁された可動式シャッターを設け、 該スパッタ反応室内にエッチングガスを導入し該シャッ
    ターで該ターゲットを覆った状態で、該シャッターと該
    スパッタ反応室間に交流電圧を印加しプラズマ反応によ
    って該スパッタ反応室内に堆積された反応生成物をエッ
    チオフすることを可能にしたことを特徴とする半導体製
    造装置。
  2. (2)請求項1の要件を備え、且つ該スパッタ反応室内
    を排気する真空排気システムに、スパッタ用とエッチン
    グ用との2種類の真空排気システムを具備せしめたこと
    を特徴とする半導体製造装置。
  3. (3)ドライエッチング処理を行う半導体製造装置であ
    って、エッチング反応室内に対向して配設されるエッチ
    ングステージと対向電極の何れか一方若しくは両方の表
    面上に該エッチングステージ若しくは対向電極上を随時
    覆うように移動可能で該エッチング反応室と電気的に絶
    縁された可動式シャッターを設け、 該エッチング反応室内にドライエッチングに用いるガス
    と異なるエッチングガスを導入し該エッチングステージ
    若しくは対向電極の何れか一方若しくは両方を該シャッ
    ターで覆った状態で、該シャッターと該エッチング反応
    室間に交流電圧を印加しプラズマ反応によって該エッチ
    ング反応室内に堆積された反応生成物をエッチオフする
    ことを可能にしたことを特徴とする半導体製造装置。
JP20726889A 1989-08-10 1989-08-10 半導体製造装置 Pending JPH0371629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20726889A JPH0371629A (ja) 1989-08-10 1989-08-10 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20726889A JPH0371629A (ja) 1989-08-10 1989-08-10 半導体製造装置

Publications (1)

Publication Number Publication Date
JPH0371629A true JPH0371629A (ja) 1991-03-27

Family

ID=16536983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20726889A Pending JPH0371629A (ja) 1989-08-10 1989-08-10 半導体製造装置

Country Status (1)

Country Link
JP (1) JPH0371629A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166345A (ja) * 1993-12-15 1995-06-27 Nec Corp スパッタ装置
CN106435498A (zh) * 2016-09-26 2017-02-22 中国电子科技集团公司第四十八研究所 一种磁控溅射靶挡板机构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07166345A (ja) * 1993-12-15 1995-06-27 Nec Corp スパッタ装置
CN106435498A (zh) * 2016-09-26 2017-02-22 中国电子科技集团公司第四十八研究所 一种磁控溅射靶挡板机构

Similar Documents

Publication Publication Date Title
JP3594759B2 (ja) プラズマ処理方法
US11127568B2 (en) Plasma etching apparatus
US6217715B1 (en) Coating of vacuum chambers to reduce pump down time and base pressure
US5294320A (en) Apparatus for cleaning a shield in a physical vapor deposition chamber
JPH06346223A (ja) コリメータを有するpvdチャンバの洗浄
KR102520358B1 (ko) 성막 장치 및 성막 장치의 수분 제거 방법
US5304405A (en) Thin film deposition method and apparatus
JPH0371629A (ja) 半導体製造装置
CN110491758A (zh) 一种装配清洗内衬的离子束刻蚀腔室及加工方法
US6545245B2 (en) Method for dry cleaning metal etching chamber
JPH0822980A (ja) プラズマ処理装置
JPH0892764A (ja) スパッタ装置
JP2002299316A (ja) プラズマ処理方法
JP2628795B2 (ja) 物理蒸着室中のシールドの清浄方法
JP7651517B2 (ja) 集塵方法
JP2002533574A (ja) 半導体性及び絶縁性物質の物理蒸着装置
JPS59208071A (ja) 成膜方法および装置
JPH0529274A (ja) 半導体製造装置およびそのクリーニング方法
JPH05121358A (ja) 高融点金属膜の製造方法
JP4902054B2 (ja) スパッタリング装置
JPH06172987A (ja) スパッタ装置
JP2864141B2 (ja) 半導体装置の製造方法
JPH1032186A (ja) プラズマ処理装置
JP3553692B2 (ja) プラズマ気相成長装置及びそのプラズマ気相成長装置における防着シールドの薄膜除去方法
JP2002302764A (ja) スパッタリング装置