JPH0371661A

JPH0371661A - 電子回路パッケージ及びその製造方法

Info

Publication number: JPH0371661A
Application number: JP1206634A
Authority: JP
Inventors: Yasunari Arai; 荒井　康成; Hiroshi Hamano; 宏濱野; Izumi Amamiya; 雨宮　泉美; Takuji Yamamoto; 拓司山本; Takeshi Ihara; 毅井原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1989-08-11
Filing date: 1989-08-11
Publication date: 1991-03-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】目　　　　次概　　　要産業上の利用分野従来の技術発明が解決しようとする課題課題を解決するための手段及び作用実　施　例　（第１図〜第１８図）発明の効果概要電子回路パッケージ及びその製造方法に関し、高速特性
に優れた電子回路パッケージ及びその製造方法の提供を
目的とし、導電性の第１の金属体及び第２の金属体と、該第工及び
第２の金属体に挟まれた回路基板とを備え、該回路基板
に、電子回路部品を収容する切欠きを設けて構成する。

産業上の利用分野本発明は、電子回路パッケージ及びその製造方法に関し
、更に詳しくは、光中継器等に使用される超高速光通信
用ＩＣに適した電子回路パフケージ及びその製造方法に
関する。

近年、光伝送路として極めて広帯域なシングルモード光
ファイバが実用されるようになり、高速伝送システムの
適用範囲が大幅に拡大されつつある。今日では、１．　
６Ｇｂ／ｓシステムが幹線系に導入され、光フアイバ通
信はギガビット伝送の時代に突入した。しかし、加入者
サービスの拡大に伴い、より高速化の傾向はとどまると
ころを知らず、又、新しい同期網によるネットワーク構
築と絡んで、次期システムのスピードターゲットは一挙
に１０Ｇｂ／ｓにまで跳ね上がっている。このような所
謂マイクロ波領域の電気信号を取り扱うシステムを実現
するためには、マイクロ波領域で動作が可能な光素子や
電子回路の開発が必要になることは勿論のこと、これら
の素子や電子回路を、高速特性を劣化させることなく実
装するための電子回路パッケージの開発が必要になる。

従来の技術幹線系において実用化されている、伝送速度が数Ｇｂ／
ｓまでのシステムにおけるＩＣ（集積回路〉の実装構造
の例としては、１層ごとに導体パターンが形成された多
層構造を有し、各層間をスルーホールにより導通してな
る電子回路パッケージを用いた構造が知られている。し
かし、この電子回路パッケージは以下に示す要求を充分
に満足することができないので、数Ｇｂ／ｓ以上の伝送
速度を有する超高速システムには適用することが困難で
ある。

発明が解決しようとする課題（１）　接地の強化信号が高速になるに従って、電子回路の接地を十分に取
れるか否かが技術的課題となる。例えば、ＩＣチップの
接地部と外部の接地部との接続は通常ワイヤボンディン
グによりなされるが、高周波領域ではボンディングワイ
ヤがインダクタンスとして作用し、接地が不十分になる
。また、外部の接地部自体が回路基板上の導体パターン
等により引き回されたものであるとすると、それ自身で
インピーダンスを持ち得る。回路の接地が十分でないと
、外部からの入力信号に対して共通の電位が存在せず、
漏話や雑音が増大したり、入力反射特性が劣化する等、
悪影響が大である。また、主として高速回路として用い
られるＥＣＬＳＳＣＦＬ等の差動対の回路構成は、本質
的に電源変動には強いが、接地電位の変動には弱く、安
定な動作を保証することができない。

そこで、接地の強化を図ることによって高速特性の劣化
を抑制することを発明の目的とする。

（２）　高速信号の外部接続点の削減信号が高速になるに従って、ＩＣチップ間のインタフェ
ースが難しくなり、インピーダンス整合を必要とする伝
送線路によりチップ間を接続することが、所要の特性を
確保する上で必要となる。

整合インピーダンスは、対浮遊容量性と測定時の容易さ
から、５０Ωが適している。尚、終端抵抗値が大きいと
消費電力が増大するという点を考慮しても、前記整合イ
ンピーダンスの値は妥当である。また、信号が高速にな
るに従って伝送線路の引回しが困難となり、しかも、ワ
イヤボンディングや半田付は等の条件によって高速特性
が大きく劣化したりするので、ＩＣチップ外部での信号
の取り扱いはできるだけ少ない方が良い。従って、この
ようなＩＣチップ外部或いはパッケージ外部の回路や部
品とのインタフェースポイントをできる限り少なくする
必要がある。

そこで、高速信号の外部接続点を削減することによって
高速特性の劣化を抑制することを発明の目的とする。

（３）　高速信号ラインの整合性前述したように、高速信号は５０Ωのインピーダンス線
路で伝送すべきである。この場合、インピーダンス線路
及び終端条件が使用周波数全範囲にわたって整合の取れ
る状態にする必要がある。

例えば、（１）の課題と重複するが、回路基板の信号ス
トリップラインに対する接地部の接地が高周波的にも完
全でないと、そのストリップラインは伝送線路としての
所要の特性を示さず、入力反射特性が劣化したりする。

そこで、高速信号ラインの整合性を確保することによっ
て高速特性の劣化を抑制することを発明の目的とする。

（４）　漏話の防止ＩＣチップの入出方間漏話や多チツプ実装の場合のチッ
プ間漏話により、高速特性が劣化したり発振を起こす恐
れがある。特に光通信の分野においては、ＩＣチップの
機能向上、利得の増大、高集積化やパッケージの大型化
、機能の集約化の点から漏話への対応が重要である。ま
た、寸法が大きな回路基板にあっては基板自体が共振箱
として作用し、或いは、ＩＣチップのキャビティにあっ
てはその空間自体が共振箱として作用し、当該共振周波
数において漏話特性が著しく劣化したりするから、この
漏話特性の劣化にも対処する必要がある。

そこで、漏話の防止を図ることによって高速特性の劣化
を抑制することを発明の目的とする。

（５）　放熱対策ところで、上述した発明の目的を達成するために、ＩＣ
チップの集積度の向上を図ったり、電子回路の方式上の
高速化を図ったり、ＩＣチップ内に終端抵抗を内蔵させ
たりすると、ＩＣチップの消費電力が増大し、即ち発熱
量が増大する。一方、ＩＣチップがＳｉ系のものである
場合、その裏面側（サブストレート）を最低電位にして
おく必要上、サブストレートを必ずしも接地電位にする
ことができないから、こういうときにはＩＣチップを直
接接地部分に固着することができず、放熱対策が特に重
要となる。

そこで、放熱対策を行って高速特性の劣化の抑制に寄与
することを発明の目的とする。

課題を解決するための手段及び作用導電性の第１の金属体及び第２の金属体と該第１及び第
２の金属体に挟まれた回路基板とを備えた構成によれば
、第１及び第２の金属体の電位を容易に高周波的に接地
電位に安定化することができるので、高速信号を伝送す
るためのス）　ＩＪツブラインを回路基板に形成した場
合に、その伝送線路としての特性が安定化し、高速信号
ラインの整合性の確保をとおして高速特性の劣化が抑制
される。この場合、回路基板には電子回路部品を収容す
るための切欠きを設けておく。ここで、回路基板の切欠
きとは、切欠きが回路基板の縁部に形成されている場合
には切り込み状のものであり、切欠きが回路基板の縁部
以外の部分、例えば中央部に形成されている場合には開
口状のものである。

回路基板を、導体パターンが形成された第１の絶縁体層
と、回路基板の外周縁部及び切欠き縁部を除き第１の絶
縁体層の導体パターンを覆う第２の絶縁体層とから構成
することにより、導体パターンを同一平面上に形成する
ことができるようになり、又、回路基板の外周縁部及び
切欠き縁部にて導体パターンを第１の絶縁体層上に表出
させることができるようになる。導体パターンを同一平
面上に形成することができると、例えば、信号ストリッ
プラインを形成するに際して、ビアやスルホールを介し
た多層の導体パターン間の接続が不要になるので、高速
信号ラインにおけるインピーダンスの不整合が生じにく
くなる。回路基板の外周縁部及び切欠き縁部にて導体パ
ターンを第１の絶縁体層上に表出させることにより、こ
の表出部分にて電子回路部品やパッケージリードとの接
続が可能になる。

回路基板の切欠き縁部上の導体パターンと切欠き内に収
容された電子回路部品とを接続し、回路基板の外周縁部
上の導体パターンとパッケージリードとを接続すること
により、電子回路部品と外部回路との接続が可能になる
。

電子回路部品が収容される複数の切欠きを有する回路基
板を、切欠きに対応する位置にそれぞれ開口を有する第
１の金属体と、電子回路部品を固定するスペースを有す
る第２の金属体とで挟んだ構成によれば、複数の電子回
路部品をそれぞれ独立に回路基板の切欠き内に収容する
ことができるので、共通の切欠き内に複数の電子回路部
品を収容した場合と比較して電子回路部品間の相互干渉
が抑制され、漏話特性を改善することができる。

また、複数の電子回路部品を共通のパッケージ内に収容
することができるので、例えば、高速信号を外部に出力
せずに低速信号でインタフェースするような装置、即ち
高速信号の外部接続点が少ない装置を容易に提供するこ
とができるようになる。

ここで、電子回路部品を固定するスペースとは、第２の
金属体に後述する載置台及び／又は電子回路部品が収容
される窪みが形成されておらず、第２の金属体の上面（
回路基板側の面）が平坦である場合には、第２の金属体
の上面において電子回路部品が密着固定される部分をい
い、第２の金属体の上面に上記窪みが形成されている場
合には、上記窪みの底面において上記載置合着しくは電
子回路部品が密着固定される部分、又は上記窪みそれ自
体をいう。

この場合、回路基板を、導体パターンが形成された第１
の絶縁体層と回路基板の外周縁部及び切欠き縁部を除き
第１の絶縁体層の導体パターンを覆う第２の絶縁体層と
から構成し、前記導体パターンを、回路基板の相対向す
る切欠き縁部上にその端部が表出する信号ス）　ＩＪツ
ブラインと、回路基板の外周縁部に対向する切欠き縁部
上にその端部が表出する通電ラインと、信号ストリップ
ライン及び通電ラインが形成されている領域以外の領域
にこれら信号ストリップライン及び通電ラインに接触し
ないように設けられた接地パターンとから構成する。こ
のＩｔ戊によれば、例えば回路基板の切欠きを１列に配
列したときに、−船釣に信号ス）ＩＪツブラインは入力
側から出力側に一方向に伸びる形になり、しかも、信号
ストリップラインを伝搬する信号の交錯及び輻稜が防止
されるので、漏話特性が改善される。

この場合、回路基板の切欠き内に収容される電子部品が
ＩＣチップであるときには、回路基板の切欠き縁部上の
信号ストリップラインとＩＣチップの高速信号入出力部
とを接続し、回路基板の切欠き縁部上の通電ラインとＩ
Ｃチップの低速信号人出力部及び電源供給部とを接続し
、回路基板の外周縁部上の信号ストリップライン及び通
電ライン或いは回路基板の外周縁部上の通電ラインとパ
ッケージリードとを接続する。このように接続すること
により、信号ストリップラインを一般的に最短距離に形
成することができるので、信号ストリップラインについ
てのインピーダンス整合が容易になる。

この場合、回路基板の通電ラインの端部が表出している
切欠き縁部とＩＣチップとの間に第２の金属体に固定さ
れる金属ブロックを介在させ、この金属ブロックにＩＣ
チップの接地部を接続する構成にすれば、例えば金属ブ
ロックの大きさに応じて多数の接地ボンディングが可能
ｊ；なるばかりでなく、金属ブロック及び第２の金属体
への直接の接地となるので、ＩＣチップを回路基板上の
接地パターンに接地する場合と比較して、接地の強化が
達成される。ここで、信号ストリップラインが表出して
いる切欠き縁部とＩＣチップとの間に金属ブロックを介
在させずに、通電ラインが表出している切欠き縁部とＩ
Ｃチップとの間に金属ブロックを介在させているのは、
前者であると信号ストリップラインとＩＣチップの高速
信号入出力部とを接続するボンディングワイヤが長くな
って高速特性の劣化の恐れがあるのに対して、後者であ
ると通電ラインとＩＣチップの低速信号入出力部及びＩ
Ｅ電源供給部を接続するボンディングワイヤが長くなっ
たとしても高速特性が劣化する恐れがないからである。

接地パターンの少なくとも信号ス）　ＩＪツブライン近
傍の領域に、第１及び第２の絶縁体層を貫通して第１及
び第２の金属体と導通する多数のビアを備えることによ
って、高速信号による信号ストリップラインからの電波
放出が抑制され、漏話特性が改善される。

接地パターンの全面に第１及び第２の絶縁体層を貫通し
て第１及び第２の金属体と導通ずる多数のビアを備える
ことによって、回路基板の共振に起因する端子間漏話を
防止することができる。即ち、数個のＩＣチップが搭載
される回路基板は、寸法的に実用周波数領域に共振点を
有する共振箱として作用することがあるが、多数のビア
を備えることによって回路基板を等価的に小さく分割し
たことになり、共振周波数が実用周波数よりも高い領域
に移って、共振に起因する端子間漏話特性の劣化が防止
される。また、多数のビアを介して第１の金属体と第２
の金属体とを接続することによって、これらの接地電位
を安定化することができる。

回路基板のいずれかの切欠き内に光ファイバを導入し、
この切欠き内に光−電気変換素子を配置することによっ
て、高速信号の外部接続点を削減することができ、高速
特性の劣化を抑制することができる。

この場合、光−電気変換素子を当該切欠き内に収容され
たＩＣチップに接続し、光ファイバと光−電気変換素子
との光学的な結合を、光ファイバの斜めに研磨された端
面で反射してファイバ側方から出射した光を光−電気変
換素子に入射させるようにしてなすことによって、接続
配線が容易な平面的な光−電気変換素子の使用が可能に
なるので、高速信号ラインのインピーダンス整合が容易
になる。

ＩＣチップを回路基板の切欠き内に収容することによっ
て、ＩＣチップを回路基板上に配置した場合と比較して
、接続配線距離を短くすることができるが、ＩＣチップ
の厚みと回路基板の厚みの大小関係によっては、必ずし
も十分に短く接続配線を行うことができない。そこで、
ＩＣチップの高速信号入出力部と信号ストリップライン
とが同一平面上に位置するように、回路基板の切欠き内
で所定高さの載置台を介してＩＣチップを第２の金属体
に固定するようにする。このとき、ＩＣチップの高速信
号入出力部と信号ストリップラインが表出している切欠
き縁部との間には金属ブロック等が介在していないので
、ＩＣチップの高速信号入出力部と信号ストリップライ
ンとを最短距離で接続することができ、高速信号ライン
の整合性が確保される。

この場合、前記載置台は第２の金属体と一体に形成して
も良いし、第２の金属体と別体に形成しても良い。

載置台を第２の金属体と別体に形成する場合、載置台を
絶縁体から形成することによって、サブストレートが接
地電位でないＳｉ系のＩＣチップの搭載が可能になる。

この場合、載置台を形成している絶縁体の材質としては
、放熱性及び熱膨張係数の観点からＡＩＮ（窒化アルミ
ニウム）が適している。即ち、ＡＩＮは放熱性が良好で
あり、しかも、ＩＣチップ及び例えばＣｕＷ（銅タング
ステン〉からなる第２の金属体の熱膨張係数に近い熱膨
張係数を有している。

上述した構成の電子回路パッケージの製造方法として、
以下に示すような製造方法が提供される。

即ち、この電子回路パッケージの製造方法は、ＩＣチッ
プが収容される切欠きを有する回路基板の両面に、切欠
きに対応する位置に開口を有する第１の金属体と、ＩＣ
チップを固定するスペースを有する第２の金属体とをそ
れぞれ貼り合わせる第１の工程と、ＩＣチップ及び金属
ブロックを切欠き内で第２の金属体に固定する第２の工
程と、ＩＣチップと回路基板及び金属ブロックとをワイ
ヤボンディングにより接続する第３の工程と、第１の金
属体の開口を金属製の蓋部材で覆う第４の工程とを備え
、これら第１〜第４の工程をこの順で経るようにしたも
のである。

この場合、第１の工程における第１及び第２の金属体と
回路基板の貼り合わせは、ろう付けにより行うことがで
きる。

この場合、第１及び第２の金属体はＣｕＷから形成して
おくことができ、回路基板は主としてセラミックスから
形成しておくことができる。ＣｕＷは熱伝導率が高いの
で、放熱性が良好である。

また、Ｃｕ及びＷの組成比を調整することによって、Ｃ
ｕＷの熱膨張係数を調整することができるので、第１及
び第２の金属体の熱膨張係数をＩＣチップや回路基板の
熱膨張係数に対応させて調整することができる。

第１及び第２の金属体をコバールから形成した場合には
、第１又は第２の金属体に載置台等の他の部材を接合す
るに際して、溶接により行うことができる。

第２の工程において、回路基板の切欠き内でＩＣチップ
及び金属ブロックをこの順に第２の金属体に固定するよ
うにすれば、ＩＣチップについてのスクライブ接合が可
能である。即ち、ＩＣチップを第２の金属体上に固定し
た後に金属ブロックを固定するようにすれば、ＩＣチッ
プを第２の金属体上に固定するに際して、金属ブロック
を固定すべきスペースにＩＣチップを移動することによ
って、スクライブが可能になる。一般に、ＩＣチップを
金属体上に例えばＡｕＳｎ共晶材を用いて固定する場合
、ＩＣチップと金属体とを互いに擦り合わせるスクライ
ブを行わないと、接合面に気泡が生じ、大型のＩＣチッ
プであるときには、ワイヤボンディング時の衝撃力によ
ってＩＣチップが破損することがある。このため、ＩＣ
チップと回路基板の切欠き縁部との間にスクライブのた
めのスペースを確保しておく必要があり、信号ストリッ
プラインとＩＣチップの高速信号入出力部とを接近する
ことが困難であった。本発明の構成においては、通電ラ
インの端部が表出する切欠き縁部とＩＣチップとの間に
金属ブロックのスペースを確保しているので、ＩＣチッ
プを第２の金属体に固定するに際してのスクライブが可
能であり、しかも、ＩＣチップの高速信号入出力部と信
号ストリップラインとを極めて短いボンディングワイヤ
により接続することができる。つまり、特に高速特性が
要求されない通電ラインについてのボンディングワイヤ
が長くなることを許容して、信号ストリップラインとＩ
Ｃチップの高速信号入出力部との接続部のインダクタン
スの低下を図ったものである。

ＩＣチップ及び金属ブロックの第２の金属体への固定は
、ＡｕＳｎ共晶材を用いたスクライブ接合或いは銀ペー
ストを用いたスクライブ接合により行うことができる。

銀ペーストを用いたスクライブ接合による場合には、室
温における作業が可能である。

第１の工程内或いは第１及び第２の工程間に、光ファイ
バを導入するための導入孔を有する側板を第１又は第２
の金属体の側面にろう付けにより接合する工程を加え、
第３及び第４の工程間に、光ファイバが挿入固定された
バイブ部材を前記側板の導入孔を介して回路基板の切欠
き内に導入してパイプ部材を側板に接合する工程を加え
ることによって、光ファイバを回路基板の切欠き内の所
定位置に導入させることができる。

この場合、側板及びバイブ部材をコバールから形成し、
パイプ部材の側板への接合をレーザ溶接により行うこと
によって、光ファイバについての光学的な位置調整を行
いながらの接合が容易になる。

実　　施　　例以下、本発明の最良の実施態様を図面に基づいて詳細に
説明する。

第１図は本発明の実施例を示す、光中継器用の装置に適
用される電子回路パッケージの斜視図である。この装置
は、光ファイバを介して伝送された高速光信号を電気信
号に変換して少し低速化して出力するように機能する。

ここで、少し低速化するというのは、通電ラインにより
伝送可能なほど低速ではない、つまりストリップライン
による伝送が必要な程度の高速性を有している、複数の
比較的低速な信号に分離（例えば時分割〉することを意
味する。

即ち、この装置は、機能ブロック図を第２図に示すよう
に、光信号を電気信号に変換するＡＰＤ（アバランシェ
フォトダイオード）等の光−電気変換素子２と、変換電
気信号を等化増幅するＥＱＬ回路（等化増幅回路）４と
、ＥＱＬ回路の出力からクロックを抽出するフィルタ回
路６と、抽出されたクロックに基づいてタイミング・識
別を行うＴＩＭ／ＤＥＣ回路（タイミング／識別回路）
８と、ＴＩＭ／ＤＥＣ回路８からの高速信号を複数の比
較的低速な信号に分離するＳ／Ｐ回路（シリアル／パラ
レル変換回路）１０とから構成されている。

第１図において、１２はＩＣチップが収容される切欠き
を有する回路基板である。１４は回路基板１２の切欠き
に対応する位置に開口を有するＣｕＷからなる第１の金
属体であり、この第１の金属体１４は回路基板１２の上
面に固着されている。

１６はＩＣチップを固定するスペースを有するＣｕＷか
らなる第２の金属体であり、この第２の金属体１６は回
路基板１２の下面に固着されている。

第２の金属体１６の側面には、溶接が可能なコバールか
らなる側板１８が接合されている。２０はこの装置内に
光ファイバを導入するためのコバールからなるパイプ部
材であり、このパイプ部材２０は側板１８に例えばレー
ザ溶接により所定位置に固定されている。回路基板１２
に形成された切欠き内には、この実施例では、ＥＱＬ回
路用のＩＣチップ２４と、ＴＩＭ／ＤＥＣ回路用のＩＣ
チップ２６と、Ｓ／Ｐ回路用のＩＣチップ２８とが収容
されている。第１の金属体１４の各ＩＣに対応した位置
に形成された開口の縁には、それぞれ枠部材３０．３２
．３４が固着されている。３６゜３８はそれぞれ枠部材
３０．３４に溶接固定されたコバールからなる密閉用の
蓋部材（ＩＣチップ２６についてのものは図示せず〉で
ある。４０は回路基板１２の外周縁部に設けられたパッ
ケージリード、４２は固定用の孔である。

第３図は回路基板１２の平面図である。４４はＥＱＬ回
路用のＩＣチップが収容される切欠き、４６はＴＩＭ／
ＤＥＣ回路用のＩＣチップが収容される切欠き、４８は
Ｓ／Ｐ回路用のＩＣチップが収容される切欠きである。

５０はその表面に斜線で示される導体パターンが形成さ
れたセラミックスからなる第１の絶縁体層、５２はこの
回路基板の外周縁部及び切欠き縁部を除いて第１の絶縁
体層５０の導体パターンを覆うように貼り付けられたセ
ラミックスからなる第２の絶縁体層である。

この構成によれば、第１の絶縁体層５０の外周縁部の導
体パターンが表出している部分にパッケージリード４０
を必要に応じて接続することができ、また、第１の絶縁
体層５０の切欠き縁部に表出している導体パターンに各
ＩＣチップを接続することができる。

第４図は回路基板の第１の絶縁体層５０の平面図である
。第１の絶縁体層５０上に形成された導体パターンは、
相対向する切欠き縁部上にその端部が表出する信号スト
リップライン５４（５４ａ〜５４ｇ）と、外周縁部に対
向する切欠き縁部上にその端部が表出する通電ライン５
６（５６ａ〜５６ｆ）と、これら信号ストリップライン
５４及び通電ライン５６が形成されている領域以外の領
域にこれら信号ストリップライン５４及び通電ライン５
６に接触しないように設けられた接地パターン５８（５
８ａ〜５８ｓ）とからなる。信号ストリップライン５４
において、５４ａ、５４ｂ。

５４ＣはそれぞれＥＱＬ回路用のＩＣチップの出力をフ
ィルタ回路、ＴＩＭ／ＤＥＣ回路用のＩＣチップ、モニ
タ回路に伝送するための信号ストリップライン、５４ｄ
はフィルタ回路からのクロック信号をＴＩＭ／ＤＥＣ回
路用のＩＣチップに伝送するための信号ストリップライ
ン、５４ｅはＴＩＭ／ＤＥＣ回路用のＩＣチップから外
部回路にクロック信号を伝送するための信号ストリップ
ライン、５４ｆはＴＩＭ／ＤＥＣ回路用のＩＣチップの
出力をＳ／Ｐ回路用のＩＣチップに伝送するための信号
ストリップライン、５４ｇはＳ／Ｐ変換されて少し低速
化された信号を外部回路に伝送するための信号ストリッ
プラインである。通電ライン５６において、５６ａ、５
６ｂはＥＱＬ回路用のＩＣチップの制御信号等の低速信
号入出力部及び電源供給部と外部回路とを接続するため
の通電ライン、５６ｃ、５６ｄはＴＩＭ／ＤＥＣ回路用
のＩＣチップの低速信号入出力部及び電源供給部と外部
回路とを接続する通電ライン、５６ｅ。

５６ｆはＳ／Ｐ回路用のＩＣチップの低速信号入出力部
及び電源供給部と外部回路とを接続する通電ラインであ
る。接地パターン５８において、５８ａ、５８ｂは通電
ライン５６ａ、５６ｂに隣接して設けられた接地パター
ン、５８ｃは通電ライン５６ａと信号ストリップライン
５４ａとの間に設けられた接地パターン、５８ｄは信号
ストリップライン５４ａ間に設けられた接地パターン、
５８ｅは信号ストリップライン５４ａ、５４ｂ、５４ｄ
間に設けられた接地パターン、５８ｆは信号ストリップ
ライン５゛４ｂ間に設けられた接地パターン、５８ｇは
通電ライン５６ｄと信号ストリップライン５４ｂ、５４
Ｃとの間に設けられた接地パターン、５８１は信号スト
リップライン５４ｃと通電ライン５６ｂとの間に設けら
れた接地パターン、５８ｊは信号ストリップライン５４
ｄ間に設けられた接地パターン、５８には信号ス）ＩＪ
ツブライン５４ｄと通電ライン５６Ｃとの間に設けられ
た接地パターン、５８１は通電ライン５６ｃと信号スト
リップライン５４ｅとの間に設けられた接地パターン、
５８ｍは信号ストリップライン５４６間に設けられた接
地パターン、５８ｎは信号ストリップライン５４ｅ、５
４ｆと通電ライン５６ｅとの間に設けられた接地パター
ン、５８゜は通電ライン５６ｅと信号ストリップライン
５４ｇとの間に設けられた接地パターン、５８ｐは信号
ストリップライン５４ｇ間に設けられた接地パターン、
５８ｑは信号ストリップライン５４ｇと通電ライン５６
ｆとの間に設けられた接地パターン、５８ｒは通電ライ
ン５６ｆ、５６ｄと信号ストリップライン５４ｆとの間
に設けられた接地パターン、５８ｓは信号ストリップラ
イン５４ｆ間に設けられた接地パターンである。

第５図は回路基板ｔ２の信号ストリップライン５４ｂ近
傍の部分断面図である。信号ストリップライン５４ｂの
両側には接地パターン５８ｅ、５８ｇが設けられ、信号
ストリップライン５４ｂ。

５４ｂの間には接地パターン５８ｆが設けられ、これら
同一平面上に配置された導体パターンを第１の絶縁層５
０及び第２の絶縁層５２で挟み込んだ構成となっている
。６０．６２は第３図には図示していないが、それぞれ
第１の絶縁層５０の下面及び第２の絶縁層５２の上面に
形成された導体層である。そして、接地パターンの全面
には、第１及び第２の絶縁体層５０．５２を貫通して導
体層６０．６２と導通する多数のビア６４が形成されて
いる。この構成によれば、この回路基板を導体層６０．
６２を介して例えばろう付けにより第１及び第２の金属
体と接合したときに、第１及び第２の金属体を同電位（
接地電位）に安定化して信号ストリップラインの良好な
伝送特性の確保が可能になると共に、基板の共振周波数
を問題とならない領域まで上昇させて漏話特性の改善を
図ることができる。

第６図は第２の金属体１６にＩＣチップの載置台等を固
定した状態を示す平面図、第７図は第６図における■−
■線に沿った断面図である。１８ａ、１５ａはそれぞれ
側板１８及び第２の金属体１６に形成されたファイバ導
入孔であり、側板１８に固定されたファイバパイプ２０
からの光ファイバは、これらの導入孔１８ａ、１６ａを
介してパッケージ内部に導入される。第２の金属体１６
の上面には、回路基板の切欠きにそれぞれ対応する位置
にファイバ導入側から順に窪み１６ｂ、１６ｃ、１６ｄ
が形成されている。６６は窪み１６ｂ内に固定されたＣ
ｕＷからなるチップキャリアであり、このチップキャリ
ア６６上には、後述する光−電気変換素子がその受光面
を上側に向けて配線基板を介して間接に固定される。導
入孔１８ａ、１６ａを介して導き入れられた光ファイバ
と上記光−電気変換素子とを光学的に結合するためには
、ファイバ端面を斜めに研磨して全反射面とし、この全
反射で反射してファイバ側方から出射した伝搬光を受光
素子の受光面に入射させるようにすれば良い。６８．７
０．７２はそれぞれ第２の金属体の窪み１６ｂ、１６Ｃ
，１６ｄ内に固定されたＡｊ！Ｎ　（窒化アルミニウム
）等の熱伝導性が良好な絶縁体からなる載置台であり、
これらの載置台６８．７０．７２上には各ＩＣチップが
固定される。

第８図は光ファイバと光−電気変換素子の光結合部の構
成例を示す部分断面側面図である。光−電気変換素子７
４は、化合物半導体等からなる素子本体７４ａと、素子
本体７４ａの下部に形成された受光部７４ｂと、素子本
体７４ａの上部に形成されたレンズ部７４ｃと、受光部
７４ｂに生じた光電流を検出するための信号電極７４ｄ
及び接地電極７４ｅとを備えて構成されている。レンズ
部７４ｃは素子本体７４ａを製造するに際してのプロセ
ス制御により形成される。信号電極７４ｄ及び接地電極
７４ｅは、それぞれチップキャリア６６上に固定された
配線基板７６上の信号ライン７６ａ及び接地パターン７
６ｂに例えばフリップチップボンディングにより接合さ
れる。光フアイバ７８の伝搬光は、ファイバ中心軸に対
して斜めに研磨されたファイバ端面７８ａで全反射して
ファイバ側方から出射し、レンズ部７４ｃのレンズ機能
によって集束されて受光部７４ｂに高効率で入射する。

上記構成及び作用によれば、光ファイバの伝搬光軸と受
光面と信号ラインとを平行に配置することができるので
、光電１合部の薄型化及び高速特性の確保が遠戚される
。

第９図は光結合部の他の構成例を示す斜視図である。こ
の例では、光フアイバ８０の先端部に球状部８０ａを形
成しておき、この球状部８０ａを切断する形で斜めに研
磨された端面８０ｂを形成し、端面８０ｂでの全反射光
を球状部８Ｑａのレンズ機能によって集束させて、レン
ズ部を有していない光−電気変換素子８２の受光部に入
射させるようにしている。この例によっても第８図に示
した構成例によるのと同様に光結合部の薄型化及び高速
特性の確保が可能になる。

また、この構成によれば、光ファイバの側方への出射ビ
ームが集束ビームとなるので、光ファイバの位置ずれに
対する許容量が増大する。

第１０図乃至第１２図はＩＣチップの収容部の具体例を
示す図であり、第１０図はＥＱＬ回路用のＩＣチップの
収容部を示ず破断平面図、第１１図は第１０図における
矢印ＸＩ方向矢視図、第１２図は第１０図の矢印ｘｎ−
ｘ■線断面における端面図である。ＥＱＬ回路用のＩＣ
チップ２４は、例えば５ｕ四方の正方形の上面を有して
おり、この上面における一方の相対する縁部にはそれぞ
れ、光−電気変換信号が入力するパッド８４と信号出力
用のパッド８６　（高速信号入出力部）とが設けられて
いる。また、ＩＣチップ２４の上面における他方の相対
する縁部には、それぞれ、電源供給及び直流制御用のパ
ッド８８（低速信号入出力部及び電源供給部）が設けら
れている。さらに、複数のパッド８６の間及びその近傍
並びに複数のパッド８８の間及びその近傍にはそれぞれ
接地用のパッド９０及びパッド９２（接地部〉が設けら
れている。９４．９６はＩＣチップ２４と共に回路基板
の切欠き内に収容されるＣｕＷからなる金属ブロックで
あり、この金属ブロック９４．９６は、それぞれＩＣチ
ップ２４の上面におけるパッド８８が設けられている相
対する縁部に隣接して第２の金属体１６の窪み１６ｂ内
に固定されている。

これにより、金属ブロック９４．９６がそれぞれ通電ラ
イン５６ａ、５６ｂが表出している切欠き縁部とＩＣチ
ップ２４との間に介在した構成となっている。そして、
パッド８４と光−電気変換素子からの信号ライン７６ａ
とを、パッド８６と信号ストリップライン５４ａ、５４
ｂ、５４ｃとを、パッド８８と通電ライン５６ａ、５６
ｂとを、パッド９０と接地パターン５８ｄ、５８ｅ、５
８ｆ。

５８ｇ、５８ｈとを、及び、パッド９２と金属ブロック
９４．９６とを、それぞれボンディングワイヤ９８によ
り電気的に接続している。

この例では、少なくとも高速信号用及び接地用のボンデ
ィングワイヤの長さを最小限に抑えるために、ＩＣチッ
プ上のパッドと回路基板の導体パターンと金属ブロック
の上面とが概略同一平面上に位置するように、ＩＣチッ
プ２４、その載置台６８及び回路基板の第１の絶縁層５
０の厚み並びに第１の金属体の窪み１６ｂの深さを設定
すると共に、各部品の配置を行っている。配線基板７６
の端面、回路基板の信号ストリップラインが表出してい
る切欠き縁部の端面及び金属ブロック９４゜９６の側面
とＩＣチップ２４の側面との間の間隙は例えば０．３ｍ
ｍ程度と極めて小さいので、当該間隙におけるボンディ
ングワイヤの長さを約０゜５　ｍｍにすることができ、
インダクタンスの増大に起因する高速特性の劣化を抑制
することができる。

また、接地用のパッド９２を金属ブロック９４゜９６に
複数位置で直接接地しているので、ＩＣチップにおける
接地電位が安定化する。

ところで、この例では、ＩＣチップ２４が狭いスペース
に収容されているので、ＩＣチップ２４を載置台６８に
例えばＡｕＳｎ共晶材を用いて固定するに際して、第１
０図又は第１２図中の左右方向へのスクライブを行うこ
とができない。しかし、この例では通電ライン５６ａ、
５６ｂが表出している切欠き縁部とＩＣチップ２４との
間に金属ブロック９４．９６を介在させているので、こ
れら金属ブロック９４．９６を第２の金属体の窪み１６
ｂに固定する前に、第１０図中の上下方向にＩＣチップ
２４のスクライブを行うことができる。その結果、ＩＣ
チップ２４の固定に供されたＡｕＳｎ共晶材等に気泡が
生じることが防止され、ＩＣチップの表面積が比較的大
きい場合でも、ワイヤボンディングを行うときにＩＣチ
ップに不所望な衝撃応力が加わる恐れがなくなる。

一般に、ＩＣチップにおけるパッド間の漏話を抑えるた
めには、ＩＣチップの大型化を図ることが有効である。

また、所定間隔で並設される複数の信号ストリップライ
ンのそれぞれに最短のボンディングワイヤで接続される
複数のパッドを１列に配列するためには、当該配列方向
に大型なＩＣチップとする必要がある。この例によれば
、上述したようなスクライブ動作についての特有の効果
によって、ＩＣチップの大型化を図ることができるので
、パッド間の漏話を抑えることができ、しかも、高速信
号がとおるボンディングワイヤの短尺化を図ることがで
きる。この場合、ＩＣチップの大型化に伴い、或いは、
複数のＩＣチップの使用に伴い、必然的に回路基板を大
型化する必要がある。この例では、回路基板が大型化し
たとしても、回路基板が直接固定される第１及び第２の
金属体の材質としてＣｕＷを用いており、その熱膨張係
数は回路基板を構成しているアルミナセラミックスの熱
膨張係数とほぼ同一であるので、温度変化が与えられた
ときに回路基板と金属体の接合部に熱歪みが生じにくい
。よって、回路基板と金属体との接合には、ろう付は等
の高温接合技術を採用することができる。

この例では、アルミナセラミックス等の強誘電体からな
る第１及び第２の絶縁体層５０．５２間に導体パターン
（信号ストリップライン、通電ライン及び接地パターン
〉を介在させた基本的には３層構造の回路基板を用いて
いるので、導体パターン間の空間漏話を有効に抑制する
ことができる。

また、第２の金属体の窪み１６ｂに絶縁体からなる載置
台６８を介してＩＣチップ２４を固定しているので、Ｉ
Ｃチップ２４の裏面側の電位（サブストレート電位〉と
第２の金属体１６の電位とを異ならせることができ、従
って、サブストレート電位を最低電位（即ち接地電位と
異なることがある電位）にする必要があるＳｉ系のＩＣ
チップの使用が可能である。載置台６８の材質として熱
伝導性が良好なＡＩＮを用いることにより、金属体に直
接固定することができないＩＣチップの発熱の増大に対
処することができる。

この例において、平坦な上面を有する第２の金属体を用
いずに、窪み（１６ｂ等）が形成された第２の金属体１
６を用いている理由は次の通りである。即ち、第２の金
属体に窪みが形成されていないと、ＩＣチップと第２の
金属体との間に載置台を介在させる場合にボンディング
ワイヤの長さを最短にするためには回路基板の第１の絶
縁体層５０の厚みがＩＣチップ２４の厚みよりも大きい
ものに限定され、回路基板におけるストリップライン定
数等の設計自由度が小さいのに対して、この例のように
第２の金属体に窪みが形成されていると、ＩＣチップ２
４の厚みによらず回路基板の第１の絶縁体層５０の厚み
を自由に設定することができるからである。

第１０図乃至第１２図に示したＩＣチップの収容部の構
造においては、光−電気変換素子７４及びその保持構造
をＩＣチップ２４に隣接して配置する必要上、ＩＣチッ
プ２４が収容される回路基板の切り込みが回路基板外周
からの切り込み状の形状になっているが、次に示すよう
に切り込みを開口状に形成しても良い。

第１３図乃至第１５図はＩＣチップの収容部の他の具体
例を示す図であり、第１３図はＴＩＭ／ＤＥＣ回路用の
ＩＣチップ２６の実装構造を示す破断平面図、第１４図
は第１３図のＸ■−ＸＩＶ線断面における端面図、第１
５図は第１３図のＸＶ−ｘＶ線断面における端面図であ
る。１００はＩＣチップ２６の高速信号入力用又は接地
用のパッドであり、回路基板の信号ストリップライン５
４ｂ、５４ｄ又は接地パターン５８ｆ、５８ｊにボンデ
ィングワイヤ９８により接続されている。１０２はＩＣ
チップ２６の高速信号出力用又は接地用のパッドであり
、回路基板の信号ストリップライン５４ｅ、５４ｆ又は
接地パターン５８ｍ、５８ｎ、５８ｓにボンディングワ
イヤ９８により接続されている。１０４．１０６はＩＣ
チップ２６の低速信号入出力用、電源供給用又は接地用
のパッドであり、回路基板の通電ライン５６ｃ、５６ｄ
又は金属ブロック９４．９６にボンディングワイヤ９８
により接続されている。金属ブロック９４．９６は第１
０図乃至第１２図の例と同様に通電ライン５６ｃ、５６
ｄが表出している回路基板の切欠き縁部とＩＣチップ２
６との間に介在するように第２の金属体の窪み１８ｃに
固定されている。

この例においても、ＩＣチップ２６は第１３図又は第１
４図中の左右方向に殆ど隙間なく収容されているが、金
属ブロック９４．９６のスペースが確保されているので
、ＩＣチップ２６を第２の金属体の窪み１６Ｃに固定す
るに際して、スクライブを容易に行うことができる。尚
、この例における効果は第１０図乃至第１２図に示した
例における効果と同様であるので、その説明を省略する
。

第１６図は第１の金属体１４に枠部材を取り付けた状態
を示す平面図、第１７図は第１６図のＸ■−Ｘ■線断面
図である。第１の金属体１４の各ＩＣチップ収容部及び
光結合部に対応した部分に開口を形成しておくことによ
り、第１の金属体を回路基板に取り付けた後に光結合部
の光学的な調整又は各ＩＣチップについてのモニタ用の
信号取り出しが可能になる。尚、上記開口に沿ってコバ
ール製の枠部材３０，３２．３４を取り付けているのは
、同じくコバール製の蓋部材（第１図中に図示）の枠部
材へのレーザ溶接固定を可能にするためである。このよ
うな構造によって気密封止されたパッケージを提供する
ことにより、高湿度等に対する装置の対環境特性が向上
する。

次にこのパッケージの製造方法を第１８図の製造工程図
に沿って説明する。

まず、ステップ２０１において、回路基板１２と第１及
び第２の金属体１４．１６とのろう付は接合、第２の金
属体１６と載置台６８．Ｔｏ、７２及びチップキャリア
６６とのろう付は接合、枠部材３０，３２．３４と第１
の金属体１４とのろう付は接合、並びに、側板１８と第
１又は第２の金属体とのろう付は接合を、Ａｇ又はＡｇ
合金を用いて８００〜１０００℃の加熱温度下にて行う
。

各ろう付は接合は同時に行ってもよいし、適宜順序を設
定して行ってもよい。

次いでステップ２０２において、載置台６８゜７０．７
２へのそれぞれＩＣチップ２４．２６゜２８のＡｕＳｉ
接合を４２０℃の加熱温度下にて行う。この接合に際し
て、金属ブロックは未だ取り付けられていないので、容
易にスクライブを行うことができる。スクライブが可能
になることによる効果は前述したとおりである。この場
合、ＧａＡｓ系のＩＣチップのように４２０℃までの加
熱が機能上望ましくないときには、ＡｕＳｉ接合、に代
えてＡｕＳｎ共晶材を用いたスクライブ接合を採用する
ことができる。

一方、ステップ２０１．２０２と並行して、ステップ２
０３において、ＰＩＮフォトダイオード等の光−電気変
換素子７４と配線基板７６とのフリップチップ接合を３
３０℃の加熱温度下にて行っておく。

そして、ステップ２０４において、金属プロッり９４，
９６と第２の金属体１６とのＡｕＳｎ共晶材を用いたス
クライブ接合、及び、配線基板７６とチップキャリア６
６とのＡｕＳｎ共晶材を用いたスクライブ接合を３３０
℃の加熱温度下にて行う。

しかる後、ステップ２０５において、ＩＣチップ２４．
２６．２８と回路基板１２及び金属ブロック９４．９６
とのワイヤボンディングによる接続を１６０〜２００℃
の加熱温度下にて行う。

次いで、ステップ２０６において、ＩＣチップ２４と配
線基板７６とのワイヤボンディングによる接続を１６０
〜２００℃の加熱温度下にて行う。

次いで、ステップ２０７において、光フアイバ７８が挿
入固定されたパイプ部材２０を側板１８の導入孔１８ａ
を介して回路基板１２の切欠き内に導入して、光ファイ
バの移動及び回転によって最大光結合効率となるように
光学的調整を行った後、バイブ部材２０又はその７ラン
ジを側板１８にレーザ溶接する。

最後にステップ２０８において、枠部材３０゜３２．３
４にそれぞれ蓋部材をシーム溶接する。

このように複数の接合技術を用いて、高温から順に被固
定部分が剥離しないように組立てを行うことによって、
高速動作性を確保するために高い組立て精度が要求され
るＩＣパッケージを容易に製造することができる。

上述した製造方法において゛は、ステップ２０４又は場
合によってはステップ２０４に加えてステップ２０２で
ＡｕＳｎ共晶材を用いたスクライブ接合を採用している
が、室温における作業が要求される場合には、ＡｕＳｎ
共晶材を用いたスクライブ接合に代えて、銀（Ａｇ）ペ
ーストを用いたスクライブ接合を採用することができる
。ＡｇペーストはＡｇ粉と溶剤と樹脂バインダとを混合
したものであり、このＡｇペーストを用いると、被固定
物を室温にて所定位置に粘着させた後に例えば１８０℃
の加熱温度下にて溶剤を蒸発させることによって、強固
な固定をなすことができる。この場合におけるスクライ
ブはＡｇペーストが粘着状態にあるうちに行う。

以上説明した実施例では、ビアを接地パターンの全面に
形成しているが、接地パターンの信号ストリップライン
近傍の領域にのみビアを形成するようにしても良い。

また、回路基板の外周縁部上で信号ストリップラインの
一部及び通電ラインの全部をパッケージリードに接続し
ているが、信号ストリップラインが回路基板の外周縁部
上に表出しない場合には、通電ラインのみをパッケージ
リードに接続するようにしても良い。

さらに、各ＩＣチップの載置台を第２の金属体と別体に
形成する構成のみならず、載置台を第２の金属体と一体
に形成する構成もこの発明の範囲内である。

以上の実施例の説明では、電子回路部品がＩＣチップで
あるとしたが、その他、タイミングフィルタやマイクロ
チップコンデンサ等の電子回路部品を回路基板の切欠き
内に収容する構成もこの発明の範囲内である。

発明の詳細な説明したように、本発明の電子回路パッケージの構造
及びその製造方法によれば、高速特性に優れた電子回路
パッケージの提供が可能になるという効果を奏する。

【図面の簡単な説明】

第１図は発明の実施例を示す光中継器用の電子回路パッ
ケージの斜視図、第２図は第１図に示した装置の機能ブロック図、第３図
は回路基板の平面図、第４図は回路基板の第１の絶縁体層の平面図、第５図は
回路基板の信号ストリップライン近傍の部分断面図、第６図は第２の金属体にＩＣチップの載置台等を固定し
た状態を示す平面図、第７図は第６図における■−■線に沿った断面図、第８図は光結合部の構成例を示す部分断面側面図、第９図は光結合部の他の構成例を示す斜視図、第１０図
はＩＣチップの収容部の具体例を示す破断平面図、第１１図は第１Ｏ図における矢印Ｘ■方向矢視図、第１２図は第１０図のＸ１ｌ−ＸＩＩ線断面における端
面図、第１３図はＩＣチップの収容部の他の具体例を示す破断
平面図、第１４図は第１３図のＸｒＶ−ＸＩＶ線断面における端
面図、第１５図は第１３図のｘｖ−ｘｖ線断面における端面図
、第１６図は第１の金属体に枠部材を取り付けた状態を示
す平面図、第１７図は第１６図のＸ■−Ｘ■線断面図、第１８図は
実施例における製造工程図である。１２・・・回路基板、１４・・・第１の金属体、１６・・・第２の金属体、１８・・・側板、２０・・・パイプ部材、２４．２６．２８・・・ＩＣチップ、３０．３２．３４・・・枠部材、３６．３８・・・蓋部材、４０・・・パッケージリード、４４．４６．４８・・・回路基板の切欠き、５０・・・
第１の絶縁体層、５２・・・第２の絶縁体層、５４（５４ａ〜５４ｇ〉・・・信号ストリップライン、５６　　（５６ａ　〜５６ｆ）・・・通電ライン、５８　　（５８ａ　〜５８ｉ）・・・接地パターン、６４・・・ビア、６６・・・チップキャリア、６８．７０．７２・・・載置台、７４．８２・・・光−電気変換素子、７６・・・配線基板、７８．８０・・・光ファイバ。

Claims

【特許請求の範囲】

（１）　導電性の第１の金属体及び第２の金属体と、該
第１及び第２の金属体に挟まれた回路基板とを備え、該
回路基板に、電子回路部品を収容する切欠きを設けたこ
とを特徴とする電子回路パッケージ。
（２）　前記回路基板は、導体パターンが形成された第
１の絶縁体層と、前記回路基板の外周縁部及び切欠き縁
部を除き前記第１の絶縁体層の導体パターンを覆う第２
の絶縁体層とから構成されることを特徴とする請求項１
記載の電子回路パッケージ。
（３）　前記回路基板の切欠き縁部上の導体パターンと
前記切り欠き内に収容された電子回路部品とが接続され
、前記回路基板の外周縁部上の導体パターンとパッケー
ジリードとが接続されていることを特徴とする請求項２
記載の電子回路パッケージ。
（４）　導電性の第１の金属体及び第２の金属体と、該
第１及び第２の金属体に挟まれた回路基板とを備え、該
回路基板に、電子回路部品を収容する複数の切欠きを設
けたことを特徴とする電子回路パッケージ。
（５）　前記第１の金属体は前記切欠きに対応する位置
にそれぞれ開口を有し、前記第２の金属体は前記切欠き
に対応する位置に前記電子回路部品を固定するスペース
をそれぞれ有していることを特徴とする請求項４記載の
電子回路パッケージ。
（６）　前記第１の金属体の開口はそれぞれ金属製の蓋
部材で覆われていることを特徴とする請求項５記載の電
子回路パッケージ。
（７）　前記回路基板は、導体パターンが形成された第
１の絶縁体層と、前記回路基板の外周縁部及び切欠き縁
部を除き前記第１の絶縁体層の導体パターンを覆う第２
の絶縁体層とから構成され、前記導体パターンは、前記
回路基板の相対向する切欠き縁部上にその端部が表出す
る信号ストリップラインと、前記回路基板の外周縁部に
対向する切欠き縁部上にその端部が表出する通電ライン
と、前記信号ストリップライン及び通電ラインが形成さ
れている領域以外の領域にこれら信号ストリップライン
及び通電ラインに接触しないように設けられた接地パタ
ーンとからなることを特徴とする請求項６記載の電子回
路パッケージ。
（８）　前記回路基板の切欠き内に収容される電子回路
部品がＩＣチップであり、前記回路基板の切欠き縁部上
の信号ストリップラインと前記ＩＣチップの高速信号入
出力部とが接続され、前記回路基板の切欠き縁部上の通
電ラインと前記ＩＣチップの低速信号入出力部及び電源
供給部とが接続され、前記回路基板の外周縁部上の信号
ストリップライン及び／又は通電ラインとパッケージリ
ードとが接続されていることを特徴とする請求項７記載
の電子回路パッケージ。
（９）　前記回路基板の通電ラインの端部が表出してい
る切欠き縁部と前記ＩＣチップとの間に前記第２の金属
体に固定される金属ブロックを介在させ、該金属ブロッ
クに前記ＩＣチップの接地部を接続したことを特徴とす
る請求項８記載の電子回路パッケージ。
（１０）　前記接地パターンの少なくとも信号ストリッ
プライン近傍の領域に、前記第１及び第２の絶縁体層を
貫通して前記第１及び第２の金属体と導通する多数のビ
アを備えたことを特徴とする請求項９記載の電子回路パ
ッケージ。
（１１）　前記接地パターンの全面に、前記第１及び第
２の絶縁体層を貫通して前記第１及び第２の金属体と導
通する多数のビアを備えたことを特徴とする請求項９記
載の電子回路パッケージ。
（１２）　前記回路基板のいずれかの切欠き内に光ファ
イバが導入されていることを特徴とする請求項１０記載
の電子回路パッケージ。
（１３）　前記光ファイバが導入されている切欠き内に
光−電気変換素子が配置されていることを特徴とする請
求項１２記載の電子回路パッケージ。
（１４）　前記光−電気変換素子は当該切欠き内に収容
されたＩＣチップに接続され、前記光ファイバと前記光
−電気変換素子との光学的な結合は、前記光ファイバの
斜めに研磨された端面で反射してファイバ側方から出射
した光を前記光−電気変換素子に入射させるようにして
なされていることを特徴とする請求項１３記載の電子回
路パッケージ。
（１５）　前記ＩＣチップの高速信号入出力部と前記信
号ストリップラインとが同一平面上に位置するように、
前記ＩＣチップが前記回路基板の切欠き内で所定高さの
載置台を介して前記第２の金属体に固定されていること
を特徴とする請求項８記載の電子回路パッケージ。
（１６）　前記載置台が前記第２の金属体と一体に形成
されていることを特徴とする請求項１５記載の電子回路
パッケージ。
（１７）　前記載置台が前記第２の金属体と別体に形成
されていることを特徴とする請求項１５記載の電子回路
パッケージ。
（１８）　前記載置台が絶縁体からなり、前記ＩＣチッ
プがＳｉ系のＩＣチップであることを特徴とする請求項
１７記載の電子回路パッケージ。
（１９）　導電性の第１の金属体及び第２の金属体と、
該第１及び第２の金属体に挟まれた回路基板とを備え、
該回路基板に、電子回路部品を収容する３つの切欠きを
設けたことを特徴とする電子回路パッケージ。
（２０）　前記第１の金属体は前記切欠きに対応する位
置にそれぞれ開口を有し、前記第２の金属体は前記切欠
きに対応する位置に前記電子回路部品を固定するスペー
スをそれぞれ有していることを特徴とする請求項１９記
載の電子回路パッケージ。
（２１）　前記第１の金属体の開口はそれぞれ金属製の
蓋部材で覆われていることを特徴とする請求項２０記載
の電子回路パッケージ。
（２２）　前記回路基板の３つの切欠きに収容される電
子回路部品がそれぞれ等化増幅用ＩＣチップ、タイミン
グ識別用ＩＣチップ及びシリアル・パラレル変換用ＩＣ
チップであることを特徴とする請求項２１記載の電子回
路パッケージ。
（２３）　前記等化増幅用ＩＣチップが収容されている
切欠き内に光ファイバが導入されていることを特徴とす
る請求項２２記載の電子回路パッケージ。
（２４）　前記光ファイバが導入されている切欠き内に
光−電気変換素子が配置されていることを特徴とする請
求項２３記載の電子回路パッケージ。
（２５）　前記光−電気変換素子は前記等化増幅用ＩＣ
チップに接続され、前記光ファイバと前記光−電気変換
素子との光学的な結合は、前記光ファイバの斜めに研磨
された端面で反射してファイバ側方から出射した光を前
記光−電気変換素子に入射させるようにしてなされてい
ることを特徴とする請求項２４記載の電子回路パッケー
ジ。
（２６）　ＩＣチップが収容される切欠きを有する回路
基板の両面に、前記切欠きに対応する位置に開口を有す
る第１の金属体と、前記ＩＣチップを固定するスペース
を有する第２の金属体とをそれぞれ貼り合わせる第１の
工程と、前記ＩＣチップ及び金属ブロックを前記切欠き内で前記
第２の金属体に固定する第２の工程と、前記ＩＣチップ
と前記回路基板及び金属ブロックとをワイヤボンディン
グにより接続する第３の工程と、前記第１の金属体の開口を金属製の蓋部材で覆う第４の
工程とを備え、これら第１〜第４の工程をこの順で経ることを特徴とす
る電子回路パッケージの製造方法。
（２７）　前記第１の工程における第１及び第２の金属
体と回路基板の貼り合わせはろう付けによりなされるこ
とを特徴とする請求項２６記載の電子回路パッケージの
製造方法。
（２８）　前記第１及び第２の金属体は銅タングステン
からなり、前記回路基板は主としてセラミックスからな
ることを特徴とする請求項２７記載の電子回路パッケー
ジの製造方法。
（２９）　前記第１及び第２の金属体はコバールからな
り、前記回路基板は主としてセラミックスからなること
を特徴とする請求項２８記載の電子回路パッケージの製
造方法。
（３０）　前記第２の工程においては、前記切欠き内で
前記ＩＣチップ及び金属ブロックをこの順に前記第２の
金属体に固定するようにしたことを特徴とする請求項２
６記載の電子回路パッケージの製造方法。
（３１）　ＡｕＳｎ共晶材を用いたスクライブ接合によ
り前記ＩＣチップ及び金属ブロックを前記第２の金属体
に固定するようにしたことを特徴とする請求項３０記載
の電子回路パッケージの製造方法。
（３２）　銀ペーストを用いたスクライブ接合により前
記ＩＣチップ及び金属ブロックを前記第２の金属体に固
定するようにしたことを特徴とする請求項３０記載の電
子回路パッケージの製造方法。
（３３）　前記第１の工程内又は前記第１及び第２の工
程間に、光ファイバを導入するための導入孔を有する側
板を前記第１又は第２の金属体の側面にろう付けにより
接合する工程を加え、前記第３及び第４の工程間に、光ファイバが挿入固定さ
れたパイプ部材を前記側板の導入孔を介して前記回路基
板の切欠き内に導入して前記パイプ部材を前記側板に接
合する工程を加えたことを特徴とする請求項２７記載の
電子回路パッケージの製造方法。
（３４）　前記側板及びパイプ部材はコバールからなり
、前記パイプ部材の前記側板への接合はレーザ溶接によ
りなされることを特徴とする請求項３３記載の電子回路
パッケージの製造方法。