JPH0371772B2 - - Google Patents
Info
- Publication number
- JPH0371772B2 JPH0371772B2 JP57064845A JP6484582A JPH0371772B2 JP H0371772 B2 JPH0371772 B2 JP H0371772B2 JP 57064845 A JP57064845 A JP 57064845A JP 6484582 A JP6484582 A JP 6484582A JP H0371772 B2 JPH0371772 B2 JP H0371772B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- region
- base
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本特明は、ベースが酸化物の窓に自己整列され
そしてエミツタがこのベースに自己整列されるよ
うな２重自己整列処理によつて作られた付随的
（Extrinsic）ベース接点領域に接続する小さなポ
リシリコンを備えている酸化絶縁されたバイポー
ラ型トランジスター構造体の製造方法に係る。
そしてエミツタがこのベースに自己整列されるよ
うな２重自己整列処理によつて作られた付随的
（Extrinsic）ベース接点領域に接続する小さなポ
リシリコンを備えている酸化絶縁されたバイポー
ラ型トランジスター構造体の製造方法に係る。
米国特許第4157269号はバイポーラ型トランジ
スターの製造方法を開示し、この製造方法はエミ
ツタが付随的ベース接点に自己整列されるような
単一の自己整列処理を用いている。２つのマス
ク・レベルの相対的整列によつて規定される付随
的ベース領域へ接続されるポリシリコン接点は、
本発明によつて得られたポリシリコン接点よりも
非常に大きい。
スターの製造方法を開示し、この製造方法はエミ
ツタが付随的ベース接点に自己整列されるような
単一の自己整列処理を用いている。２つのマス
ク・レベルの相対的整列によつて規定される付随
的ベース領域へ接続されるポリシリコン接点は、
本発明によつて得られたポリシリコン接点よりも
非常に大きい。
米国特許第3398355号はかなり大きなベース接
点領域を備えたトランジスター構造体を示し、そ
してこのベース接点がその上に絶縁層を含んでい
る点において本発明と関係がある。このベース接
点はアルミニウムでありそして絶縁層はアルミニ
ウム層の上に成長された酸化アルミニウムの薄膜
であり、この薄膜はこのアルミニウムを安定に保
つ。
点領域を備えたトランジスター構造体を示し、そ
してこのベース接点がその上に絶縁層を含んでい
る点において本発明と関係がある。このベース接
点はアルミニウムでありそして絶縁層はアルミニ
ウム層の上に成長された酸化アルミニウムの薄膜
であり、この薄膜はこのアルミニウムを安定に保
つ。
本発明は、改良されたバイポーラ型トランジス
ター構造体を作るための良好な２重自己整列式製
造方法を提供する。
ター構造体を作るための良好な２重自己整列式製
造方法を提供する。
第１図は本発明の原理に従つたバイポーラ型ト
ランジスター構造体の実施例を示す断面図であ
る。説明される２重自己整列式製造方法によつて
作られる第１図の構造体は、凹所に置かれた酸化
物絶縁領域１２を半導体基体１０に含む。二酸化
ケイ素のような絶縁材料の層１４は、凹所に置か
れた酸化物絶縁領域１２の縁の上を通過して装置
領域の中心へ向つて延びそしてエミツタ領域のた
めに窓開口を含む。絶縁層１４は付随的ベース１
６の縁に延びる。
ランジスター構造体の実施例を示す断面図であ
る。説明される２重自己整列式製造方法によつて
作られる第１図の構造体は、凹所に置かれた酸化
物絶縁領域１２を半導体基体１０に含む。二酸化
ケイ素のような絶縁材料の層１４は、凹所に置か
れた酸化物絶縁領域１２の縁の上を通過して装置
領域の中心へ向つて延びそしてエミツタ領域のた
めに窓開口を含む。絶縁層１４は付随的ベース１
６の縁に延びる。
p+ポリシリコンのような導電性接点材料の層
１８は絶縁層１４の上に置かれ、この絶縁層の縁
の上に延びそして付随的ベース１６に接触するよ
うに垂直的に下方向に延びる。実際には、付随的
ベース１６はポリシリコン層１８からドナー不純
物をドライブすることにより形成され、これ故に
ポリシリコン層１８は、導電性材料から成つてい
ればよく、この層全体１８にわたつてドープされ
るよりもむしろ付随的ベース領域の上の領域３２
をp+でドープされるだけでよい。二酸化ケイ素
２０−１と二酸化アルミニウム２０−２の結合体
のような第２の絶縁層２０が上に置かれ、ポリシ
リコン層すなわちベース接点層１８の内側の縁の
上へ延びそしてエミツタ領域をこのベース接点層
から絶縁するように基板１０の表面へ垂直的に下
方向に延びる。代りに、層２０は全体的に１種類
の適当な絶縁材料から成つてもよい。
１８は絶縁層１４の上に置かれ、この絶縁層の縁
の上に延びそして付随的ベース１６に接触するよ
うに垂直的に下方向に延びる。実際には、付随的
ベース１６はポリシリコン層１８からドナー不純
物をドライブすることにより形成され、これ故に
ポリシリコン層１８は、導電性材料から成つてい
ればよく、この層全体１８にわたつてドープされ
るよりもむしろ付随的ベース領域の上の領域３２
をp+でドープされるだけでよい。二酸化ケイ素
２０−１と二酸化アルミニウム２０−２の結合体
のような第２の絶縁層２０が上に置かれ、ポリシ
リコン層すなわちベース接点層１８の内側の縁の
上へ延びそしてエミツタ領域をこのベース接点層
から絶縁するように基板１０の表面へ垂直的に下
方向に延びる。代りに、層２０は全体的に１種類
の適当な絶縁材料から成つてもよい。
バイポーラ装置の残りの素子は、エミツタ２
２、実質的（Intrinsic）ベース２４、ｎ−epiコ
レクタ２６、n+サブコレタ２８そしてたとえば
n+ポリシリコンから成るエミツタ接点３０を含
む。
２、実質的（Intrinsic）ベース２４、ｎ−epiコ
レクタ２６、n+サブコレタ２８そしてたとえば
n+ポリシリコンから成るエミツタ接点３０を含
む。
ベース接点領域が１ミクロン以下の寸法の非常
に小さい領域であり且つ絶縁層１４と絶縁層２０
の間に置かれそしてこの絶縁層２０はベース接点
層１８をエミツタ接点３０から絶縁することがわ
かる。付随的ベース１６の減少された面積は寄生
キヤパシタンスを減少しそして集積回路に関して
高速動作及び高い実装密度を生じる。又、後述さ
れる製造方法の結果として、付随的ベースは酸化
物絶縁層１４の垂直な縁に自己整列され、そして
エミツタはこの付随的ベースに自己整列される。
に小さい領域であり且つ絶縁層１４と絶縁層２０
の間に置かれそしてこの絶縁層２０はベース接点
層１８をエミツタ接点３０から絶縁することがわ
かる。付随的ベース１６の減少された面積は寄生
キヤパシタンスを減少しそして集積回路に関して
高速動作及び高い実装密度を生じる。又、後述さ
れる製造方法の結果として、付随的ベースは酸化
物絶縁層１４の垂直な縁に自己整列され、そして
エミツタはこの付随的ベースに自己整列される。
第１図に示したバイポーラ型装置を作るための
方法は第２−１図、第２−２図、第２−３図、第
２−４図、第２−５図及び第２−６図に示され
る。この方法の主要な特徴は、ベース接点として
作用する導電性材料の自己整列用リムを規定する
ために最初に酸化工程を用いることであり、そし
て次に酸化物で絶縁されたエミツタを設けるよう
にこの導電性リムを用いることである。
方法は第２−１図、第２−２図、第２−３図、第
２−４図、第２−５図及び第２−６図に示され
る。この方法の主要な特徴は、ベース接点として
作用する導電性材料の自己整列用リムを規定する
ために最初に酸化工程を用いることであり、そし
て次に酸化物で絶縁されたエミツタを設けるよう
にこの導電性リムを用いることである。
更に具体的には、第２−１図において、絶縁層
１４（すなわち二酸化ケイ素）はシリコン基板１
０の上に置かれ、この基板はくぼみに置かれた酸
化物絶縁領域１２、epiコレクタ２６及びn+サブ
コレクタ２８を有しそしてこれらは通常の技法に
よりこの基板に置かれる。導電性材料（すなわ
ち、p+ポリシリコン、ポリサイド（polycide）金
属あるいは耐熱金属）のベース接点層１８は絶縁
層１４の上に被着され、そして第２の絶縁層２０
はこのベース接点１８の上に被着される。絶縁層
２０は、ポリシリコンに関して反応性イオン食刻
（RIE）の良好なマスクであり且つシリコンの酸
化に関して良好なマスクであるという特性を有し
ていなければならない。酸化アルミニウム
（Al2O3）あるいは二酸化ケイ素（SiO2）は絶縁
層２０に関して適当な材料である。しかしなが
ら、他の材料あるいは材料の結合体も使用可能で
ある。
１４（すなわち二酸化ケイ素）はシリコン基板１
０の上に置かれ、この基板はくぼみに置かれた酸
化物絶縁領域１２、epiコレクタ２６及びn+サブ
コレクタ２８を有しそしてこれらは通常の技法に
よりこの基板に置かれる。導電性材料（すなわ
ち、p+ポリシリコン、ポリサイド（polycide）金
属あるいは耐熱金属）のベース接点層１８は絶縁
層１４の上に被着され、そして第２の絶縁層２０
はこのベース接点１８の上に被着される。絶縁層
２０は、ポリシリコンに関して反応性イオン食刻
（RIE）の良好なマスクであり且つシリコンの酸
化に関して良好なマスクであるという特性を有し
ていなければならない。酸化アルミニウム
（Al2O3）あるいは二酸化ケイ素（SiO2）は絶縁
層２０に関して適当な材料である。しかしなが
ら、他の材料あるいは材料の結合体も使用可能で
ある。
次に、穴すなわち窓が絶縁層２０に食刻され
（すなわち、Al2O3に関してH3PO4を用いる）且
つベース接点層１８に食刻されそして次に絶縁層
１４の一部は反応イオン食刻処理を用いて食刻さ
れる。次に、絶縁層１４の残部は、この絶縁層１
４の一部がアンダーカツトされて第２−１図に示
した構造体を提供するように化学反応食刻処理に
よつて食刻される。アンダーカツトをを与える化
学反応食刻処理は任意でありそしてこの構造体は
このようなアンダーカツトなしに作られてもよ
い。
（すなわち、Al2O3に関してH3PO4を用いる）且
つベース接点層１８に食刻されそして次に絶縁層
１４の一部は反応イオン食刻処理を用いて食刻さ
れる。次に、絶縁層１４の残部は、この絶縁層１
４の一部がアンダーカツトされて第２−１図に示
した構造体を提供するように化学反応食刻処理に
よつて食刻される。アンダーカツトをを与える化
学反応食刻処理は任意でありそしてこの構造体は
このようなアンダーカツトなしに作られてもよ
い。
次に、p+ポリシリコン層３２は第２−２図に
示すように第２−１図の構造体の上に被着され
る。被着の順応特性のために、ポリシリコン層３
２は又アンダーカツト領域に被着する。即ち、こ
のポリシリコン層は最初のベース接点層１８を基
板１０に接続する保護ブリツジを形成する。
示すように第２−１図の構造体の上に被着され
る。被着の順応特性のために、ポリシリコン層３
２は又アンダーカツト領域に被着する。即ち、こ
のポリシリコン層は最初のベース接点層１８を基
板１０に接続する保護ブリツジを形成する。
ポリシリコン層３２は、露出した水平表面部か
らポリシリコンを除去し、且つ二酸化アルミニウ
ム層２０−２の側壁からポリシリコンを部分的に
除去するために反応イオン食刻処理を用いて食刻
され、第２−３図に示すようにベース接点層１８
から基板１０への垂直な接続ブリツジを残す。
らポリシリコンを除去し、且つ二酸化アルミニウ
ム層２０−２の側壁からポリシリコンを部分的に
除去するために反応イオン食刻処理を用いて食刻
され、第２−３図に示すようにベース接点層１８
から基板１０への垂直な接続ブリツジを残す。
次の工程において、露出したシリコン基板１０
及びポリシリコン３２並びに二酸化アルミニウム
層２０−２の側壁の上の多少の残留ポリシリコン
は、第２−４図に示すように層３４を設けるため
に酸化される。この工程の際に、ボロンのような
p+不純物はポリシリコン層３２の残つているp+
ポリシリコン側壁残留物から基板１０にドライブ
され、これにより第２−４図に示すように付随的
ベース領域１６が形成される。もしも必要なら
ば、付加的な焼もどし処理はボロンをより深くド
ライブするために適用できる。
及びポリシリコン３２並びに二酸化アルミニウム
層２０−２の側壁の上の多少の残留ポリシリコン
は、第２−４図に示すように層３４を設けるため
に酸化される。この工程の際に、ボロンのような
p+不純物はポリシリコン層３２の残つているp+
ポリシリコン側壁残留物から基板１０にドライブ
され、これにより第２−４図に示すように付随的
ベース領域１６が形成される。もしも必要なら
ば、付加的な焼もどし処理はボロンをより深くド
ライブするために適用できる。
第２−５図に示すように、付加的な二酸化ケイ
素３６は酸化物層３４を厚くするために構造体の
上に化学的に蒸着される。
素３６は酸化物層３４を厚くするために構造体の
上に化学的に蒸着される。
二酸化ケイ素の層３４及び３６の水平部分は、
方向性反応イオン食刻処理によつて除去されそし
て二酸化ケイ素の側壁２０−１がポリシリコン層
３２の側壁の上に残る。即ち、この処理は、露出
された基板１０のエミツタ領域を残す。
方向性反応イオン食刻処理によつて除去されそし
て二酸化ケイ素の側壁２０−１がポリシリコン層
３２の側壁の上に残る。即ち、この処理は、露出
された基板１０のエミツタ領域を残す。
二酸化ケイ素の側壁２０−１によつて形成され
た窓にポリシリコンのベース接点３２及び付随的
ベース１６が自己整列されるということを注目す
ることが重要である。窓はエミツタの開口として
作用しそしてこれ故にこのエミツタは第２−６図
に示すように付随的ベース１６に自己整列され
る。
た窓にポリシリコンのベース接点３２及び付随的
ベース１６が自己整列されるということを注目す
ることが重要である。窓はエミツタの開口として
作用しそしてこれ故にこのエミツタは第２−６図
に示すように付随的ベース１６に自己整列され
る。
装置製造方法の残りの工程は通常の工程から成
る。実質的ベース２４は、酸化物の側壁２０−１
によつて形成された窓を介してボロンを拡散しあ
るいは打ち込むことにより形成され、そしてn+
エミツタ２２が打ち込まれる（すなわち砒素）。
次に、n+ポリシリコンのエミツタ接点３０は、
第１図に示す構造体を形成するように砒素ドープ
のポリシリコン層を被着し、マスキングしそして
食刻することにより形成される。代りに、エミツ
タ接点３０は金属化技法でも形成できる。ベース
がエミツタ形成前に打ち込まれてもよく、あるい
はエミツタがベース形成前に打ち込まれてもよい
ことが本技術分野において認識されている。
る。実質的ベース２４は、酸化物の側壁２０−１
によつて形成された窓を介してボロンを拡散しあ
るいは打ち込むことにより形成され、そしてn+
エミツタ２２が打ち込まれる（すなわち砒素）。
次に、n+ポリシリコンのエミツタ接点３０は、
第１図に示す構造体を形成するように砒素ドープ
のポリシリコン層を被着し、マスキングしそして
食刻することにより形成される。代りに、エミツ
タ接点３０は金属化技法でも形成できる。ベース
がエミツタ形成前に打ち込まれてもよく、あるい
はエミツタがベース形成前に打ち込まれてもよい
ことが本技術分野において認識されている。
第２−１図、第２−２図、第２−３図、第２−
４図、第２−５図及び第２−６図に関しての上述
の製造方法及びこの製造方法により形成された第
１図の構造体はnpn型装置を提供する。しかしな
がら、正反対の導電性の材料を用いると、p+ド
ープのエミツタ、n+ドープの付随的ベース及び
ｐ型コレクタを有するpnp型装置が同じ製造工程
に従つて提供される。
４図、第２−５図及び第２−６図に関しての上述
の製造方法及びこの製造方法により形成された第
１図の構造体はnpn型装置を提供する。しかしな
がら、正反対の導電性の材料を用いると、p+ド
ープのエミツタ、n+ドープの付随的ベース及び
ｐ型コレクタを有するpnp型装置が同じ製造工程
に従つて提供される。
絶縁材料の層がエミツタ領域のまわりの付随的
ベースまで装置基板の上に延びるような構造を有
する独特なバイポーラ型トランジスター装置が説
明された。非常に小さい面積の導電性ベース接点
が付随的ベースに与えられそして絶縁材料の保護
側壁はこのベース接点をエミツタ接点から離隔す
るようにこのベース接点の上に配置される。この
独特な構造体は２重自己整列技法を組み込んでい
る製造方法によつて作ることができる。
ベースまで装置基板の上に延びるような構造を有
する独特なバイポーラ型トランジスター装置が説
明された。非常に小さい面積の導電性ベース接点
が付随的ベースに与えられそして絶縁材料の保護
側壁はこのベース接点をエミツタ接点から離隔す
るようにこのベース接点の上に配置される。この
独特な構造体は２重自己整列技法を組み込んでい
る製造方法によつて作ることができる。
第１図は本発明の原理に従つたバイポーラ型ト
ランジスター構造体を示す断面図、第２−１図、
第２−２図、第２−３図、第２−４図、第２−５
図及び第２−６図は本発明に従つた２重自己整列
式製造方法のうちの選択された工程におけるバイ
ポーラ型トランジスター構造体を示す断面図であ
る。 １０…基板、２６…コレクタ、２８…サブコレ
クタ、１２…酸化物絶縁領域、１６…付随的ベー
ス、２４…実質的ベース、１４，２０…絶縁層、
１８…ポリシリコン層、２２…エミツタ、３０…
エミツタ接点。
ランジスター構造体を示す断面図、第２−１図、
第２−２図、第２−３図、第２−４図、第２−５
図及び第２−６図は本発明に従つた２重自己整列
式製造方法のうちの選択された工程におけるバイ
ポーラ型トランジスター構造体を示す断面図であ
る。 １０…基板、２６…コレクタ、２８…サブコレ
クタ、１２…酸化物絶縁領域、１６…付随的ベー
ス、２４…実質的ベース、１４，２０…絶縁層、
１８…ポリシリコン層、２２…エミツタ、３０…
エミツタ接点。
Claims (1)
- 【特許請求の範囲】 １ (a) コレクタ領域となる第１導電型の半導体
基体上に第１の絶縁層、不純物をドープされた
第１のポシリコン層及び第２の絶縁層を順に形
成し、 (b) 上記第２の絶縁層、上記第１のポリシリコン
層及び上記第１の絶縁層を通る開孔を食刻して
上記半導体基体の所定領域を露出させ、 (c) 上記第２の絶縁層、上記開孔の側壁及び上記
所定領域を覆い且つ上記第１のポリシリコン層
と接触するように、第２導電型の不純物をドー
プされた第２のポリシリコン層を付着し、 (d) 上記第２のポリシリコン層の水平部分を食刻
して上記開孔の側壁に、上記第１のポリシリコ
ン層と上記半導体基体の表面とを接続する、上
記第２のポリシリコン層の垂直部分よりなるベ
ース接点領域を形成し、 (e) 上記ベース接点領域の第２導電型の不純物を
上記半導体基体に導入して付随的ベース領域を
形成し、 (f) 上記所定領域における半導体基体の露出表面
及び上記ベース接点領域の側面部を酸化し、 (g) 上記酸化によつて形成された酸化物及び上記
第２の絶縁層の領域上に酸化物層を付着し、 (h) 上記酸化物層の水平部分を食刻して上記所定
領域における半導体基体の表面及び上記第２の
絶縁層の表面を露出させると共に上記ベース接
点領域の側面部に酸化物側壁を形成し、 (i) 上記酸化物側壁によつて囲まれた上記開孔を
通して上記半導体基体に第２導電型の不純物を
導入して実質的ベース領域を形成し、 (j) 上記酸化物側壁によつて囲まれた上記開孔を
通して上記半導体基体に第１導電型の不純物を
導入してエミツタ領域を形成すること を含むバイポーラ・トランジスタ構造体の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US28014281A | 1981-06-30 | 1981-06-30 | |
| US280142 | 1981-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587862A JPS587862A (ja) | 1983-01-17 |
| JPH0371772B2 true JPH0371772B2 (ja) | 1991-11-14 |
Family
ID=23071863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57064845A Granted JPS587862A (ja) | 1981-06-30 | 1982-04-20 | バイポ−ラ型トランジスタ−構造体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS587862A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8105920A (nl) * | 1981-12-31 | 1983-07-18 | Philips Nv | Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting. |
| JPS58166766A (ja) * | 1982-03-27 | 1983-10-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS61131562A (ja) * | 1984-11-30 | 1986-06-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0658912B2 (ja) * | 1985-05-07 | 1994-08-03 | 日本電信電話株式会社 | バイポーラトランジスタの製造方法 |
| DE3825701A1 (de) * | 1987-07-29 | 1989-02-09 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines bipolaren transistors |
| US5096842A (en) * | 1988-05-16 | 1992-03-17 | Kabushiki Kaisha Toshiba | Method of fabricating bipolar transistor using self-aligned polysilicon technology |
| JPH02153534A (ja) * | 1988-12-06 | 1990-06-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP4245177B2 (ja) | 2006-07-10 | 2009-03-25 | 日立プラズマディスプレイ株式会社 | 熱処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470776A (en) * | 1977-11-16 | 1979-06-06 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacture |
-
1982
- 1982-04-20 JP JP57064845A patent/JPS587862A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS587862A (ja) | 1983-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4483726A (en) | Double self-aligned fabrication process for making a bipolar transistor structure having a small polysilicon-to-extrinsic base contact area | |
| US4960726A (en) | BiCMOS process | |
| US4508579A (en) | Lateral device structures using self-aligned fabrication techniques | |
| US5677233A (en) | Process of fabricating semiconductor device having isolating oxide rising out of groove | |
| JPS6226590B2 (ja) | ||
| KR870006673A (ko) | 자기정열된 쌍극성트랜지스터 구조의 제조공정 | |
| EP0339960A2 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2937253B2 (ja) | 半導体装置およびその製造方法 | |
| US5591651A (en) | Method of making a bipolar stripe transistor structure | |
| KR100346010B1 (ko) | 베이스 폭의 변화를 억제하기 위한 바이폴라 트랜지스터를형성하는 방법 | |
| JP3176758B2 (ja) | 半導体装置の製造方法 | |
| JP2501806B2 (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPS587862A (ja) | バイポ−ラ型トランジスタ−構造体及びその製造方法 | |
| JPH0252858B2 (ja) | ||
| EP0724298B1 (en) | Semiconductor device with bipolar transistor and fabrication method thereof | |
| JP2622047B2 (ja) | 半導体デバイスおよびその製造方法 | |
| JP2663632B2 (ja) | 半導体装置及びその製造方法 | |
| JP3141237B2 (ja) | 半導体装置の製法 | |
| JPH0340436A (ja) | バイポーラ型半導体装置 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP3013438B2 (ja) | 半導体集積回路装置 | |
| JP2575204B2 (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0745791A (ja) | 半導体装置の製造方法 | |
| JPH0136709B2 (ja) |