JPH0373629B2 - - Google Patents

Info

Publication number
JPH0373629B2
JPH0373629B2 JP61307979A JP30797986A JPH0373629B2 JP H0373629 B2 JPH0373629 B2 JP H0373629B2 JP 61307979 A JP61307979 A JP 61307979A JP 30797986 A JP30797986 A JP 30797986A JP H0373629 B2 JPH0373629 B2 JP H0373629B2
Authority
JP
Japan
Prior art keywords
wafer
temperature
sputtering
heater
step coverage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61307979A
Other languages
English (en)
Other versions
JPS63162854A (ja
Inventor
Minoru Inoe
Koji Hashizume
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP61307979A priority Critical patent/JPS63162854A/ja
Priority to EP87311389A priority patent/EP0273715B1/en
Priority to DE3750217T priority patent/DE3750217D1/de
Priority to KR1019870015016A priority patent/KR910002138B1/ko
Publication of JPS63162854A publication Critical patent/JPS63162854A/ja
Priority to US07/652,484 priority patent/US5071791A/en
Publication of JPH0373629B2 publication Critical patent/JPH0373629B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4405—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H10W20/4407—Aluminium alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/412—Deposition of metallic or metal-silicide materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
〔概要〕 スパツタ法を用いてアルミニウム系合金の膜を
ウエハ上に形成する場合に、該ウエハを所定温度
まで加熱して膜形成を行うことにより、段差部に
おける被覆形状の改良（良好なステツプ・カバレ
ージ）およびアルミニウム合金の表面の平坦化を
可能にすると共に、膜質の劣化を防止し、ドラ
イ・エツチによるパターニング性を良好にする。 〔産業上の利用分野〕 本発明は、金属膜形成方法に関し、より詳細に
はアルミニウム（Al）を主成分とする合金をス
パツタ法によりウエハ上に被着させて金属膜を形
成する技術に関する。 〔従来の技術〕 従来、LSI（大規模集積回路）用配線材料とし
て、低抵抗であるが故に消費電力の低減に寄与し
得るという観点から、AlまたはAl系合金、例え
ばAl−１％Si（シリコン）、Al−２％Cu（同）、Al
−１％Si−0.5％Cu、Al−１％Si−0.1％Ti（チタ
ン）、等が用いられており、その配線層の形成は
スパツタ法で行うことが多い。また、最近では素
子の高集積化および高密度化に伴ない、Al配線
を行うべき下地の段差形状が急峻になつてくる
（例えば接続孔についてはその縦方向の長さ（深
さ）と横方向の長さ（長さ）の比が大きい状態に
相当する）ことに起因して、下地の形状に沿つた
良好なステツプ・カバレージ（被着の度合）をも
つAl層を形成することが困難になつてきている。 さらに、素子の高集積化および高密度化をより
一層進めるためにAl配線層を多層化する技術が
知られているが、この場合、下地の配線層のステ
ツプ・カバレージが悪いと、その影響は次の絶縁
物層のステツプ・カバレージにも影響し、さらに
は次の配線層のステツプ・ガバレージにも悪影響
が及ぼされ、結局、良好な多層配線構造が得られ
なくなるという問題が生じる。第６図にはAl多
層配線構造におけるステツプ・カバレージの一例
が断面的に示される。同図に示されるように、第
１層のAl配線層と半導体層との接続孔（Ａの部
分）において第２層のAl配線層のカバレージは
それほど良好ではなく、いわば「皮一枚」で接続
されている状態である。従つて、長期的にはAl
金属のマイグレーシヨン等によつてこの薄い部分
が断線し、LSIとしての信頼性が低下するという
不都合が生じる。 上述した問題点を克服するためには、特に急峻
な段差部において極力平坦な形状が得られるよう
に金属膜の被着を行い、かつ該段差部でのステツ
プ・カバレージを良好にすることが必要とされて
いるが、その一つの方法として、ウエハ温度を高
くしてスパツタを行う技術が提案されている。こ
の技術によれば、ウエハ表面が加熱されているの
で、ウエハ上に入射したAl原子は付着後もウエ
ハ表面上で移動し易くなり、これによつて段差部
へのAlの供給量が多くなるので、該段差部での
被覆形状の改善が可能となる。第５図ａ，ｂには
加熱スパツタによる効果を説明するためのステツ
プ・カバレージの一例が断面的に示され、ａはウ
エハの加熱が「無い」場合、ｂはウエハへの加熱
が「有る」場合（ウエハ加熱用のヒータの温度が
200℃の場合）を示している。同図に示されるよ
うに、加熱「無し」の場合にはウエハ上に入射し
たAl原子はほとんど移動することなくその付着
位置に留まるので、段差部におけるステツプ・カ
バレージは比較的悪い。これに対し、加熱「有
り」の場合にはウエハ上に付着したAl原子は容
易に移動し、比較的Alの付着量が少ない部分に
集まるので、段差部におけるステツプ・カバレー
ジは良好となる。 〔発明が解決しようとする問題点〕 上述した従来技術においては、ウエハ温度の上
昇に伴ない、段差部における被覆形状の改良（良
好なステツプ・カバレージ）は保証され得るが、
その反面、例えば第４図に示されるようにウエハ
を加熱するためのヒータの温度を400℃に設定し
てスパツタリングを行うと、Al系合金に含まれ
る添加元素のSi、Cu等の原子が下地界面に析出
するという問題が生じる。これは、後の段階で
Al配線層のパターニングを行う時に、該パター
ニング性の低下を引き起こす。なぜならば、パタ
ーニングの際には通常ドライ・エツチングが行わ
れるが、不要なAl金属と析出したSi等の双方を
削り取ることが困難であり、それ故、本来エツチ
ングされるべき部分にSi等の析出物が残存するか
らである。 また、ウエハを加熱して膜形成を行う他の方法
として、ウエハに−500V〜−1000Vのバイアス
電圧を印加する方法がある。しかしながらこの方
法によれば、ウエハに入射するAl原子の衝撃度
が大きいため、いつたんデポジシヨンされたAl
原子がウエハ上から脱離し、再びデポジシヨンさ
れるといつた状態が発生し、その結果として、
Al層表面に荒れが生じ、Al層表面が白濁し、強
いては膜質の劣化を引き起こすという問題が生じ
る。 本発明は、上述した従来技術における問題点に
鑑み創作されたもので、段差部における被覆形状
の改良（良好なステツプ・カバレージ）およびア
ルミニウム合金の表面の平坦化を可能にすると共
に、膜質の劣化を防止し、ドライ・エツチによる
パターニング性を良好にし得る金属膜形成方法を
提供することを目的としている。 〔問題点を解決するための手段、および作用〕 前述の問題点を解決するため、本発明によれ
ば、アルミニウムを主成分とする合金をウエハに
バイアスをかけることなくスパツタ法により該ウ
エハ上に被着させて金属膜を形成する方法であつ
て、該ウエハをアルミニウム合金の固溶体形成温
度に加熱した状態で膜形成を行うようにしたこと
を特徴とする金属膜形成方法が提供される。その
具体的な方法および作用の詳細については図示の
実施例と共に説明する。 〔実施例〕 第１図には本発明の金属膜形成方法を実施する
ためのスパツタ装置の一構成例が示される。同図
において１は真空容器を示し、この真空容器の一
方の側の開口部にはヒータブロツク２が、真空容
器１にねじ等により固定されたブロツク保持部材
３により保持された状態で配設されている。ヒー
タブロツク２は熱伝導性の良い銅からなり、その
中には、熱電対４と環状に配列された８本のカー
トリツジヒータ５が埋設されている。６はヒータ
コントローラであつて熱電対４により検知された
ヒータブロツクの温度に基づきヒータ５の温度が
所定の温度になるように調整する機能を有してい
る。また、ヒータブロツク２の中央部には貫通孔
が設けられ、外部からのAr（アルゴン）ガスが流
量調整用バルブ７を介し、さらにこの貫通孔を介
して真空容器１内に導入されるよになつている。 ８はウエハを示し、該ウエハは、搬送トレイ９
に取付けられた１対のつめ１０により把持され、
図示しない搬送システムにより搬送されて所定の
位置、すなわちヒータブロツク２のArガスが吐
出される側の端面に対応する位置に配置されるよ
うになつている。このウエハ８に対向する真空容
器の他方の側の開口部にはAl−１％Siのターゲ
ツト１１が配設され、該ターゲツトは絶縁体１２
を介してターゲツト保持部材１３により保持され
ている。この保持部材１３は真空容器１にねじ等
により固定され、それによつて開口部が密閉封入
されるようになつている。また、ターゲツト１１
は直流電源１４（−400〜−500V、15〜20A、７
〜10KW）に接続され、保持部材１３は真空容器
１と共に接地されている。 １５はマグネツトを示し、ターゲツト１１の表
面近傍に電子を封じ込めるための環状磁場領域を
形成するためのもので、この磁場の大きさがター
ゲツトの表面全体にわたつて均一になるようにマ
グネツトを回転させるためのモータ１６が設けら
れている。このマグネツトの採用により、ターゲ
ツト表面は強く負電位にバイアスされるので、よ
り一層プラズマが高密度に集中し、膜形成速度が
向上する。１７はコンダクタンス調整バルブであ
り、真空容器１内のガス圧が所定の値となるよう
に調整する機能を有しており、容器内のガスはこ
のバルブ１７を介してクライオ・ポンプ（図示せ
ず）により排気される。 第１図のスパツタ装置自体は本発明の特徴をな
すものではないので、その作用の詳細な説明につ
いては省略する。ウエハ８はヒータブロツク２に
より加熱されるが、具体的には貫通孔を通して導
入されたArガスを介してこの熱接触により加熱
される。本実施例ではヒータ５の温度は、600℃
の一定値を保つようにヒータコントローラ６によ
り調整されている。スパツタリングが開始される
と、このスパツタに基づくウエハ上へのターゲツ
ト材料のデポジシヨンにより該ウエハの温度は上
昇する。従つて、ウエハ８の温度は、ヒータから
の伝熱分と、デポジシヨンによる昇温分とに依存
する。以下に示す表は、ヒータの温度を600℃に
設定した時のウエハ８の温度の実測値を示すもの
である。
〔発明の効果〕
以上説明したように本発明によれば、ウエハを
アルミニウム合金の固溶体形成温度以上に加熱し
て膜形成を行うことにより、段差部における被覆
形状の平坦化が可能になるのはもちろんのこと、
添加元素が下地界面に粗大析出しないのでドラ
イ・エツチによるパターニング性が改善され、か
つ表面が滑らかであり、その後の450℃〜500℃の
熱処理に対しても安定であり、膜質の劣化を防止
することができる。
【図面の簡単な説明】
第１図は本発明の金属膜形成方法を実施するた
めのスパツタ装置の一構成例を示す図、第２図は
Al系合金（Al−Si）の温度に対する状態図、第
３図は第１図装置を用いて処理した時にステツ
プ・カバレージの一例を示す断面図、第４図は従
来形の問題点を説明するためのステツプ・カバレ
ージの一例を示す断面図、第５図ａ，ｂは加熱ス
パツタによる効果を説明するためのステツプ・カ
バレージの一例を示す断面図、第６図はAl多層
配線構造におけるステツプ・カバレージの一例を
示す断面図、である。 （符号の説明）、２……ヒータブロツク、４…
…熱電対、５……ヒータ、８……ウエハ、１１…
…ターゲツト、１２……絶縁体、１５……マグネ
ツト。

Claims (1)

  1. 【特許請求の範囲】 １ アルミニウムを主成分とする合金をウエハ８
    にバイアスをかけることなくスパツタ法により該
    ウエハ上に被着させて金属膜を形成する方法であ
    つて、 該ウエハをアルミニウム合金の固溶体形成温度
    に加熱した状態で膜形成を行うようにしたことを
    特徴とする金属膜形成方法。
JP61307979A 1986-12-25 1986-12-25 金属膜形成方法 Granted JPS63162854A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP61307979A JPS63162854A (ja) 1986-12-25 1986-12-25 金属膜形成方法
EP87311389A EP0273715B1 (en) 1986-12-25 1987-12-23 Method for forming metal layer for a semiconductor device
DE3750217T DE3750217D1 (de) 1986-12-25 1987-12-23 Verfahren zur Herstellung eines Halbleiterbauelementes durch Auftragen einer Metallschicht.
KR1019870015016A KR910002138B1 (ko) 1986-12-25 1987-12-24 금속층 형성방법 및 그 방법으로써 형성되는 반도체 장치
US07/652,484 US5071791A (en) 1986-12-25 1991-02-08 Method for forming metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61307979A JPS63162854A (ja) 1986-12-25 1986-12-25 金属膜形成方法

Publications (2)

Publication Number Publication Date
JPS63162854A JPS63162854A (ja) 1988-07-06
JPH0373629B2 true JPH0373629B2 (ja) 1991-11-22

Family

ID=17975445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61307979A Granted JPS63162854A (ja) 1986-12-25 1986-12-25 金属膜形成方法

Country Status (5)

Country Link
US (1) US5071791A (ja)
EP (1) EP0273715B1 (ja)
JP (1) JPS63162854A (ja)
KR (1) KR910002138B1 (ja)
DE (1) DE3750217D1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2681466B2 (ja) * 1987-10-05 1997-11-26 日本真空技術株式会社 半導体装置の製造方法
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
DE69031903T2 (de) * 1989-11-30 1998-04-16 Sgs Thomson Microelectronics Verfahren zum Herstellen von Zwischenschicht-Kontakten
US5472912A (en) * 1989-11-30 1995-12-05 Sgs-Thomson Microelectronics, Inc. Method of making an integrated circuit structure by using a non-conductive plug
US5658828A (en) * 1989-11-30 1997-08-19 Sgs-Thomson Microelectronics, Inc. Method for forming an aluminum contact through an insulating layer
US6271137B1 (en) 1989-11-30 2001-08-07 Stmicroelectronics, Inc. Method of producing an aluminum stacked contact/via for multilayer
US6242811B1 (en) 1989-11-30 2001-06-05 Stmicroelectronics, Inc. Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
US6287963B1 (en) 1990-11-05 2001-09-11 Stmicroelectronics, Inc. Method for forming a metal contact
KR920010620A (ko) * 1990-11-30 1992-06-26 원본미기재 다층 상호접속선을 위한 알루미늄 적층 접점/통로 형성방법
EP0491503A3 (en) * 1990-12-19 1992-07-22 AT&T Corp. Method for depositing metal
JPH07109030B2 (ja) * 1991-02-12 1995-11-22 アプライド マテリアルズ インコーポレイテッド 半導体ウェーハ上にアルミニウム層をスパッタする方法
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
JP3332456B2 (ja) * 1992-03-24 2002-10-07 株式会社東芝 半導体装置の製造方法及び半導体装置
EP0594300B1 (en) * 1992-09-22 1998-07-29 STMicroelectronics, Inc. Method for forming a metal contact
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
US5330629A (en) * 1992-12-15 1994-07-19 At&T Bell Laboratories Method for depositing aluminum layers on insulating oxide substrates
US5360524A (en) * 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
US5873983A (en) * 1997-01-13 1999-02-23 Vanguard International Semiconductor Corporation Method for minimizing substrate to clamp sticking during thermal processing of thermally flowable layers
US6436246B1 (en) 1997-01-27 2002-08-20 Micron Technology, Inc. Collimated sputter deposition monitor using sheet resistance
US5994213A (en) * 1998-02-09 1999-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum plug process
US5980657A (en) * 1998-03-10 1999-11-09 Micron Technology, Inc. Alloy for enhanced filling of high aspect ratio dual damascene structures
US6316356B1 (en) 1998-03-10 2001-11-13 Micron Technology, Inc. Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
US6183564B1 (en) 1998-11-12 2001-02-06 Tokyo Electron Limited Buffer chamber for integrating physical and chemical vapor deposition chambers together in a processing system
US6080657A (en) * 1999-07-16 2000-06-27 Taiwan Semiconductor Manufacturing Company Method of reducing AlCu hillocks
US6136709A (en) * 1999-10-06 2000-10-24 Infineon Technologies North America Corp. Metal line deposition process
US6802945B2 (en) 2003-01-06 2004-10-12 Megic Corporation Method of metal sputtering for integrated circuit metal routing
JP5728954B2 (ja) * 2011-01-13 2015-06-03 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3620837A (en) * 1968-09-16 1971-11-16 Ibm Reliability of aluminum and aluminum alloy lands
JPS6187324A (ja) * 1984-10-05 1986-05-02 Oki Electric Ind Co Ltd 半導体装置の電極配線形成方法
US4721689A (en) * 1986-08-28 1988-01-26 International Business Machines Corporation Method for simultaneously forming an interconnection level and via studs
JPS63157418A (ja) * 1986-12-22 1988-06-30 Oki Electric Ind Co Ltd 電極形成方法

Also Published As

Publication number Publication date
EP0273715A2 (en) 1988-07-06
EP0273715B1 (en) 1994-07-13
KR880008420A (ko) 1988-08-31
EP0273715A3 (en) 1989-02-08
US5071791A (en) 1991-12-10
DE3750217D1 (de) 1994-08-18
KR910002138B1 (ko) 1991-04-04
JPS63162854A (ja) 1988-07-06

Similar Documents

Publication Publication Date Title
JPH0373629B2 (ja)
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
JP2828540B2 (ja) シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法
US6217721B1 (en) Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer
EP0544648B1 (en) Method for forming a planarized Al thin film
EP0799903A2 (en) Methods of sputtering a metal onto a substrate and semiconductor processing apparatus
JPH1174224A (ja) 銅用の改善されたタンタル含有バリア層
CN1037549A (zh) 半导体器件金属化工艺
KR100501460B1 (ko) 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법
JP2951636B2 (ja) メタライゼーション構造を製造する方法
JPS61170050A (ja) 低抵抗接点の形成方法
JP2002526368A (ja) タンタル膜及びそれらの堆積方法
JPH01191778A (ja) タングステン被着法
JP2718842B2 (ja) 半導体集積回路用配線金属膜の製造方法
EP0788145A2 (en) Titanium aluminide wetting layer for aluminum contacts
US5520784A (en) Ultrasonic enhancement of aluminum step coverage and apparatus
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
Park et al. Influences of DC bias on aluminum films prepared with a high rate magnetron sputtering cathode
JPH0645281A (ja) 配線形成方法及び半導体装置、及びこれに用いることができるスパッタ方法及びスパッタ装置
JPH04225223A (ja) 高密度集積回路用導電層又は構造物の製法及び装置
JP3490317B2 (ja) 化学蒸着法による銅薄膜形成法
JPH05243181A (ja) スパッタ装置
JP2004131839A (ja) パルス化された電力によるスパッタリング堆積
JPH02219224A (ja) 半導体装置の製造方法
JPH10150041A (ja) 成膜方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees