JPH02219224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02219224A JPH02219224A JP1039896A JP3989689A JPH02219224A JP H02219224 A JPH02219224 A JP H02219224A JP 1039896 A JP1039896 A JP 1039896A JP 3989689 A JP3989689 A JP 3989689A JP H02219224 A JPH02219224 A JP H02219224A
- Authority
- JP
- Japan
- Prior art keywords
- deposited
- substrate
- side electrode
- metal film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路の配線に用いられている金属
膜の堆積方法を改善し、アルミ配線構造の信頼性を向上
させる半導体装置の製造方法に関するものである。
膜の堆積方法を改善し、アルミ配線構造の信頼性を向上
させる半導体装置の製造方法に関するものである。
従来の技術
従来の半導体集積回路用金属膜は、真空容器内に雰囲気
ガス（不活性ガス、以下アルゴンＡｒを例にとる）を満
たし、ターゲット側電極と被堆積基板を乗せたホルダー
側電極の間に電界を印加し、アルゴンをイオン化させ、
このイオン化したアルゴンを金属ターゲット（例えば、
アルミニウムもシ＜ハ、Ｓｌを１〜２％添加したアルミ
ニウム合金）へ衝突させ、金属原子を飛び出させ、ター
ゲットと対向する被堆積基板上へ前記金属原子を堆積さ
せるスパッタリング法が用いられてきた。また、近年、
半導体集積回路の微細化に伴い、スパッタ法では、被堆
積基板上の微小段差部分底部へは、金属原子が入り込み
にくくなり、堆積しにくくなったため、段差被覆性の劣
化が生じている。その対策として、金属原子の堆積時、
被堆積基板温度を３００℃程度に保持することによって
、被堆積基板表面に到達した金属原子の運動を促進させ
、微小段差の底部へ効率よく金属原子を堆積させる加熱
を用いる方法、被堆積基板を乗せたホルダー側電極に、
負もしくは高周波のバイアス電位を印加し、正に帯電し
たアルゴンイオンを被堆積基板にも衝突させて、アルゴ
ンイオンによる堆積膜のエツチング速度が、基板に平行
な面をもつ部分より傾斜した部分が速いことを利用して
、堆積膜表面を平坦にするバイアススパッタリング法、
また、加熱を用いる方法とバイアススパッタリング法を
組み合せることによって、堆積膜を流動させ平坦化を行
う方法が知られている。
ガス（不活性ガス、以下アルゴンＡｒを例にとる）を満
たし、ターゲット側電極と被堆積基板を乗せたホルダー
側電極の間に電界を印加し、アルゴンをイオン化させ、
このイオン化したアルゴンを金属ターゲット（例えば、
アルミニウムもシ＜ハ、Ｓｌを１〜２％添加したアルミ
ニウム合金）へ衝突させ、金属原子を飛び出させ、ター
ゲットと対向する被堆積基板上へ前記金属原子を堆積さ
せるスパッタリング法が用いられてきた。また、近年、
半導体集積回路の微細化に伴い、スパッタ法では、被堆
積基板上の微小段差部分底部へは、金属原子が入り込み
にくくなり、堆積しにくくなったため、段差被覆性の劣
化が生じている。その対策として、金属原子の堆積時、
被堆積基板温度を３００℃程度に保持することによって
、被堆積基板表面に到達した金属原子の運動を促進させ
、微小段差の底部へ効率よく金属原子を堆積させる加熱
を用いる方法、被堆積基板を乗せたホルダー側電極に、
負もしくは高周波のバイアス電位を印加し、正に帯電し
たアルゴンイオンを被堆積基板にも衝突させて、アルゴ
ンイオンによる堆積膜のエツチング速度が、基板に平行
な面をもつ部分より傾斜した部分が速いことを利用して
、堆積膜表面を平坦にするバイアススパッタリング法、
また、加熱を用いる方法とバイアススパッタリング法を
組み合せることによって、堆積膜を流動させ平坦化を行
う方法が知られている。
第３図は、従来例を説明するための半導体装置の部分断
面図である。第３図において、２１は半導体基板、２２
は厚さ８００ｎｍの５Ｉ０２膜、２３は微小段差部分、
２４は厚さ１．０μｍのバイアススパッタリング法によ
って堆積されたアルミシリコン合金膜（１重量％シリコ
ン含有、以下アルミニウムを主成分とする合金をアルミ
と記す）である。通常のスパッタ法では、１．０μｍ以
下の微小段差部分の底部へは、アルミ原子が到達しにく
くなり、段差被覆性が劣化するため、ターゲット側電極
と共に、半導体基板を乗せているホルダー側電極へも負
もしくは高周波のバイアス電位を印加することによって
、アルゴンイオンを半導体基板へも衝突させるバイアス
スパッタリング法を用いている。微小段差部分３３の上
端部分は、半導体基板３１に比べ傾斜しているため、ア
ルゴンイオンによるエツチング速度が大きくなり、アル
ミ膜堆積が少なくなるため、微小段差底部へもアルミ膜
が堆積する。また、このとき、積極的に、被堆積基板の
温度を上げ（３００’Ｃ程度）とし、アルミ膜を流動さ
せて、平坦化を行うこともある。
面図である。第３図において、２１は半導体基板、２２
は厚さ８００ｎｍの５Ｉ０２膜、２３は微小段差部分、
２４は厚さ１．０μｍのバイアススパッタリング法によ
って堆積されたアルミシリコン合金膜（１重量％シリコ
ン含有、以下アルミニウムを主成分とする合金をアルミ
と記す）である。通常のスパッタ法では、１．０μｍ以
下の微小段差部分の底部へは、アルミ原子が到達しにく
くなり、段差被覆性が劣化するため、ターゲット側電極
と共に、半導体基板を乗せているホルダー側電極へも負
もしくは高周波のバイアス電位を印加することによって
、アルゴンイオンを半導体基板へも衝突させるバイアス
スパッタリング法を用いている。微小段差部分３３の上
端部分は、半導体基板３１に比べ傾斜しているため、ア
ルゴンイオンによるエツチング速度が大きくなり、アル
ミ膜堆積が少なくなるため、微小段差底部へもアルミ膜
が堆積する。また、このとき、積極的に、被堆積基板の
温度を上げ（３００’Ｃ程度）とし、アルミ膜を流動さ
せて、平坦化を行うこともある。
発明が解決しようとする課題
しかしながら、前記のようなバイアススパッタリング法
では、半導体基板３１上の微小段差部分３３での段差被
覆性は、改善されるものの、アルゴンイオン衝突による
半導体基板の温度上昇、半導体基板の加熱によってアル
ミ原子を移動させて平坦化を行う技術であるために、堆
積直後の段階において、結晶粒径がバイアス電位を印加
しない場合の１〜２μｍに比べ３〜ＩＯμｍに増大する
とともに、バラツキが大きくなる。このため、前記バイ
アススパッタリング法によって堆積したアルミ膜にパタ
ーニング後、配線形成した後、シリコンナイトライド膜
（ＳｉＮ、 厚さ５００ｎｍ）などより成る保護膜を
形成した場合、結晶粒径のバラツキにより特定の結晶粒
界にアルミ原子の移動が集中し易くなり、突起形状のヒ
ロックを生じる。また、空孔が移動集中した場合、ボイ
ドが生じる。 （ストレスマイグレーション劣化）など
の問題点を有しており、半導体装置の配線信頼性上に多
大の影響を与えている。
では、半導体基板３１上の微小段差部分３３での段差被
覆性は、改善されるものの、アルゴンイオン衝突による
半導体基板の温度上昇、半導体基板の加熱によってアル
ミ原子を移動させて平坦化を行う技術であるために、堆
積直後の段階において、結晶粒径がバイアス電位を印加
しない場合の１〜２μｍに比べ３〜ＩＯμｍに増大する
とともに、バラツキが大きくなる。このため、前記バイ
アススパッタリング法によって堆積したアルミ膜にパタ
ーニング後、配線形成した後、シリコンナイトライド膜
（ＳｉＮ、 厚さ５００ｎｍ）などより成る保護膜を
形成した場合、結晶粒径のバラツキにより特定の結晶粒
界にアルミ原子の移動が集中し易くなり、突起形状のヒ
ロックを生じる。また、空孔が移動集中した場合、ボイ
ドが生じる。 （ストレスマイグレーション劣化）など
の問題点を有しており、半導体装置の配線信頼性上に多
大の影響を与えている。
本発明は、かかる点に鑑み、アルミ膜の平坦化と共にア
ルミ膜表面の結晶粒径をそろえることのできる半導体装
置の製造方法を提供することを目的とする。
ルミ膜表面の結晶粒径をそろえることのできる半導体装
置の製造方法を提供することを目的とする。
課題を解決するための手段
本発明は、ターゲット側電極と被堆積基板を乗せたホル
ダー側電極に同時に、直流または高周波の電位を印加す
るスパッタリング法によって、金属膜堆積を行う第１の
工程と、被堆積基板温度を前記第１の工程より低下させ
る第２の工程と、前記被堆積基板を乗せたホルダーへ直
流または高周波の電位を印加することなくスパッタリン
グ法によって、金属膜堆積・を連続的に行うことを特徴
とする半導体装置の製造方法である。
ダー側電極に同時に、直流または高周波の電位を印加す
るスパッタリング法によって、金属膜堆積を行う第１の
工程と、被堆積基板温度を前記第１の工程より低下させ
る第２の工程と、前記被堆積基板を乗せたホルダーへ直
流または高周波の電位を印加することなくスパッタリン
グ法によって、金属膜堆積・を連続的に行うことを特徴
とする半導体装置の製造方法である。
作用
本発明は、半導体基板上に配線となる金属膜を堆積する
工程において、ターゲット側電極と被堆積基板を乗せた
ホルダー側電極に同時に、直流または高波のバイアス電
位を印加するバイアススパッタリング法によって金属膜
を堆積後、前記半導体基板を冷却後、連続的に金属膜を
堆積する。このときの金属膜は、バイアススパッタリン
グ法によって堆積された金属膜より低温の被堆積基板上
に堆積する。このため、結晶粒径は、小さくそろえられ
るために、結晶粒径がそろわずに、熱処理中、特定の結
晶粒界近傍に金属原子が集中し、突起（ヒロック）の発
生、保護膜の応力によって空孔が集中し、ボイドが生じ
、断線に至る（ストレスマイグレーション劣化）を防ぐ
ことができる。
工程において、ターゲット側電極と被堆積基板を乗せた
ホルダー側電極に同時に、直流または高波のバイアス電
位を印加するバイアススパッタリング法によって金属膜
を堆積後、前記半導体基板を冷却後、連続的に金属膜を
堆積する。このときの金属膜は、バイアススパッタリン
グ法によって堆積された金属膜より低温の被堆積基板上
に堆積する。このため、結晶粒径は、小さくそろえられ
るために、結晶粒径がそろわずに、熱処理中、特定の結
晶粒界近傍に金属原子が集中し、突起（ヒロック）の発
生、保護膜の応力によって空孔が集中し、ボイドが生じ
、断線に至る（ストレスマイグレーション劣化）を防ぐ
ことができる。
実施例
第１図は、本発明の一実施例を示す半導体装置の工程断
面図である。第１図において、ＩＩは半導体基板、１２
は８００ｎｍの５１０２膜、１３は開口径０．８μｍの
微小段差部分、１４は、膜厚ＢＯＯｎｍのバイアススパ
ッタリング法によって堆積された第１のアルミ膜（ＡＩ
−１，０重量％Ｓｌ）である。１５は第１のアルミ膜１
４を堆積後、半導体基板１１を冷却した後、同一真空槽
内で、連続的に堆積した第２のアルミ膜（Ａｌ−１，０
重量％Ｓｌ） ２００ｎｍである。このとき、第１のア
ルミ膜の堆積条件は、アルゴン雰囲気圧力１０ｍＴｏｒ
ｒ１堆積速度１０００ｎ＋ｎ／ｍｉｎ、 被堆積基板温
度は３００°Ｃであり、晶周波バイアス電位１３．５８
ＭＨｚ１１．２Ｗ／Ｃｍ２）を印加しである。
面図である。第１図において、ＩＩは半導体基板、１２
は８００ｎｍの５１０２膜、１３は開口径０．８μｍの
微小段差部分、１４は、膜厚ＢＯＯｎｍのバイアススパ
ッタリング法によって堆積された第１のアルミ膜（ＡＩ
−１，０重量％Ｓｌ）である。１５は第１のアルミ膜１
４を堆積後、半導体基板１１を冷却した後、同一真空槽
内で、連続的に堆積した第２のアルミ膜（Ａｌ−１，０
重量％Ｓｌ） ２００ｎｍである。このとき、第１のア
ルミ膜の堆積条件は、アルゴン雰囲気圧力１０ｍＴｏｒ
ｒ１堆積速度１０００ｎ＋ｎ／ｍｉｎ、 被堆積基板温
度は３００°Ｃであり、晶周波バイアス電位１３．５８
ＭＨｚ１１．２Ｗ／Ｃｍ２）を印加しである。
被堆積基板（ここでは半導体基板）を３００℃に保持す
ることと高周波バイアス電位を被堆積基板へ印加するこ
とによって、アルミ合金の流動を引き起こし微小段差Ｉ
３内へアルミ膜を厚く堆積すること、即ち段差被覆率の
改善が可能であった。 （第１図（ｂ））また、このと
きは、被堆積基板の温度が上昇しているため、堆積直後
の段階で結晶粒の成長が促進されており、結晶粒の直径
は、３〜ｌＯμｍの間にばらついていた。次に、前記第
１のアルミ膜を堆積後、被堆積基板の裏側より、アルゴ
ンガス（流量５０ｓｃｃｈｌＯ分間）をシャワー状に吹
き付け、冷却を行った後、第２のアルミ膜１５を同一真
空槽内で、連続的に２００ｎｍ堆積した。前記第２のア
ルミ膜１５は、第１のアルミ膜１４に比べ十分低い被堆
積基板上に堆積されたため、結晶粒径は１〜２μｍ程度
であった。 （第１図（Ｃ）） 微小段差部分の段差被覆性をバイアススパッタリング法
による第１のアルミ膜によって改善できる。しかし、こ
の場合、バイアススパッタリング法によるアルゴンイオ
ン衝撃による温度上昇または被堆積基板を３００°Ｃ程
度に保持することによって結晶粒の成長が促進されるた
め、結晶粒径は、３〜ＩＯμｍであった。このようなア
ルミ膜をパターニング後、配線を形成後、４５０℃、３
０分間の熱処理を行うと、結晶粒径が成長する。しかし
、熱処理前に結晶粒径がばらついていたため、特定の結
晶粒界へアルミ原子の移動集中が生じ、突起（ヒロック
）が発生する。そこで、平坦化を行う第１のアルミ膜を
堆積後、被堆積基板を十分に冷却し、第２のアルミ膜を
スパッタリング法によって堆積した。この場合、バイア
ス電位、加熱を被堆積基板側へは与えていないため、結
晶粒径は、１〜２μｍ程度にそろっていた。以上のよう
に本発明によれば、バイアススパッタリング法によるア
ルミ膜の平坦化後、被堆積基板を冷却後、アルミ膜を堆
積し、アルミ膜表面の結晶粒径を小さくそろえることか
でるるため、アルミ膜をパターニング、配線形成後、熱
処理を行っても、特定の結晶粒界近傍にアルミ原子が集
中しに＜＜、ヒロックが生じにくくなる。なお、本実施
例では、第１のアルミ膜堆積後の被堆積基板の冷却方法
を、アルゴンガスをシャワー状に吹き付けるとしたが、
被堆積基板が冷却される方法として、他に、待ち時間を
設ける方法、冷却媒体を被堆積基板裏面より接触させる
方法などがある。
ることと高周波バイアス電位を被堆積基板へ印加するこ
とによって、アルミ合金の流動を引き起こし微小段差Ｉ
３内へアルミ膜を厚く堆積すること、即ち段差被覆率の
改善が可能であった。 （第１図（ｂ））また、このと
きは、被堆積基板の温度が上昇しているため、堆積直後
の段階で結晶粒の成長が促進されており、結晶粒の直径
は、３〜ｌＯμｍの間にばらついていた。次に、前記第
１のアルミ膜を堆積後、被堆積基板の裏側より、アルゴ
ンガス（流量５０ｓｃｃｈｌＯ分間）をシャワー状に吹
き付け、冷却を行った後、第２のアルミ膜１５を同一真
空槽内で、連続的に２００ｎｍ堆積した。前記第２のア
ルミ膜１５は、第１のアルミ膜１４に比べ十分低い被堆
積基板上に堆積されたため、結晶粒径は１〜２μｍ程度
であった。 （第１図（Ｃ）） 微小段差部分の段差被覆性をバイアススパッタリング法
による第１のアルミ膜によって改善できる。しかし、こ
の場合、バイアススパッタリング法によるアルゴンイオ
ン衝撃による温度上昇または被堆積基板を３００°Ｃ程
度に保持することによって結晶粒の成長が促進されるた
め、結晶粒径は、３〜ＩＯμｍであった。このようなア
ルミ膜をパターニング後、配線を形成後、４５０℃、３
０分間の熱処理を行うと、結晶粒径が成長する。しかし
、熱処理前に結晶粒径がばらついていたため、特定の結
晶粒界へアルミ原子の移動集中が生じ、突起（ヒロック
）が発生する。そこで、平坦化を行う第１のアルミ膜を
堆積後、被堆積基板を十分に冷却し、第２のアルミ膜を
スパッタリング法によって堆積した。この場合、バイア
ス電位、加熱を被堆積基板側へは与えていないため、結
晶粒径は、１〜２μｍ程度にそろっていた。以上のよう
に本発明によれば、バイアススパッタリング法によるア
ルミ膜の平坦化後、被堆積基板を冷却後、アルミ膜を堆
積し、アルミ膜表面の結晶粒径を小さくそろえることか
でるるため、アルミ膜をパターニング、配線形成後、熱
処理を行っても、特定の結晶粒界近傍にアルミ原子が集
中しに＜＜、ヒロックが生じにくくなる。なお、本実施
例では、第１のアルミ膜堆積後の被堆積基板の冷却方法
を、アルゴンガスをシャワー状に吹き付けるとしたが、
被堆積基板が冷却される方法として、他に、待ち時間を
設ける方法、冷却媒体を被堆積基板裏面より接触させる
方法などがある。
発明の詳細
な説明したように、本発明によれば、第１のアルミ膜を
バイアススパッタリング法によって堆積することによっ
て、微小段差部分の段差被覆性を改善した後、第２のア
ルミ膜を堆積する際、結晶粒径を小さくそろえることに
よって、後の熱処理工程によって発生するヒロックの成
長を抑えたり、アルミ膜をパターニング、配線形成後、
堆積する保護膜に起因する配線内の応力によって空孔が
集中し、断線を生じるストレスマイグレーション劣化を
抑えることができ、アルミ配線の信頼性を向上すること
ができ、その実用的効果は大きい。
バイアススパッタリング法によって堆積することによっ
て、微小段差部分の段差被覆性を改善した後、第２のア
ルミ膜を堆積する際、結晶粒径を小さくそろえることに
よって、後の熱処理工程によって発生するヒロックの成
長を抑えたり、アルミ膜をパターニング、配線形成後、
堆積する保護膜に起因する配線内の応力によって空孔が
集中し、断線を生じるストレスマイグレーション劣化を
抑えることができ、アルミ配線の信頼性を向上すること
ができ、その実用的効果は大きい。
第１図は、本発明の実施例を示す半導体装置の製造工程
断面図、第２図は従来例の半導体装置の断面図である。 １１・・・・半導体基板、Ｉ２・・・・５１０２膜、１
３・・・・微小段差部分、１４・・・・第１のアルミ膜
、１５・・・・第２のアルミ膜。
断面図、第２図は従来例の半導体装置の断面図である。 １１・・・・半導体基板、Ｉ２・・・・５１０２膜、１
３・・・・微小段差部分、１４・・・・第１のアルミ膜
、１５・・・・第２のアルミ膜。
Claims (1)
- ターゲット側電極に直流を印加し、被堆積基板を乗せた
ホルダー側電極には、接地、直流または高周波を印加で
きる構成のスパッタ装置で、ターゲット側電極に直流を
印加し、ホルダー側電極には、接地、直流または高周波
を印加するスパッタリング方法によって金属膜を堆積す
る第１の工程と、ターゲット側電極に直流を印加し、前
記ホルダー側電極は接地するスパッタリング方法によっ
て金属膜を堆積する第２の工程より成る半導体装置の製
造方法において、第２の工程は、第１の工程より基板温
度が低温で堆積を行ない、第１の工程から第２の工程へ
は大気にさらすことなく、連続的に行うこと特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039896A JPH02219224A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1039896A JPH02219224A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02219224A true JPH02219224A (ja) | 1990-08-31 |
Family
ID=12565726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039896A Pending JPH02219224A (ja) | 1989-02-20 | 1989-02-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02219224A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211133A (ja) * | 1991-09-19 | 1993-08-20 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JP2021043157A (ja) * | 2019-09-13 | 2021-03-18 | 住友精密工業株式会社 | 発光分析方法および発光分析装置 |
-
1989
- 1989-02-20 JP JP1039896A patent/JPH02219224A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211133A (ja) * | 1991-09-19 | 1993-08-20 | Philips Gloeilampenfab:Nv | 半導体デバイスの製造方法 |
| JP2021043157A (ja) * | 2019-09-13 | 2021-03-18 | 住友精密工業株式会社 | 発光分析方法および発光分析装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4179642B2 (ja) | 金属層の形成方法及び形成装置 | |
| JP4909454B2 (ja) | ウエハ上にバリア層を形成する方法 | |
| US6033541A (en) | Deposition process for coating or filling re-entry shaped contact holes | |
| US5460689A (en) | High pressure plasma treatment method and apparatus | |
| US6323124B1 (en) | Resputtering to achieve better step coverage | |
| JPS63152146A (ja) | 層形成物質の付着および平坦化方法ならびにその装置 | |
| JP2000256845A (ja) | 薄膜作成方法および薄膜作成装置 | |
| JP2004526868A (ja) | シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ | |
| JP2004526868A5 (ja) | ||
| JPH0373629B2 (ja) | ||
| JP3781164B2 (ja) | 基板に対する銅の接着性を高める方法 | |
| US5227337A (en) | Interconnection forming method | |
| US6448657B1 (en) | Structure for reducing junction spiking through a wall surface of an overetched contact via | |
| JPS61170050A (ja) | 低抵抗接点の形成方法 | |
| JP2001240963A (ja) | 重ガススパッタリングによるイオン化金属プラズマ技術 | |
| JPH10330932A (ja) | スパッタリング装置 | |
| US7033931B2 (en) | Temperature optimization of a physical vapor deposition process to prevent extrusion into openings | |
| JP3682067B2 (ja) | アンダーカットなしに導電線をエッチングする方法 | |
| US6258219B1 (en) | Two-step deposition process for preventing arcs | |
| JP2641725B2 (ja) | 基板バイアス方式のスパッタリング方法及びその装置 | |
| JPH02219224A (ja) | 半導体装置の製造方法 | |
| EP4207245A1 (en) | Method of operating a pvd apparatus | |
| JP4666817B2 (ja) | 高誘電体のエッチング装置 | |
| US20260002249A1 (en) | Method of treating a shutter of a pvd apparatus | |
| TW202607165A (zh) | 處理pvd設備之遮蔽器之方法 |