JPH0373917A - 光変調器の駆動回路 - Google Patents
光変調器の駆動回路Info
- Publication number
- JPH0373917A JPH0373917A JP20956589A JP20956589A JPH0373917A JP H0373917 A JPH0373917 A JP H0373917A JP 20956589 A JP20956589 A JP 20956589A JP 20956589 A JP20956589 A JP 20956589A JP H0373917 A JPH0373917 A JP H0373917A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- optical modulator
- gate
- drain
- fets
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
概要
光変調器の駆動回路に関し、
ゲート・ドレイン間逆方向耐圧（ＶＧＩ＋） にかか
わらず大きな出力振幅を得ることができる駆動回路の提
供を目的とし、 例えば、ゲートが入力信号を受けてなる第１及び第２の
ＦＥＴから差動回路を構成し、該第１及び第２のＦＥＴ
のドレインに、自身のゲートが上記入力信号と逆相の信
号を受けでなる第３及び第４０ＦＥＴのソースをそれぞ
れ接続し、該第３又は第４０ＦＥＴのドレインに駆動す
べき光変調器を接続するようにして構成する。
わらず大きな出力振幅を得ることができる駆動回路の提
供を目的とし、 例えば、ゲートが入力信号を受けてなる第１及び第２の
ＦＥＴから差動回路を構成し、該第１及び第２のＦＥＴ
のドレインに、自身のゲートが上記入力信号と逆相の信
号を受けでなる第３及び第４０ＦＥＴのソースをそれぞ
れ接続し、該第３又は第４０ＦＥＴのドレインに駆動す
べき光変調器を接続するようにして構成する。
産業上の利用分野
本発明は光変調器の駆動回路に関する。
光伝送システムの送信側光源として広く用いられている
半導体レーザは、特に高速伝送を行おうとする場合には
、半導体レーザのスペクトル拡がりと光ファイバの波長
分散によって生じる波形劣化を排除する等の観点から、
一定条件で駆動されていることが望ましい。このため、
半導体レーザを用いた高速伝送システムにおいては、一
般に、半導体レーザとは別に光変調器を備えていわゆる
外部変調を行うようにしている。この種の用途に使用さ
れる光変調器にあっては、実用的な変調を行うために比
較的高い駆動電圧を必要とするので、大きな出力振幅を
得ることができる駆動回路が必要とされる。
半導体レーザは、特に高速伝送を行おうとする場合には
、半導体レーザのスペクトル拡がりと光ファイバの波長
分散によって生じる波形劣化を排除する等の観点から、
一定条件で駆動されていることが望ましい。このため、
半導体レーザを用いた高速伝送システムにおいては、一
般に、半導体レーザとは別に光変調器を備えていわゆる
外部変調を行うようにしている。この種の用途に使用さ
れる光変調器にあっては、実用的な変調を行うために比
較的高い駆動電圧を必要とするので、大きな出力振幅を
得ることができる駆動回路が必要とされる。
従来の技術
第７図により最も簡単な光変調器の一例として位相変調
器の構成及び動作を説明する。この位相変調器は、導波
路基板２２に導波路２４を形成し、この導波路２４に電
界印加用の電極２６を装架し、この電極２６を終端抵抗
２８により終端処理して構成されている。電極２６に駆
動信号を加えると、導波路２４の所定方向に印加される
電界が変化するので、導波路２４の電気光学的な性質に
よってその伝播光が位相変調されるものである。
器の構成及び動作を説明する。この位相変調器は、導波
路基板２２に導波路２４を形成し、この導波路２４に電
界印加用の電極２６を装架し、この電極２６を終端抵抗
２８により終端処理して構成されている。電極２６に駆
動信号を加えると、導波路２４の所定方向に印加される
電界が変化するので、導波路２４の電気光学的な性質に
よってその伝播光が位相変調されるものである。
第７図に示した位相変調器等の光変調器の従来の駆動回
路の一例を第８図により説明する。この駆動回路は、ゲ
ートが入力信号を受けてなる第１及び第２のＦＥＴ （
電界効果トランジスタ）Ｑｌ。
路の一例を第８図により説明する。この駆動回路は、ゲ
ートが入力信号を受けてなる第１及び第２のＦＥＴ （
電界効果トランジスタ）Ｑｌ。
Ｑｌから差動回路を構成し、第１又は第２のＦＥＴ（図
では第１のＦＥＴＱＩ）のドレインに駆動すべき光変調
器１０を接続するようにしたものである。Ｒ８は光変調
器１０と接地間に接続された終端抵抗、Ｒ２は第２のＦ
Ｅ Ｔ Ｃｈ のドレインと接地間に接続された終端
抵抗、１２は第１及び第２のＦＥＴＱ、、Ｑｌ のソー
スに接続された電流源を示す。
では第１のＦＥＴＱＩ）のドレインに駆動すべき光変調
器１０を接続するようにしたものである。Ｒ８は光変調
器１０と接地間に接続された終端抵抗、Ｒ２は第２のＦ
Ｅ Ｔ Ｃｈ のドレインと接地間に接続された終端
抵抗、１２は第１及び第２のＦＥＴＱ、、Ｑｌ のソー
スに接続された電流源を示す。
入力信号に基づいて、第１のＦＥＴＱ、のゲート電位が
第２のＦＥＴＱ、のゲート電位よりも高くなると、電流
は第１のＦＥＴＱＩ 側を流れ、光変調器１０には終端
抵抗Ｒ１の両端間に生じる電圧降下分に相当する駆動電
圧が発生する。一方、第１のＦＥＴＱ、 のゲート電位
よりも第２のＦＥＴＱ２のゲート電位が高くなると、電
流は第２のＦＥＴＱ２ の側を流れ、光変調器１０は接
地電位になる。このようにして、入力信号に基づいた光
変調器１０の駆動がなされる。
第２のＦＥＴＱ、のゲート電位よりも高くなると、電流
は第１のＦＥＴＱＩ 側を流れ、光変調器１０には終端
抵抗Ｒ１の両端間に生じる電圧降下分に相当する駆動電
圧が発生する。一方、第１のＦＥＴＱ、 のゲート電位
よりも第２のＦＥＴＱ２のゲート電位が高くなると、電
流は第２のＦＥＴＱ２ の側を流れ、光変調器１０は接
地電位になる。このようにして、入力信号に基づいた光
変調器１０の駆動がなされる。
発明が解決しようとする課題
入力振幅をＶｌ、出力振幅をＶｏ としたときの入力信
号波形Ａと出力波形（光変調器１０の電位の変化の波形
〉Ｂとを第９図に示す。なお、この波形図は、電流が流
れている側のＦＥＴのゲートの電位がドレインの電位に
一致するように入力レベルを設定したときのものである
（後述する他の波形図においても同様〉。ここで、電流
が流れていない側のＦＥＴに着目すると、ゲート・ドレ
イン間には（ＶＢ ＋Ｖｏ ）に相当する電圧が加わ
るから、ＦＥＴのゲート・ドレイン間逆方向耐圧をｖＧ
Ｄとすると、 Ｖｌ ＋ Ｖａ ＜ Ｖｏｏ ・”（１）が
威り立つ必要がある。従って、出力振幅Ｖ。には、 ＶＯ＜ＶＧＤ Ｖｌ ’・・（２）なる制限
が生じて、大振幅の出力を得ることができない。すなわ
ち、−殻内なＦＥＴにおけるＶＧｆｌは例えば約５ボル
トであり、また、−殻内な光変調器の駆動回路における
Ｖｌ は例えば０．８〜１゜０ボルトであるから、約４
ボルト以上の出力振幅を得ることが困難になり、必然的
に光変調器における電極装架部分の長さを長くせざるを
得なくなる。光変調器における電極の装架部分の長さが
長くなると、伝播光と駆動信号の位相整合が不十分にな
り、変調帯域特性が劣化する。なお、（２）式を満足し
ない状態でＦＥＴを使用すると、出力振幅が安定しない
ばかりでなく、最悪の場合ＦＥＴの破損に至る危険があ
る。従って、大きな出力振幅を得ることができる駆動回
路をいかにして提供するかが技術的課題になっている。
号波形Ａと出力波形（光変調器１０の電位の変化の波形
〉Ｂとを第９図に示す。なお、この波形図は、電流が流
れている側のＦＥＴのゲートの電位がドレインの電位に
一致するように入力レベルを設定したときのものである
（後述する他の波形図においても同様〉。ここで、電流
が流れていない側のＦＥＴに着目すると、ゲート・ドレ
イン間には（ＶＢ ＋Ｖｏ ）に相当する電圧が加わ
るから、ＦＥＴのゲート・ドレイン間逆方向耐圧をｖＧ
Ｄとすると、 Ｖｌ ＋ Ｖａ ＜ Ｖｏｏ ・”（１）が
威り立つ必要がある。従って、出力振幅Ｖ。には、 ＶＯ＜ＶＧＤ Ｖｌ ’・・（２）なる制限
が生じて、大振幅の出力を得ることができない。すなわ
ち、−殻内なＦＥＴにおけるＶＧｆｌは例えば約５ボル
トであり、また、−殻内な光変調器の駆動回路における
Ｖｌ は例えば０．８〜１゜０ボルトであるから、約４
ボルト以上の出力振幅を得ることが困難になり、必然的
に光変調器における電極装架部分の長さを長くせざるを
得なくなる。光変調器における電極の装架部分の長さが
長くなると、伝播光と駆動信号の位相整合が不十分にな
り、変調帯域特性が劣化する。なお、（２）式を満足し
ない状態でＦＥＴを使用すると、出力振幅が安定しない
ばかりでなく、最悪の場合ＦＥＴの破損に至る危険があ
る。従って、大きな出力振幅を得ることができる駆動回
路をいかにして提供するかが技術的課題になっている。
本発明はこのような技術的課題に鑑みて創作されたもの
で、回路を構成するＦＥＴのゲート・ドレイン間逆方向
耐圧ＶＧＤによる出力振幅の制限を緩和した光変調器の
駆動回路の提供を目的としている。
で、回路を構成するＦＥＴのゲート・ドレイン間逆方向
耐圧ＶＧＤによる出力振幅の制限を緩和した光変調器の
駆動回路の提供を目的としている。
課題を解決するための手段及び作用
第１図に発明の第１の構成を示す。この光変調器の駆動
回路は、ゲートが入力信号を受けてなる第１及び第２の
Ｆ Ｅ Ｔ Ｑ＋ 、 Ｑ２から差動回路を構成し、該
第１及び第２のＦ Ｅ Ｔ （Ｌ 、 Ｑａのドレイン
に、自身のゲートに直流電圧が与えられた第３及び第４
のＦ Ｅ Ｔ Ｑ３ 、 Ｑａ のソースをそれぞれ接
続し、該第３又は第４のＦＥＴ （図では第３のＦＥＴ
Ｑ３）のドレインに駆動すべき光変調器ＩＯを接続する
ようにしたものである。図において、Ｖｒ は第３及び
第４のＦＥＴＱ、、Ｑ、のゲートと接地間に接続された
直流電源、Ｒ１は光変調器１０乏接％ｉ間に接続された
＃端抵抗、Ｒ２は第４のＦＥＴのドレインと接地間に接
続された＃端抵抗、１２は第１及び第２のＦ Ｅ Ｔ
Ｑ＋ 、 Ｑ２のソースに接続された電流源を示す。
回路は、ゲートが入力信号を受けてなる第１及び第２の
Ｆ Ｅ Ｔ Ｑ＋ 、 Ｑ２から差動回路を構成し、該
第１及び第２のＦ Ｅ Ｔ （Ｌ 、 Ｑａのドレイン
に、自身のゲートに直流電圧が与えられた第３及び第４
のＦ Ｅ Ｔ Ｑ３ 、 Ｑａ のソースをそれぞれ接
続し、該第３又は第４のＦＥＴ （図では第３のＦＥＴ
Ｑ３）のドレインに駆動すべき光変調器ＩＯを接続する
ようにしたものである。図において、Ｖｒ は第３及び
第４のＦＥＴＱ、、Ｑ、のゲートと接地間に接続された
直流電源、Ｒ１は光変調器１０乏接％ｉ間に接続された
＃端抵抗、Ｒ２は第４のＦＥＴのドレインと接地間に接
続された＃端抵抗、１２は第１及び第２のＦ Ｅ Ｔ
Ｑ＋ 、 Ｑ２のソースに接続された電流源を示す。
第２図は発明の第１の構成における波形図である。Ｃは
入力信号波形、Ｄは第３及び第４のＦＥＴにｈ 、 Ｑ
、のゲート電位、Ｅは出力信号波形（光変調器１０の電
位の変化の波形）を示す。この場合、従来の回路と異な
り、電流が流れない側におけるＦＥＴ （第３又は第４
０ＦＥＴ）のゲート・ドレイン間に加わる電圧は入力振
幅の影響を受けないので、出力振幅Ｖｏ についての制
限は、Ｖｏ＜Ｖ、ｏ ・・・（３） となり、（２）式と比較して条件が緩和されていること
が明らかである。ここで、出力振幅の制限は第３、第４
のＦＥＴＱ３ 、Ｑａ のゲート・ドレイン間逆方向耐
圧により生じるから、第１、第２のＦＥＴＱ、、Ｑ２の
ゲート・ドレイン間逆方向耐圧により出力振幅は制限さ
れない。このように発明の第１の構成によれば、従来の
回路構成と比較して大きな出力振幅を得ることができる
ようになる。
入力信号波形、Ｄは第３及び第４のＦＥＴにｈ 、 Ｑ
、のゲート電位、Ｅは出力信号波形（光変調器１０の電
位の変化の波形）を示す。この場合、従来の回路と異な
り、電流が流れない側におけるＦＥＴ （第３又は第４
０ＦＥＴ）のゲート・ドレイン間に加わる電圧は入力振
幅の影響を受けないので、出力振幅Ｖｏ についての制
限は、Ｖｏ＜Ｖ、ｏ ・・・（３） となり、（２）式と比較して条件が緩和されていること
が明らかである。ここで、出力振幅の制限は第３、第４
のＦＥＴＱ３ 、Ｑａ のゲート・ドレイン間逆方向耐
圧により生じるから、第１、第２のＦＥＴＱ、、Ｑ２の
ゲート・ドレイン間逆方向耐圧により出力振幅は制限さ
れない。このように発明の第１の構成によれば、従来の
回路構成と比較して大きな出力振幅を得ることができる
ようになる。
発明の第２の構成を第３図に示し、その波形図を第４図
に示す。発明の第２の構成が前述した第１の構成と異な
る点は、第３及び第４のＦ Ｅ Ｔ Ｑ、。
に示す。発明の第２の構成が前述した第１の構成と異な
る点は、第３及び第４のＦ Ｅ Ｔ Ｑ、。
Ｑａ のゲートに直流電圧を与えるのではなく、核ゲー
トが入力信号と逆相の信号を受けるようにしたことであ
る。第４図の波形図において、Ｆは入力信号波形、Ｇは
第３及び第４のＦ Ｅ Ｔ Ｑｓ 、 Ｑａのゲートが
受けている入力信号と逆相の信号の波形（光変調器１０
に接続されている第３のＦＥＴＱ、のゲートの電位の変
化の波形〉、Ｈは出力信号波形（光変調器１０の電位の
変化の波形）を示す。この場合、第３及び第４のＦ Ｅ
Ｔ Ｑｓ 、 Ｑａのゲートが受ける入力信号と逆相
の信号の振幅をＶ２ とすると、 Ｖｏ−−Ｖ２＜Ｖｃｏ ・・・（４）を満足する
必要があるから、出力振幅Ｖｏ についての制限は、 ＶＯ＜ＶＧＤ＋Ｖ２ ・・・（５）となり、第１
の構成による場合よりも大きな出力振幅を得ることがで
きるようになる。即ち、出力振幅の制限は大幅に緩和さ
れ、ＦＥＴのゲート・ドレイン間逆方向耐圧を超えた出
力振幅を得ることが可能となる。
トが入力信号と逆相の信号を受けるようにしたことであ
る。第４図の波形図において、Ｆは入力信号波形、Ｇは
第３及び第４のＦ Ｅ Ｔ Ｑｓ 、 Ｑａのゲートが
受けている入力信号と逆相の信号の波形（光変調器１０
に接続されている第３のＦＥＴＱ、のゲートの電位の変
化の波形〉、Ｈは出力信号波形（光変調器１０の電位の
変化の波形）を示す。この場合、第３及び第４のＦ Ｅ
Ｔ Ｑｓ 、 Ｑａのゲートが受ける入力信号と逆相
の信号の振幅をＶ２ とすると、 Ｖｏ−−Ｖ２＜Ｖｃｏ ・・・（４）を満足する
必要があるから、出力振幅Ｖｏ についての制限は、 ＶＯ＜ＶＧＤ＋Ｖ２ ・・・（５）となり、第１
の構成による場合よりも大きな出力振幅を得ることがで
きるようになる。即ち、出力振幅の制限は大幅に緩和さ
れ、ＦＥＴのゲート・ドレイン間逆方向耐圧を超えた出
力振幅を得ることが可能となる。
なお、発明の第１及び第２の構成において、ゲートが入
力信号を受けてなる第１及び第２のＦＥＴＱ＋ 、 Ｑ
２から差動回路を構成している理由は次の通りである。
力信号を受けてなる第１及び第２のＦＥＴＱ＋ 、 Ｑ
２から差動回路を構成している理由は次の通りである。
即ち、一般に、光伝送方式の特質から光変調器の駆動回
路には高速動作性が要求され、高速動作性を実現しつつ
信頼性・量産性等を確保するためには回路の集積化が必
要であり、回路の集積化を行う場合には、回路素子（Ｆ
ＥＴ、抵抗等〉の特性の設計値からのずれの影響を排除
するために差動回路構成にするのが望ましいからである
。
路には高速動作性が要求され、高速動作性を実現しつつ
信頼性・量産性等を確保するためには回路の集積化が必
要であり、回路の集積化を行う場合には、回路素子（Ｆ
ＥＴ、抵抗等〉の特性の設計値からのずれの影響を排除
するために差動回路構成にするのが望ましいからである
。
実 施 例
以下本発明の実施例を図面に基づいて説明する。
第５１！Ｉは発明の第２の構成の実施例を示す光変調器
の駆動回路の回路図である。この駆動回路は、一対の差
動ＦＥＴ（Ｌ＋、Ｑｔｚと、負荷抵抗Ｒｏ。
の駆動回路の回路図である。この駆動回路は、一対の差
動ＦＥＴ（Ｌ＋、Ｑｔｚと、負荷抵抗Ｒｏ。
Ｒ１２と、ソースフォロワＦ Ｅ Ｔ Ｑａ３． Ｑａ
４と、しベルシフト用のダイオードＤＩｌ、 ＤＩ２と
、第１図に示した第１乃至第４のＦＥＴＱＩ 、 Ｑｌ
、 Ｑ３゜Ｑｌ と、電流源としてのＦ Ｅ Ｔ Ｑ
ｌｌ、 Ｑｌｌ、 Ｑｚｙ。
４と、しベルシフト用のダイオードＤＩｌ、 ＤＩ２と
、第１図に示した第１乃至第４のＦＥＴＱＩ 、 Ｑｌ
、 Ｑ３゜Ｑｌ と、電流源としてのＦ Ｅ Ｔ Ｑ
ｌｌ、 Ｑｌｌ、 Ｑｚｙ。
Ｑｌ６とを備えている。Ｆ Ｅ Ｔ Ｑｌ、 Ｑｌ２の
ゲートが入力信号ＤＡＴＡ及びＤＡＴＡを受けると、−
対の差動出力電圧がそれぞれ、Ｆ Ｅ Ｔ Ｑｚ、 Ｑ
ｌ２と負荷抵抗Ｒ１１，Ｒ１２が共通接続される点から
抽出され、Ｆ Ｅ Ｔ Ｑｌ３． Ｑｌ４のゲートに供
給される。
ゲートが入力信号ＤＡＴＡ及びＤＡＴＡを受けると、−
対の差動出力電圧がそれぞれ、Ｆ Ｅ Ｔ Ｑｚ、 Ｑ
ｌ２と負荷抵抗Ｒ１１，Ｒ１２が共通接続される点から
抽出され、Ｆ Ｅ Ｔ Ｑｌ３． Ｑｌ４のゲートに供
給される。
そして、Ｆ Ｅ Ｔ Ｑｌ３． Ｑｌ４の出力電圧はそ
れぞれ、一方でＦ Ｅ Ｔ Ｑｌ 、 Ｑ３ のゲート
に供給され、他方でダイオードＤＩｌｌ ＤＩ２による
レベルシフトを受けた後Ｆ Ｅ Ｔ Ｑｚ 、 Ｑｌ
のゲートに供給される。
れぞれ、一方でＦ Ｅ Ｔ Ｑｌ 、 Ｑ３ のゲート
に供給され、他方でダイオードＤＩｌｌ ＤＩ２による
レベルシフトを受けた後Ｆ Ｅ Ｔ Ｑｚ 、 Ｑｌ
のゲートに供給される。
この回路構成によれば、ＦＥＴＱ、 のゲートに供給さ
れる電圧信号と逆相の電圧信号をＦＥＴＱＩのゲートに
供給することができ、また、ＦＥＴＱ２のゲートに供給
される電圧信号と逆相の電圧信号をＦ Ｅ Ｔ Ｑｌ
のゲートに供給することができる。
れる電圧信号と逆相の電圧信号をＦＥＴＱＩのゲートに
供給することができ、また、ＦＥＴＱ２のゲートに供給
される電圧信号と逆相の電圧信号をＦ Ｅ Ｔ Ｑｌ
のゲートに供給することができる。
また、ダイオードＤＩＩ＋ ＤＩ□の要素数を変えて電
圧降下を調整することによって、容易に第４図に示した
波形レベルの調整を行うことができる。よって、この駆
動回路によれば、終端抵抗Ｒ＋、Ｒｚの両端に大振幅な
駆動電圧を発生させて光変調器の駆動を行うことができ
る。
圧降下を調整することによって、容易に第４図に示した
波形レベルの調整を行うことができる。よって、この駆
動回路によれば、終端抵抗Ｒ＋、Ｒｚの両端に大振幅な
駆動電圧を発生させて光変調器の駆動を行うことができ
る。
ところで、ソースフォロワＦ Ｅ Ｔ Ｑｌｓ、 Ｑｌ
４はそれぞれＱｚ 、 Ｑｌ及びＱｌ 、 Ｑ３ とい
う２つのＦＥＴを駆動しなければならないので、駆動回
路の高速特性が劣化することがある。そこで、高速特性
が劣化しにくい駆動回路の回路構成を第６図により説明
する。この実施例では、前実施例の駆動回路（ＦＥＴＱ
Ｉ 〜Ｑ、を除く。〉からダイオードＤ、、、 Ｄ、□
を除去した部分を２組用い（第１及び第２部分）、これ
により前実施例と同様ＦＥＴＱ、〜Ｑ４ に与える互い
に逆相の電圧信号を得るとともに、レベル差を与えるよ
うにしている。
４はそれぞれＱｚ 、 Ｑｌ及びＱｌ 、 Ｑ３ とい
う２つのＦＥＴを駆動しなければならないので、駆動回
路の高速特性が劣化することがある。そこで、高速特性
が劣化しにくい駆動回路の回路構成を第６図により説明
する。この実施例では、前実施例の駆動回路（ＦＥＴＱ
Ｉ 〜Ｑ、を除く。〉からダイオードＤ、、、 Ｄ、□
を除去した部分を２組用い（第１及び第２部分）、これ
により前実施例と同様ＦＥＴＱ、〜Ｑ４ に与える互い
に逆相の電圧信号を得るとともに、レベル差を与えるよ
うにしている。
第１部分におけるＦＥＴＱ＋＋−〜Ｑ１７１ と第２Ｂ
分におけるＦＥＴＱｚｂ〜Ｑ、、、はそれぞれ前実施例
におけるＦＥＴＱ＋＋〜Ｑｌ、に相当し、第１部分にお
ける抵抗Ｒｒｒａ ＋ Ｒ＋ａｍ と第２部分における
抵抗Ｒ＋＋ｂ ＊ Ｒ＋２ｂ はそれぞれ前実施例に
おける抵抗Ｒ，，，Ｒ，、に相当している。図において
、１４は差動回路、Ｑ、、、 Ｑｌ、はソースフォロワ
ＦＥ Ｔ 、 Ｑｚｚ 、 Ｑｚａは電流源としてのＦ
ＥＴ５Ｉ）ａｔ。
分におけるＦＥＴＱｚｂ〜Ｑ、、、はそれぞれ前実施例
におけるＦＥＴＱ＋＋〜Ｑｌ、に相当し、第１部分にお
ける抵抗Ｒｒｒａ ＋ Ｒ＋ａｍ と第２部分における
抵抗Ｒ＋＋ｂ ＊ Ｒ＋２ｂ はそれぞれ前実施例に
おける抵抗Ｒ，，，Ｒ，、に相当している。図において
、１４は差動回路、Ｑ、、、 Ｑｌ、はソースフォロワ
ＦＥ Ｔ 、 Ｑｚｚ 、 Ｑｚａは電流源としてのＦ
ＥＴ５Ｉ）ａｔ。
Ｄ２２はＦＥＴＱ＋＋−、Ｑｚｂ のゲートに供給する
電圧信号にレベル差を与えるためのダイオード、Ｄ２３
は上記レベル差に対応したレベル差を第１部分及び第２
部分間に与えるダイオードである。この駆動回路におい
ては、ソースフォロワＦ Ｅ Ｔ Ｑｚａ 。
電圧信号にレベル差を与えるためのダイオード、Ｄ２３
は上記レベル差に対応したレベル差を第１部分及び第２
部分間に与えるダイオードである。この駆動回路におい
ては、ソースフォロワＦ Ｅ Ｔ Ｑｚａ 。
Ｑ２２はやはりそれぞれ２つのＦＥＴを駆動しなければ
ならないので、この部分では信号劣化が生じることにな
るが、その後段のＦＥＴ差動対において、信号劣化が改
善されるので、高速特性が劣化するおそれはない。従っ
て、本実施例によれば、大きな出力振幅を得ることがで
き、しかも高速特性が良好な光変調器の駆動回路を提供
することが可能になる。また、この実施例によれば、第
１部分及び第２部分の回路定数を適当に設定することに
より、入力振幅Ｖ、と入力信号に対して逆相の信号の振
幅Ｖ２とを異ならせることができ、容易に最適な駆動条
件を設定することができる。
ならないので、この部分では信号劣化が生じることにな
るが、その後段のＦＥＴ差動対において、信号劣化が改
善されるので、高速特性が劣化するおそれはない。従っ
て、本実施例によれば、大きな出力振幅を得ることがで
き、しかも高速特性が良好な光変調器の駆動回路を提供
することが可能になる。また、この実施例によれば、第
１部分及び第２部分の回路定数を適当に設定することに
より、入力振幅Ｖ、と入力信号に対して逆相の信号の振
幅Ｖ２とを異ならせることができ、容易に最適な駆動条
件を設定することができる。
なお、発明の第１の構成の実施例については、入力信号
と逆相の信号を得る必要がなく、上記実施例に準じて容
易に回路を構成することができるので、その説明を省略
する。
と逆相の信号を得る必要がなく、上記実施例に準じて容
易に回路を構成することができるので、その説明を省略
する。
発明の詳細
な説明したように、発明の第１又は第２の構成によれば
、ＦＥＴのゲート・ドレイン間逆方向耐圧にかかわらず
大きな出力振幅を得ることができるようになるという効
果を奏する。従って、発明の第１又は第２の構成を備え
た光変調器の駆動回路は、ＦＥＴのゲート・ドレイン間
逆方向耐圧を高めることが一般に困難である集積回路に
適しており、即ち、特に高速特性が要求される光変調器
に適している。
、ＦＥＴのゲート・ドレイン間逆方向耐圧にかかわらず
大きな出力振幅を得ることができるようになるという効
果を奏する。従って、発明の第１又は第２の構成を備え
た光変調器の駆動回路は、ＦＥＴのゲート・ドレイン間
逆方向耐圧を高めることが一般に困難である集積回路に
適しており、即ち、特に高速特性が要求される光変調器
に適している。
第１図は発明の第１の構成の原理図、
第２図は発明の第１の構成における波形図、第３図は発
明の第２の構成の原理図、 第４図は発明の第２の構成における波形図、第５図は発
明の第２の構成の実施例を示す光変調器の駆動回路の回
路図、 第６図は発明の第２の構成の他の実施例を示す光変調器
の駆動回路の回路図、 第７図は光変調器の一例の説明図、 第８図は光変調器の従来の駆動回路の一例を示す図、 第９図は第８図に示した駆動回路の波形図である。 １０・・・光変調器、 ■２・・・電流源。
明の第２の構成の原理図、 第４図は発明の第２の構成における波形図、第５図は発
明の第２の構成の実施例を示す光変調器の駆動回路の回
路図、 第６図は発明の第２の構成の他の実施例を示す光変調器
の駆動回路の回路図、 第７図は光変調器の一例の説明図、 第８図は光変調器の従来の駆動回路の一例を示す図、 第９図は第８図に示した駆動回路の波形図である。 １０・・・光変調器、 ■２・・・電流源。
Claims (2)
- （１）ゲートが入力信号を受けてなる第１及び第２のＦ
ＥＴ（Ｑ＿１、Ｑ＿２）から差動回路を構成し、 該第１及び第２のＦＥＴ（Ｑ＿１、Ｑ＿２）のドレイン
に、自身のゲートに直流電圧が与えられた第３及び第４
のＦＥＴ（Ｑ＿３、Ｑ＿４）のソースをそれぞれ接続し
、 該第３又は第４のＦＥＴ（Ｑ＿３）のドレインに駆動す
べき光変調器（１０）を接続するようにしたことを特徴
とする光変調器の駆動回路。 - （２）ゲートが入力信号を受けてなる第１及び第２のＦ
ＥＴ（Ｑ＿１、Ｑ＿２）から差動回路を構成し、 該第１及び第２のＦＥＴ（Ｑ＿１、Ｑ＿２）のドレイン
に、自身のゲートが上記入力信号と逆相の信号を受けて
なる第３及び第４のＦＥＴ（Ｑ＿３、Ｑ＿４）のソース
をそれぞれ接続し、 該第３又は第４のＦＥＴ（Ｑ＿３）のドレインに駆動す
べき光変調器（１０）を接続するようにしたことを特徴
とする光変調器の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20956589A JP2706144B2 (ja) | 1989-08-15 | 1989-08-15 | 光変調器の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20956589A JP2706144B2 (ja) | 1989-08-15 | 1989-08-15 | 光変調器の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0373917A true JPH0373917A (ja) | 1991-03-28 |
| JP2706144B2 JP2706144B2 (ja) | 1998-01-28 |
Family
ID=16574938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20956589A Expired - Fee Related JP2706144B2 (ja) | 1989-08-15 | 1989-08-15 | 光変調器の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2706144B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681199A3 (en) * | 1994-05-05 | 1996-02-07 | At & T Corp | Push-pull driver circuit for optical modulator. |
| EP1394945A3 (en) * | 2002-08-07 | 2004-03-10 | Nippon Telegraph and Telephone Corporation | Driver circuit |
| US6741375B2 (en) | 2001-07-12 | 2004-05-25 | Nec Communication Systems, Ltd. | Optical modulator drive circuit |
| WO2009016899A1 (ja) | 2007-07-30 | 2009-02-05 | Kabushiki Kaisha Sato Chishiki Zaisan Kenkyusyo | ラベル貼付装置 |
-
1989
- 1989-08-15 JP JP20956589A patent/JP2706144B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0681199A3 (en) * | 1994-05-05 | 1996-02-07 | At & T Corp | Push-pull driver circuit for optical modulator. |
| US6741375B2 (en) | 2001-07-12 | 2004-05-25 | Nec Communication Systems, Ltd. | Optical modulator drive circuit |
| EP1394945A3 (en) * | 2002-08-07 | 2004-03-10 | Nippon Telegraph and Telephone Corporation | Driver circuit |
| US7187227B2 (en) | 2002-08-07 | 2007-03-06 | Nippon Telegraph And Telephone Corporation | Driver circuit |
| CN1311636C (zh) * | 2002-08-07 | 2007-04-18 | 日本电信电话株式会社 | 驱动电路 |
| US7511539B2 (en) | 2002-08-07 | 2009-03-31 | Nippon Telegraph And Telephone Corporation | Driver circuit |
| WO2009016899A1 (ja) | 2007-07-30 | 2009-02-05 | Kabushiki Kaisha Sato Chishiki Zaisan Kenkyusyo | ラベル貼付装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2706144B2 (ja) | 1998-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11209674B2 (en) | Optical modulator having a plurality of modulator segments | |
| US9099965B2 (en) | Integrated driver and related method | |
| US20240421772A1 (en) | Tunable driver | |
| JPH0448285B2 (ja) | ||
| US20180356654A1 (en) | Drive circuit | |
| US8269546B2 (en) | Optical modulator drive circuit | |
| US10551641B1 (en) | Method and system of a three-terminal driver for modulator devices | |
| EP3429081A1 (en) | High-speed, high-swing driver circuit suitable for use in silicon optical modulator | |
| CN107852152B (zh) | 分布式马赫-曾德尔调制器(mzm)驱动时延补偿 | |
| CN101729031A (zh) | 驱动电路及驱动ic | |
| JP2706144B2 (ja) | 光変調器の駆動回路 | |
| EP0544128B1 (de) | Schaltungsanordnung für eine Treiberschaltung | |
| JPH0269007A (ja) | 差動増幅器 | |
| US6958840B2 (en) | Driving circuit for optical modulator | |
| US10613357B2 (en) | Optical modulator drivers | |
| TW202423064A (zh) | 電子裝置 | |
| EP0371163B1 (de) | Integrierbare Schaltungsanordnung zur Verzögerung impulsförmiger Signale | |
| US20030006842A1 (en) | Split cascode driver | |
| US6922075B1 (en) | Low power driver circuitry | |
| US20260113053A1 (en) | Switching voltage-controlled current source | |
| JPH0254977A (ja) | 半導体レーザ駆動回路 | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JP2000252521A (ja) | 発光素子駆動回路 | |
| JPH03235385A (ja) | レーザダイオード駆動回路 | |
| JPH0269006A (ja) | 差動増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |