JPH03746Y2 - - Google Patents
Info
- Publication number
- JPH03746Y2 JPH03746Y2 JP1983168259U JP16825983U JPH03746Y2 JP H03746 Y2 JPH03746 Y2 JP H03746Y2 JP 1983168259 U JP1983168259 U JP 1983168259U JP 16825983 U JP16825983 U JP 16825983U JP H03746 Y2 JPH03746 Y2 JP H03746Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- power supply
- amplifier circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案は寄生トランジスタによつて差動増幅器
が誤動作するのを防止する為になされたもので、
殊に数ボルトの低電源電圧での使用に適したトラ
ンジスタ増幅回路に関する。
が誤動作するのを防止する為になされたもので、
殊に数ボルトの低電源電圧での使用に適したトラ
ンジスタ増幅回路に関する。
第１図は従来の差動増幅器を含むトランジスタ
増幅回路である。図に於て、差動増幅器Ａはトラ
ンジスタT1，T2の差動対と負荷抵抗R1，R2及び
定電流源回路I1から形成されている。その信号入
力段はトランジスタT3と定電流源回路I3から形成
され、トランジスタT3のエミツタと定電流源回
路I3との接続点P1がトランジスタT1のベースに
接続されている。トランジスタT2のベースは抵
抗R4と定電流源回路I2との接続点に接続され、抵
抗R4に流れる電流によつて基準電圧が設定され
ている。尚、１，２は電源端子、３，４は出力端
子、５は入力端子、Ｃはカツプリングコンデン
サ、R3はバイアス用抵抗である。
増幅回路である。図に於て、差動増幅器Ａはトラ
ンジスタT1，T2の差動対と負荷抵抗R1，R2及び
定電流源回路I1から形成されている。その信号入
力段はトランジスタT3と定電流源回路I3から形成
され、トランジスタT3のエミツタと定電流源回
路I3との接続点P1がトランジスタT1のベースに
接続されている。トランジスタT2のベースは抵
抗R4と定電流源回路I2との接続点に接続され、抵
抗R4に流れる電流によつて基準電圧が設定され
ている。尚、１，２は電源端子、３，４は出力端
子、５は入力端子、Ｃはカツプリングコンデン
サ、R3はバイアス用抵抗である。
斯る差動増幅器の特長はトランジスタ差動対の
夫々のトランジスタT1，T2のベースと共通接続
されたエミツタに夫々定電流源回路I1，I2，I3が
接続されている点にある。
夫々のトランジスタT1，T2のベースと共通接続
されたエミツタに夫々定電流源回路I1，I2，I3が
接続されている点にある。
斯種の従来のトランジスタ増幅回路では、電源
投入時や減電時に入力端子５に大入力が印加され
ると、トランジスタT1のコレクタ電圧（P2点）
の電圧がトランジスタT1のベース電圧（P1点）
より低くなる場合がある。斯る状態のとき寄生ト
ランジスタT4が発生して動作状態となり差動増
幅器Ａの動作が不能状態となる可能性がある。
投入時や減電時に入力端子５に大入力が印加され
ると、トランジスタT1のコレクタ電圧（P2点）
の電圧がトランジスタT1のベース電圧（P1点）
より低くなる場合がある。斯る状態のとき寄生ト
ランジスタT4が発生して動作状態となり差動増
幅器Ａの動作が不能状態となる可能性がある。
第３図によつて寄生トランジスタT4に就いて
説明する。図はトランジスタT1近傍の半導体装
置の断面図であり、寄生トランジスタT4はトラ
ンジスタT1のベース拡散領域２１とコレクタ領
域２２及び分離拡散領域２３の領域に形成され
る。即ち、寄生トランジスタT4のエミツタが領
域２１であつて、領域２２がベース、領域２３が
コレクタとして働く。無論、トランジスタT2に
於ても同様な寄生トランジスタが発生し得る。
説明する。図はトランジスタT1近傍の半導体装
置の断面図であり、寄生トランジスタT4はトラ
ンジスタT1のベース拡散領域２１とコレクタ領
域２２及び分離拡散領域２３の領域に形成され
る。即ち、寄生トランジスタT4のエミツタが領
域２１であつて、領域２２がベース、領域２３が
コレクタとして働く。無論、トランジスタT2に
於ても同様な寄生トランジスタが発生し得る。
本考案は、上述の如き課題を解消する為になさ
れたもので、その主な目的は、差動対トランジス
タに寄生トランジスタが発生し、動作不能状態に
陥るのを防止することを目的とする。
れたもので、その主な目的は、差動対トランジス
タに寄生トランジスタが発生し、動作不能状態に
陥るのを防止することを目的とする。
以下、本考案のトランジスタ増幅回路に就いて
図面に基き説明する。第２図は本考案に係るトラ
ンジスタ増幅回路の一実施例を示す回路図であ
り、第４図は説明の為の図である。
図面に基き説明する。第２図は本考案に係るトラ
ンジスタ増幅回路の一実施例を示す回路図であ
り、第４図は説明の為の図である。
第２図の実施例は第１図の従来例と負荷抵抗
R1，R2の夫々の端子間にクランプ回路D1，D2が
付加されている点と抵抗R4の代わりにダイオー
ドD3が付加される点が異なるが他は第１図と同
一であるので、その回路の構成の説明は省略す
る。
R1，R2の夫々の端子間にクランプ回路D1，D2が
付加されている点と抵抗R4の代わりにダイオー
ドD3が付加される点が異なるが他は第１図と同
一であるので、その回路の構成の説明は省略す
る。
図に於て、クランプ回路D1，D2は二つの直列
に接続されたダイオードによつて形成される。ト
ランジスタT1のコレクタであるP2点の電位は電
源電圧Vccからクランプ回路D1の約1.4ボルトの
電圧を引いた値（Vcc−1.4）ボルトの電圧に保
持され、P2点の電位がトランジスタT1のベース
であるP1点の電位より低下しないようにP2点の
電位をクランプしている。P1点の電位は、（Vcc
−1.4）ボルト以上に設定されている。勿論、ク
ランプ回路D1，D2による電圧降下は電源電圧
VccやP1点の電位によつて任意に設定される。無
論、第４図に示すように、出力端子３からの出力
は、その出力がクランプ回路D1によつてクリツ
ピングされないように設定する必要がある。V1
は無信号時の直流レベルであり、無信号時に抵抗
R1に流れる電流Ｉによる電圧降下と基準電圧源
Vccにより定まる。
に接続されたダイオードによつて形成される。ト
ランジスタT1のコレクタであるP2点の電位は電
源電圧Vccからクランプ回路D1の約1.4ボルトの
電圧を引いた値（Vcc−1.4）ボルトの電圧に保
持され、P2点の電位がトランジスタT1のベース
であるP1点の電位より低下しないようにP2点の
電位をクランプしている。P1点の電位は、（Vcc
−1.4）ボルト以上に設定されている。勿論、ク
ランプ回路D1，D2による電圧降下は電源電圧
VccやP1点の電位によつて任意に設定される。無
論、第４図に示すように、出力端子３からの出力
は、その出力がクランプ回路D1によつてクリツ
ピングされないように設定する必要がある。V1
は無信号時の直流レベルであり、無信号時に抵抗
R1に流れる電流Ｉによる電圧降下と基準電圧源
Vccにより定まる。
従つて、トランジスタT1に寄生する寄生トラ
ンジスタはP2点の電位がクランプ回路D1によつ
て電源電圧Vccから約1.4ボルト電圧降下した電
位に保持されるので、それ以下に電位が低下する
ことがなくなる。即ち、寄生トランジスタT4の
ベース電圧がそのエミツタ電圧より低くなること
がなく、寄生トランジスタT4が動作することが
ないので電源投入時や減電時に大入力が入力端子
５から印加されたとしても異常動作をすることが
無い。且つ信頼性の高いトランジスタ増幅回路を
提供できる。無論、本考案のトランジスタ増幅回
路は入力信号が定電流源回路I3に乗つて差動増幅
器Ａに入力される為に２乃至３ボルトの低い電源
電圧で使用するトランジスタ増幅回路に特に有効
である。
ンジスタはP2点の電位がクランプ回路D1によつ
て電源電圧Vccから約1.4ボルト電圧降下した電
位に保持されるので、それ以下に電位が低下する
ことがなくなる。即ち、寄生トランジスタT4の
ベース電圧がそのエミツタ電圧より低くなること
がなく、寄生トランジスタT4が動作することが
ないので電源投入時や減電時に大入力が入力端子
５から印加されたとしても異常動作をすることが
無い。且つ信頼性の高いトランジスタ増幅回路を
提供できる。無論、本考案のトランジスタ増幅回
路は入力信号が定電流源回路I3に乗つて差動増幅
器Ａに入力される為に２乃至３ボルトの低い電源
電圧で使用するトランジスタ増幅回路に特に有効
である。
更にまた、クランプ回路D1，D2をダイオード
で構成した場合には、そのストレー容量によつて
目的の周波数に混入する不要の高周波成分を除去
することが可能であり、斯る特性を生かし、本考
案のトランジスタ増幅回路は高周波段の混合回路
等に適する副次的な効果をも奏する極めて効果的
なものである。
で構成した場合には、そのストレー容量によつて
目的の周波数に混入する不要の高周波成分を除去
することが可能であり、斯る特性を生かし、本考
案のトランジスタ増幅回路は高周波段の混合回路
等に適する副次的な効果をも奏する極めて効果的
なものである。
第１図は従来のトランジスタ増幅回路の回路
図、第２図は本考案のトランジスタ増幅回路の一
実施例を示す回路図、第３図は寄生トランジスタ
を示す為の半導体装置の断面図、第４図は本考案
のトランジスタ増幅回路の説明の為の図である。 Ａ……差動増幅器、T4……寄生トランジスタ、
D1，D2……クランプ回路。
図、第２図は本考案のトランジスタ増幅回路の一
実施例を示す回路図、第３図は寄生トランジスタ
を示す為の半導体装置の断面図、第４図は本考案
のトランジスタ増幅回路の説明の為の図である。 Ａ……差動増幅器、T4……寄生トランジスタ、
D1，D2……クランプ回路。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 夫々分離拡散領域内に形成された第１と第２
のトランジスタからなる差動対、該第１のトラ
ンジスタのコレクタと第１の電源端子間に接続
された第１の負荷抵抗、該第２のトランジスタ
のコレクタと該第１の電源端子間に接続された
第２の負荷抵抗、該差動対と第２の電源端子間
に接続された電流源源回路が半導体集積化さ
れ、該第１と該第２のトランジスタのコレクタ
から出力を得るようになされた差動増幅器を含
むトランジスタ増幅回路に於いて、該第１と該
第２の負荷抵抗の夫々の端子間にダイオードが
順方向に接続されてなるクランプ回路が接続さ
れて半導体集積化されたことを特徴とするトラ
ンジスタ増幅回路。 (2) クランプ回路が直列接続された複数のダイオ
ードによつて形成された実用新案登録請求の範
囲第１項記載のトランジスタ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16825983U JPS6077118U (ja) | 1983-10-28 | 1983-10-28 | トランジスタ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16825983U JPS6077118U (ja) | 1983-10-28 | 1983-10-28 | トランジスタ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6077118U JPS6077118U (ja) | 1985-05-29 |
| JPH03746Y2 true JPH03746Y2 (ja) | 1991-01-11 |
Family
ID=30367893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16825983U Granted JPS6077118U (ja) | 1983-10-28 | 1983-10-28 | トランジスタ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6077118U (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50143443A (ja) * | 1974-04-19 | 1975-11-18 | ||
| JPS5316580A (en) * | 1976-07-29 | 1978-02-15 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPS5527764A (en) * | 1978-08-21 | 1980-02-28 | Hitachi Ltd | Logic circuit |
-
1983
- 1983-10-28 JP JP16825983U patent/JPS6077118U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6077118U (ja) | 1985-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6245724B2 (ja) | ||
| US4833424A (en) | Linear amplifier with transient current boost | |
| US4587491A (en) | IC class AB amplifier output stage | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| CA2371066A1 (en) | Overvoltage protection | |
| US4017749A (en) | Transistor circuit including source voltage ripple removal | |
| JPH03746Y2 (ja) | ||
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| JP2560010B2 (ja) | 積層ｐｎｐトランジスタ−の反飽和回路 | |
| JPH0362042B2 (ja) | ||
| JP2776318B2 (ja) | 演算増幅回路 | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| US5666076A (en) | Negative input voltage comparator | |
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH06260854A (ja) | 増幅器 | |
| JPS58198907A (ja) | ミユ−テイング増幅器の誤動作防止回路 | |
| JPS6214725Y2 (ja) | ||
| JPS6218979Y2 (ja) | ||
| JP3469639B2 (ja) | 増幅回路 | |
| JP2600648B2 (ja) | 差動増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JPH0219648B2 (ja) | ||
| JPH0629756A (ja) | 増幅回路 | |
| JPS61150229A (ja) | 集積回路 |