JPH0374869A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は互いに整合を必要とする抵抗素子を有する半導
体装置の製造方法に関するものである。

従来の技術 半導体装置を作る上で、特に、互いに整合のとれた抵抗
素子、例えば寸法、形状を等しくすることにより抵抗′
値が一致した抵抗領域を複数個並べて作る場合、その抵
抗領域は互いにできる限り近接させて形成し、さらに上
記抵抗素子の両端に回路上関係のない浮遊領域を上記抵
抗素子と平行で、しかも、各抵抗素子間の距離と等間隔
に設ける方が有利である。

しかし、相対精度をより向上させるには、この配慮だけ
では不十分である。

例えば、互いに相対精度を要する抵抗が並設された場合
を第３図に例示する。

第３図は、従来の相対精度を要する場合のマスク配置で
あり、同形、同寸法を持つ２つの抵抗素子Ｒ１，Ｒ２が
半導体基板内に平行に並べられて形成されている。抵抗
素子Ｒ１，Ｒ２の各一端部はアルミニウム配線１にコン
タクト部２，３をそれぞれ介して接続され、他端部は配
線４，５にコンタクト部６，７を介して接続される。ま
た、アルミニウム配線８が図に示すように抵抗素子Ｒ１
の上部を横断している。抵抗素子Ｒ１，Ｒ２は同形、同
寸法であり、これらの抵抗形成領域の不純物濃度を同一
不純物濃度とするならば、各抵抗値は等しい値Ｒとなる
。しかしながら、第２図に示す様に、ある電位を持つア
ルミニウム配線８の下部の抵抗領域９には、空乏層１０
が生じてしまう。このため、第３図に示した従来例の場
合、抵抗素子Ｒ１の抵抗値が、抵抗素子Ｒ２の抵抗値Ｒ
より、大きくなり、相対精度が低下する。上記空乏層の
深さｄｘを求めると次式の様になる。

Ｘ３区 ｄ　ｘ　＝　　５　ｔ　ｏ　ｘ 長さをｅｏ、抵抗素子の上部を横断するアルミニウム配
線の幅をＷｌ、抵抗領域のＰ型拡散層の深さを、ｄｏア
ルミニウム配線と交差した抵抗領域内にできる空乏層の
深さをｄ＋　　、更に、抵抗領域であるＰ型拡散層の不
純物濃度は深さ方向に漸次変化するので、その平均抵抗
率をρヨとおくと、第２図に示す抵抗素子の抵抗値Ｒｏ
は、次式で示される。

・・・・・・Ｇ） 但し、ＶＧは空乏層にかかる電圧と、酸化膜にかかる電
圧を加えた電圧である。

ＸＳｉ：シリコンの比誘電率 ＸＳｉＯ２：酸化膜の比誘電率 ε。：真空の誘電率 ｊ（Ｈ：　Ｓ　ｉ　０２膜厚 ｑ：電子の電荷量 Ｎ＾：Ｐ型不純物濃度 さて、第２図において、抵抗素子の幅をＷＱ・・・・・
・（２） 発明が解決しようとする課題 以上のように、整合を必要とする抵抗素子を形成する際
、従来のようなパターン設計では上述した欠点が生じ、
希望する相対精度が得られなかった。

本発明の目的は整合のとれた抵抗素子を形成することが
できる製造方法を提供することにある。

課題を解決するための手段 本発明の製造方法は、互いに整合されるべき抵抗素子を
形成するにあたり、一部の抵抗素子の上部にのみ、ある
電位を持つアルミニウム配線が横断する場合に、残りの
抵抗素子上部にも上記アルミニウム配線と同一電位であ
り、同形、同寸法であるアルミニウム配線を意図的に形
成することを特徴とする。

作用 本発明の製造方法によれば、互いに整合を要する抵抗素
子の全ての上部をアルミニウム配線が横断するところと
なり、これによって生じる空乏層の影響は全て同一とな
る。

実施例 第１図は、本発明の製造方法を説明するための図であり
、第３図で示した従来例同様に、整合を要する抵抗が並
設された場合を例示している。なお、図中抵抗素子Ｒ１
Ｒ２および、番号１〜８を付した要素は第３図の構成要
素と同じである。

ところで、図示するところから明らかなように、本発明
の製造方法により形成された半導体装置では、抵抗素子
Ｒ１の上部を横断するアルミニウム配線８を意図的に延
長させ、延長部１１が抵抗素子Ｒ２を横断する関係を成
立させている。そして抵抗素子Ｒ１，Ｒ２とアルミニウ
ム配線との交差部分１２と１３は同一形状で、しかも、
同一寸法となるように選定されている。かかる形状を得
るには、アルミニウム配線層をパターニングする際のマ
スクを変更すればよく、他の工程の変更は不要である。

上記の形状として形成された、互いに整合を要する抵抗
素子Ｒ１とＲ２では、実動作時にアルミニウム配線と交
差する部分に同一の空乏層が生じ、空乏層によって生じ
る抵抗値の変化が同一となるため、各抵抗値の相対ばら
つきには、アルミニウム配線は影響を及ぼさなくなる。

なお、上記の説明では整合を要する二つの抵抗素子を例
示したが、互いに整合を要する抵抗素子の数が３以上の
場合にも本発明は適用できる。また、意図的に抵抗素子
を横断するアルミニウム配線は同形、同寸法で、しかも
同電位であれば、任意のアルミニウム配線を使用するこ
ともできる。

発明の効果 以上のように本発明の製造方法では、互いに整合を要す
る複数の抵抗素子のすべてに対して、−部の抵抗素子の
上部を横断するアルミニウム配線と同形、同寸法で、し
かも同電位のアルミニウム配線による横断関係を成立さ
せるため、相対ばらつきを低減させることができ、互い
に整合を要する複数個の抵抗を含む半導体集積回路の特
性を著しく向上させる効果が奏される。

【図面の簡単な説明】

第１図は本発明の製造方法で形成される半導体装置の要
部平面図、第２図は抵抗素子上部をアルミニウム配線が
横断した場合に生じる空乏層の状態を示す図、第３図は
従来例を示す平面図である。 Ｒ１，Ｒ２・・・・・・半導体素子としての抵抗素子、
１．８・・・・・・アルミニウム配線、２，３，６．７
・・・・・・コンタクト部、４，５・・・・・・配線、
９・・・・・・抵抗領域、１０・・・・・・空乏層、１
１・・・・・・アルミニウム配線の延長部、１２．１３
・・・・・・交差部。

Claims (1)

【特許請求の範囲】
1. 単一の半導体基板内に互いに整合を要する複数の抵抗素
   子を作り込むにあたり、上記半導体基板内に形成する一
   つの抵抗素子の上部を横断するアルミニウム配線もしく
   はこれと同等のアルミニウム配線を上記半導体基板内に
   形成され上記の抵抗素子と互いに整合を必要とする他の
   抵抗素子の上部にも横断させて形成することを特徴とす
   る半導体装置の製造方法。