JPH01260849A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に使用されている多結晶シリコ
ン膜の抵抗の製造方法に関する。

〔発明の概要〕

この発明は、１つの配線の中にポリサイド膜と多結晶シ
リコン膜を形成する方法に関するもので、ＩＮ目（下層
の）　Ｐｏ１ｙＳｉ膜を形成後、高抵抗部を形成する領
域に絶縁膜を形成し、高濃度のＰｏ１ｙＳｉ膜を形成後
、絶縁膜を除去しシリサイド膜を積層する０次に配線形
成のフォトリソを行い配線を形成する。その後高抵抗部
の領域に積層しているシリサイド膜を選択的に除去する
。

〔従来の技術〕

半導体装置の抵抗体として多結晶シリコン膜（Ｐｏ１ｙ
Ｓｉ膜）を使用する事が一般に行われている。

一方、近年半導体装置の高速化、高集積化に従いＰｏ１
ｙＳｉ膜にかわり、Ｐｏ１ｙＳｉ膜とシリサイド膜との
二層構造を持つポリサイド（Ｐｏｌｙｃｉｄａ）膜が使
用されるようになってきた。配線として使用されるＰｏ
１ｙＳｉ膜の抵抗は最低でもｌＸｌ０−”０口であり、
一方ポリサイド膜はそれよりも低くなり、ｌ　Ｘ　１０
−’Ω１の抵抗を有する。しかし、抵抗体として用いる
には上記の抵抗よりも高い値が必要である。例えばＳＲ
ＡＭに用いられる抵抗は１メガ（財）Ω〜１ギガ（０Ω
の抵抗が必要である。他のデバイスでもｌＸＸｌ０−’
Ω１以上の抵抗が必要な場合が多い。

特に高い抵抗が必要になる時、ポリサイド膜をその抵抗
体として用いる時には幅Ｗが小さく長さＤが長い抵抗と
なる。たとえば１０にΩの抵抗を１×１０−４Ω１のポ
リサイド膜で作るとすれば、Ｗ＝４ｇ、厚みＬ　＝　０
．Ｈ／ｌとしてＬ　＝４０００ＪＩＩｍ　（４ｍｍ）と
なり非常に長い配線となり、抵抗体のしめる面積が大き
くなりチップ面積の増大となる。Ｐｏ１ｙＳｉ膜の場合
はそのドーピング量により抵抗率が変化するので、１つ
の配線の中に高抵抗部と低抵抗部を形成できる。従って
Ｐｏ１ｙＳｉの抵抗体を用いる時１つのＰｏ１ｙＳｉｌ
ｌですむ事が多く抵抗体以外の所も配線やゲート電極に
使用できた０以上の様子を第３図に示す、第３図に示す
様に高抵抗部と低抵抗部が同一のＰｏ１ｙＳｉ膜で形成
されており、高抵抗部と低抵抗部の接続も全く問題がな
い。しかし、ポリサイド膜を使用する時、ポリサイド膜
の抵抗率を任意に制御する事はできず、１つの配線の中
に低抵抗部と高抵抗部を一緒に作ることができない。

そこで例えば、第４図に示す様に配線を２層にして行う
方法が取られている。すなわち低い抵抗が必要な配線を
ポリサイド配線３４として、高い抵抗が必要な配線を多
結晶シリコン膜３６としている。

〔発明が解決しようとする課題〕

抵抗体を有する半導体装置では、ポリサイド配線と多結
晶シリコン膜抵抗体との二層配線となるので、工程数が
多くフォトリソグラフィの数が多くなりコストアップと
なる。Ｐｏ１ｙＳｉだけだったらＩＪｉですむ所をポリ
サイド膜を使用する時は、わざわざ２層にせざるを得な
い場合もあり、工程数がかなり増えると同時にマスク合
わせも必要になり微細なパターンを形成しにく（なる。

又Ｐｏ１ｙＳｉ膜とポリサイド膜のコンタクトをしっか
り取る必要があり、コンタクト形成に配慮が必要となる
。

さらに二層配線となるために、半導体装置の凹凸度が増
加し、その後の配線の断線や短絡を防止する方法として
特別な平坦化方法が必要となる。

〔課題を解決するための手段〕

上記課題を解決するためにこの発明は、ポリサイド形成
時に、１層目のＰｏ１ｙＳｉを形成後、高抵抗部を形成
する領域にシリコン酸化膜やシリコン窒化膜などの絶縁
膜を形成し、絶縁膜で被われていない部分のＰｏ１ｙＳ
ｉ膜中に不純物のドーピングを行う、その後絶縁膜を除
去して配線形成のフォトリソを行い配線を形成する。次
に高抵抗部のＰｏ１ｙＳｉ膜の上にあるシリサイド膜を
選択的に除去する。

〔作用〕

配線層であるポリサイド膜で高い抵抗体であるＰｏ１ｙ
Ｓｉ膜が１つの層で形成されるので工程増も少なく、か
つ連続した１つの配線として使えるのでコンタクトに関
する問題がなくなり、良好な特性をもつ抵抗体を有する
半導体装置が形成できる。

〔実施例〕

本発明の実施例を第１図（δ）〜（１１に基づいて説明
する。第１図（８）に示す様に半導体基板１の上に絶縁
膜２を形成し、その上に多結晶シリコン膜３を積層する
。本発明の構成要素は多結晶シリコン膜３からであり、
それまでの構造は種々のものが考えられる。例えば、ト
ランジスタを形成した後に本発明を行っても良い、第１
図ｆａｔに示す多結晶シリコン膜（Ｐｏ１ｙＳｉ膜）３
は一般には不純物をドーピングしないノンドープのＰｏ
１ｙＳｉ膜であるが、高抵抗体を作成できる程度の不純
物を含むＰｏ１ｙＳ＋膜であっても良い。

次に第１図（ｂｌに示す様に、高抵抗部のＰｏ１ｙＳｉ
を形成するための不純物のドーピングを行う。この不純
物として、リン（Ｐ）、あるいはヒ素（Ａｓ）、ボロン
（Ｂ）などが一般に用いられているが、他の元素または
不純物であっても良い。また不純物をドーピングしな（
でも高抵抗部が作成できるのであればこの不純物のドー
ピングは不要である。

さらに、この不純物のドーピングはウェハ全面に打ち込
んで問題ないが、高抵抗部の領域のみにドーピングして
も良い。このドーピングの方法として、イオン注入法と
拡散法がある。

次に、第１図ｔｅｌに示す様に絶縁膜４を形成する。

この絶縁膜４はシリコン酸化膜（ＳｉＯ□膜）やシリコ
ン窒化膜（Ｓｉｎ膜）やシリコン酸窒化膜（ＳｉＯＮＭ
）等が上げられる。この絶縁膜４は後の不純物ドーピン
グのストッパー（マスク）の役目を果たす。

次に第１図ｆｄ＋に示す様に高抵抗部となる領域のみ絶
縁膜４を残し、他の領域の絶縁ＷＪ、４を除去しＰｏ１
ｙＳｉ膜３を露出させる。

次に第１図ｔｅｌに示す様に低抵抗部のＰｏ１ｙＳｉを
形成する為に高濃度の不純物のドーピングを行う。

この不純物のドーピングの方法としてイオン注入法と拡
散法がある。不純物元素としてリン（Ｐ）、ヒ素（Ａｓ
）、アンチモン（ｓｂ）　、ボロン（Ｂ）などが上げら
れる。ポリサイド膜の場合電流を流すのに寄与している
のは大部分がシリサイド膜であるので、この高濃度の不
純物のドーピングの工程の不純物の量はＰｏ１ｙＳｉ膜
単独で配線を形成する時よりも少なくても良い、このポ
リサイド膜をゲート電極としても使用する場合、この第
１図（８１の工程における不純物の量の最小限界はトラ
ンジスタの特性が安定して形成される所で決定される。

又、このポリサイド膜を配線層として用いる場合は、Ｐ
ｏ１ｙＳｉ膜の不純物の濃度を特に上げる必要はなく第
１図（ｂｌの工程で行った高抵抗用の不純物のドーピン
グのレベルでも問題ないため、高濃度の不純物のドーピ
ングの工程をなくす事も可能である。いずれにしても不
純物のドーピングは用いるデバイスによって決められる
。ポリサイド膜をゲート電極として使用する場合も、ト
ランジスタの特性が安定して形成される最小限のドーピ
ング量で高抵抗部のＰｏ１ｙＳｉ膜を形成できるならば
、この第１図（ｅｌの工程を省く事ができる。

ところで第１図（ｅｌの不純物のドーピングの方法とし
てイオン注入法を用いる場合、第１図＋ｄｌに用いる絶
縁膜はレジストでも良い。このレジストはドーピングを
行った後、第１図（ｆｌに示す様に除去される。

次に第１図ｆｆｌに示す様に、絶縁膜４を除去する。

この除去はウェットエツチングでもドライエツチングで
も良い。

次に第１図（ｇｌに示す様に、シリサイド膜５を形成す
る。このシリサイド膜５としてタングステンシリサイド
（ＷＳｉｘ）膜、チタンシリサイド（ＴｉＳｉｘ）膜、
モリブデンシリサイド（ＭｏＳｉｘ）　１１！、白金シ
リサイド（ＰｔＳｉＸ）膜等が上げられる。シリサイド
膜の形成方法として、化学気相成長（ＣＶＤ）法、物理
気相成長（ＰＶＤ）法がある。

次に第１図（ｈｌに示す様に配線パターンを形成する。

この時高抵抗のＰｏ１ｙＳｉ膜のある所と低抵抗のＰｏ
１ｙＳｉ膜のある所を同時に配線および電極として形成
する。高抵抗のＰｏ１ｙＳｉ膜と低抵抗のＰｏ１ｙＳｉ
膜の膜質は少し異なっているが、ドライエツチング方法
を用いる事により高精度のエツチングができる。

次に第１図（１１に示す様に高抵抗配線となる配線の？
■域のみ、シリサイド膜を選択エツチングする。

このエツチング方法としてドライエツチングとウェット
エツチングがある。このエツチングの重要な点はシリサ
イド膜とＰｏ１ｙＳｉ膜とのエツチング速度の選択比を
少なくとも５以上取る必要がある。

すなわちシリサイドのエツチング速度がＰｏ１ｙＳｉ膜
のエツチング速度より速くなるようにエツチング条件を
決定する。タングステンシリサイド膜の場合は、フン化
アンモニウム（Ｎ１１４Ｆ）と過酸化水素水（Ｈ２０□
）の混合液を用いる事により、上記の条件を満足する事
ができ、しかも下地の絶縁膜２のエツチング速度も小さ
いので高精度の高抵抗のＰｏ１ｙＳｉ膜を形成できる。

ドライエツチングの場合もガスの種類と混合ガスの割合
を適当に選ぶ事により上記の条件を満足する事ができる
。もちろん上記の選択比は高ければ高いほど、また下地
の絶縁膜２のエツチング速度が小さいほど良好な高抵抗
のＰｏ１ｙＳｉ膜が形成できる。

以上の様にして１つの配線内に高抵抗Ｐｏ１ｙＳｉ配線
とポリサイド配線を形成する事ができる。本発明の特徴
は高抵抗部のＰｏ１ｙＳｉ膜と、低抵抗部のＰｏ１ｙＳ
ｉ膜とをポリサイド構造として同時にエツチングするの
で極めて高精度の配線を形成できる。

次に第２図ｔａｌ〜ｔｃ＋に基づいて平面的な関係につ
いて述べる。第２図ｆａ）は第１図（ｄ＋で述べた絶縁
膜４の領域１１を示す。第２図（ｂｌは第１図（ｈ）に
対応し配線パターンを示す。第２図（Ｃ１は第１図（１
１に対応し高抵抗部のシリサイド膜は除去されＰｏ１ｙ
Ｓｉ膜が露出している。高抵抗Ｐｏ１ｙＳｉ膜の端を決
めるものは、第１図０）で行なうシリサイドの端が高抵
抗Ｐｏ１ｙＳｉ　３の内部に入っていれば、第１図＋１
１のシリサイドのエツチングで決まり、第１図（１）で
行うシリサイドの端が高抵抗Ｐｏ１ｙＳｉ　３の外部に
あれば高抵抗Ｐｏ１ｙＳｉの端で決定される。いずれに
しても高抵抗Ｐｏ１ｙＳｉ膜の端は極めて高精度に決定
される。

ところで第１図（１）のシリサイド膜を除去する工程は
第１図ｆｇｌの後に行っても良い。すなわち、シリサイ
ド膜を全面に積層した後に高抵抗のＰｏ１ｙＳｉ抵抗体
となる部分のシリサイド膜を除去する。

その後配線のパターニングを行う。この場合、１’ｏｌ
ｙｓｉ配線の形成においてＰｏ１ｙＳｉ／ＷＳｉｘの構
造とＰｏ１ｙＳ＋単独構造とをエツチングする事になる
。

第１図（１）の後の工程は、ポリサイド改質と高抵抗ポ
リシリコン膜の膜質安定化用の熱処理を行う。

また層間絶縁膜やアルミニウム配線等の形成を行い、半
導体デバイスを完成させる事になる。

〔発明の効果〕

この発明は以上説明した様に、ポリサイド配線と高抵抗
Ｐｏ１ｙＳｉ配線が１つの連続した配線となるので、従
来の２ｊｉ！ｔ！線構造をとらなくても１層構造で高抵
抗Ｐｏ１ｙＳｉ配線とポリサイド配線が形成できる。ま
た微細な配線パターンも形成できるので精度の高いＰｏ
１ｙＳｉ抵抗体が形成される。

【図面の簡単な説明】

第１図［ａｌ〜＋１１はこの発明の半導体装置の製造方
法の工程順を示す断面図、第２図ｆａｔ〜（Ｃ）はこの
発明の半導体装置の製造方法の工程順を示す平面図、第
３図は従来の高抵抗部と低抵抗部配線を有するＰｏ１ｙ
Ｓｉ配線を示す断面図、第４図は従来のポリサイド層と
高抵抗のＰｏ１ｙＳｉ抵抗体の２層配線からなる半導体
装置の断面図である。 １　、２１．３１・・・半導体基板 ２．２２．３２・・・絶縁膜 ３・・・・・・・Ｐｏ１ｙＳｉ膜 ４・・・・・・・絶縁膜（不純物ドーピングのストッパ
ー用） ５・　・　・　・　・　・　・シリサイド膜３′　・・
・・・・高濃度にドーピングされたＰｏ１ｙＳｉ膜 以上 出願人　セイコー電子工業株式会社 ｉＰ導体長ｆａｎ製工方ジ去べＬ怪ｎ舶許面図第１図 （ａ） （ｂ） 半導体長ＩＪ製膓一方法のエヤ１摸平面百口第２図 ′ｉ足、来、のＰｏ１ｙＳｉ自乙木１を零Ｔ歪生面図第
３図 イ芝采の半導１１１−ぞ餐ｔの釘面図 第４図

Claims (1)

【特許請求の範囲】
1. 　多結晶シリコン膜の抵抗体を有する半導体装置におい
   て、多結晶シリコン膜を形成する工程と、前記多結晶シ
   リコン膜に不純物をドーピングして高抵抗の多結晶シリ
   コン膜を形成する工程と、将来高抵抗配線となる多結晶
   シリコン膜の領域を絶縁膜で被う工程と、前記絶縁膜で
   被われた領域以外の多結晶シリコン膜にさらに不純物を
   ドーピングして低い抵抗の多結晶シリコン膜を形成する
   工程と、前記絶縁膜を除去する工程と、シリサイド膜を
   形成する工程と、配線パターンを形成する工程と、高抵
   抗配線となる多結晶シリコン膜の配線の上のシリサイド
   膜を選択的に除去する工程とを含む事を特徴とする半導
   体装置の製造方法。