JPH0375271U - - Google Patents

Description

【図面の簡単な説明】

第１図ないし第３図は本考案の構成を示す図で
あつて、第１図は本考案の構成を示すブロツク図
、第２図Ａは電磁ソレノイド駆動回路図、第２図
Ｂはその駆動電流波形のタイミング説明図、第３
図は電源としての乾電池の電圧を検出する低電圧
検出回路図、第４図ないし第７図は本考案実施例
に係わる図であつて、第４図Ａは本実施例として
の金庫の正面図、第４図Ｂはその側面図、第５図
は本実施例の構成ブロツク図、第６図Ａはロータ
リーエンコーダのダイヤルを時計方向に回転した
ときにおける２つのパルス列信号の位相の関係を
示す電圧波形図、第６図Ｂは反時計方向に回転し
たときにおける２つのパルス列信号の電圧波形図
、第７図はマイクロコンピユータの暗証番号によ
る解錠フローチヤートである。 １……金庫扉、２……ロータリーエンコーダ、
３……第１の記憶手段としてのＲＡＭ、５……第
２の記憶手段としてのＲＡＭ、６……第３の記憶
手段としてのＲＯＭ、７……入力データ照合回路
、８……電磁ソレノイド駆動回路、９……乾電池
、１０，１２……半導体スイツチ、１１……高抵
抗素子、１３……電磁ソレノイド、１５……表示
基板、１６……ダイヤル数字表示器、１７……確
認スイツチ、１８……隠し番号呼出しスイツチ、
１９……解錠中表示灯、２０……設定中表示灯、
２１……カンヌキ、２２……ＣＰＵ基板、２４…
…マイクロコンピユータ、２５……リセツト回路
、２６……初期番号設定スイツチ、２７……呼出
しスイツチ、３０……表示駆動回路、３３……ブ
ザー、３５……低電圧検出回路、４０……リセツ
ト回路、４１……回転方向検出回路、４２……加
減算計数回路、４３……基準電圧源、４４……電
圧比較回路、４５……点滅回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 金庫扉１の表面に突設した一端がダイヤル
   として回動されて任意桁数の暗証番号の作成用と
   して９０度位相差を有するＡ相パルス列信号とＢ
   相パルス列信号とを送出するロータリエンコーダ
   ２と、 上記Ａ相パルス列信号とＢ相パルス列信号とが
   入力され、上記エンコーダ２の回転が時計方向か
   、反時計方向かを判断する回転方向検出回路４１
   の出力信号に制御され、上記ロータリーエンコー
   ダ２から印加されるＡ相出力信号が上記回転方向
   検出回路４１の時計方向回転との判断により加算
   し、反時計方向回転との判断により減算すると共
   に加算時に数値「９９」の次の数値を「００」と
   計数させ上記ロータリーエンコーダ２からの最初
   のパルスでリセツトさせるリセツト回路４０によ
   つて制御される加減算計数回路４２と、 上記加減算計数回路４２の出力する暗証番号を
   格納する第１の記憶手段としてのＲＡＭ３と、 上記第１の記憶手段としてのＲＡＭ３に格納し
   た入力データを表示するダイヤル数字表示器１６
   と、 金庫使用者の登録番号を格納する第２の記憶手
   段としてのＲＡＭ５と、 上記第１の記憶手段としてのＲＡＭ３内の入力
   データを上記第２の記憶手段としてのＲＡＭ５内
   の格納データと照合し一致したときのみ出力信号
   を送出する入力データ照合回路７と、 上記入力データ照合回路７の出力信号を受けて
   金庫本体と係合している金庫扉１に取り付けられ
   たカンヌキ２１を移動自在とする電磁ソレノイド
   駆動回路８と、 電源としての乾電池９と、 から構成することを特徴とする電気錠制御装置。 (2) 上記暗証番号は金庫使用者２人に個別に付
   与された２組の暗証番号であつて、第２の記憶手
   段としてのＲＡＭ５にそれぞれ格納される登録暗
   証番号であり、上記ロータリーエンコーダ２から
   送出れる金庫使用者からの暗証番号と入力データ
   照合回路７で順次比較される暗証番号であること
   を特徴とする請求項(1)に記載の電気錠制御回路
   。 (3) 上記暗証番号は金庫メーカーにのみ既知の
   暗証番号であつて、第３の記憶手段としてのＲＯ
   Ｍ６に格納される暗証番号であり、上記ロータリ
   ーエンコーダ２から送出される上記金庫メーカー
   にのみ既知の暗証番号と上記入力データ照合回路
   ７で順次比較される暗証番号であることを特徴と
   する請求項(1)の電気錠制御回路。 (4) 上記電磁ソレノイド駆動回路８は、上記入
   力データ照合回路７からの解錠可能時間ｔ継続す
   る出力パルス信号を受けて導通する半導体スイツ
   チ１０と高抵抗素子１１との並列回路と、解錠許
   容時間Ｔ継続する出力パルスを受けて導通する半
   導体スイツチ１２と、電磁ソレノイド１３との直
   列回路とで構成することを特徴とする請求項(1)
   記載の電気錠制御回路。 (5) 上記乾電池９は、その電圧値と基準電源４
   ３の電圧値とを、入力信号変化の経緯によつてス
   レツシユホルドを異にするヒステリシス回路を備
   えた電圧比較回路４４によつて比較し、乾電池９
   の電圧が指定の降下電圧値範囲内にあるとき解錠
   中表示灯１９を点滅させ、上記指定の降下電圧値
   範囲より低下したときにブザー３３を作動させる
   低電圧検出回路３５に接続されて成ることを特徴
   とする請求項(1)記載の電気錠制御回路。