JPH0375540U - - Google Patents
Info
- Publication number
- JPH0375540U JPH0375540U JP13679489U JP13679489U JPH0375540U JP H0375540 U JPH0375540 U JP H0375540U JP 13679489 U JP13679489 U JP 13679489U JP 13679489 U JP13679489 U JP 13679489U JP H0375540 U JPH0375540 U JP H0375540U
- Authority
- JP
- Japan
- Prior art keywords
- recess
- metal plate
- exposed
- mounting board
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims 5
- 229910052751 metal Inorganic materials 0.000 claims 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000011889 copper foil Substances 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
第１図は本考案による半導体搭載用基板の製造
工程を示した図で、第２図は本考案による基板に
半導体チツプを搭載し樹脂封止したパツケージの
概念を示す断面図である。第３図は従来の半導体
搭載用基板に半導体チツプを搭載し樹脂封止した
パツケージの概念を示す断面図である。
工程を示した図で、第２図は本考案による基板に
半導体チツプを搭載し樹脂封止したパツケージの
概念を示す断面図である。第３図は従来の半導体
搭載用基板に半導体チツプを搭載し樹脂封止した
パツケージの概念を示す断面図である。
Claims (1)
- プリント回路板に凹部を設け、該凹部に半導体
チツプを搭載した後、凹部周辺のボンデイングパ
ツドを取り囲む位置に樹脂枠を貼りつけて封止樹
脂を注入す半導体搭載用基板において、前記凹部
を形成する予定位置に金属板を載置し銅箔および
プリプレグと共に積層して、予め金属板を埋入し
た銅張積層板を形成した後、スルーホールおよび
回路パターンを形成し、ソルダーレジストを印刷
し露出している導体部分にニツケル・金メツキを
施した後、前記金属板の上部より該金属板の上部
に貫入し、もしくは上面の位置まで座ぐり加工し
て、少なくとも底面には金属板が露出した凹部を
形成したことを特徴とする半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13679489U JPH0375540U (ja) | 1989-11-28 | 1989-11-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13679489U JPH0375540U (ja) | 1989-11-28 | 1989-11-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0375540U true JPH0375540U (ja) | 1991-07-29 |
Family
ID=31683983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13679489U Pending JPH0375540U (ja) | 1989-11-28 | 1989-11-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0375540U (ja) |
-
1989
- 1989-11-28 JP JP13679489U patent/JPH0375540U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026187A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP2021125611A (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| JP2870533B1 (ja) | 半導体装置およびその製造方法 | |
| JPH0375540U (ja) | ||
| JP3101043B2 (ja) | プラスチックｉｃチップキャリア及びその製造方法 | |
| JPH04127497A (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JPS60100454A (ja) | プリント配線板の製法 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JPH02102738U (ja) | ||
| JPH0375539U (ja) | ||
| JPH0310570U (ja) | ||
| JPH0359639U (ja) | ||
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JP2525354Y2 (ja) | 半導体装置 | |
| JPH0491494A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH0456187A (ja) | プリント配線板の製造方法 | |
| JPH0642364Y2 (ja) | 回路ブロツクの構造 | |
| JPH0212875U (ja) | ||
| JP3858396B2 (ja) | 半導体装置の製造方法 | |
| JPH0359640U (ja) | ||
| JPH03204996A (ja) | 金属ベース多層回路基板 | |
| JPS63182571U (ja) | ||
| JPH04124899A (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JPH038449U (ja) |