JPH0375698A - エンベロープ波形発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はエンベロープ波形発生装置に関し、特にエン
ベロープ波形メモリ方式のエンベロープ波形発生装置に
おいて、楽音を発生させた後当該楽音が消音するまでの
間のエンベロープ波形部分のエンベロープを滑らかに接
続することができるようにしたものである。

〔発明の概要〕

この発明は、エンベロープ波形メモリ方式のエンベロー
プ波形発生装置において、リリース波形の先頭値を離鍵
時の先行波形部の波形値と一致させるようにしたことに
より、リリース波形を滑ら　　楽音をリリース波形に沿
って消音させて行くようかに接続することができる。　
　　　　　　　　　　　な処理を実行するようになされ
ている。

〔従来の技術〕

従来電子楽器においては発生した楽音にエンベロープを
付与する手段として波形メモリに予め記憶したエンベロ
ープ波形を読み出して楽音に付与するいわゆるエンベロ
ープ波形メモリ方式のものが用いられている。

エンベロープ波形メモリ方式のエンベロープ付与装置を
有する電子楽器においては、エンベロープ波形を各波形
部分を構成する要素、すなわちアタック波形部、ループ
波形部、リリース波形部等をそれぞれエンベロープ波形
メモリに記憶し、キーオン操作がされたときアタック波
形部のアタック波形データを１回だけ読み出した後、続
いて以後キーオフ操作がなされるまでの間ループ波形部
のループ波形データを繰り返し読み出し、やがてキーオ
フ操作がなされたときリリース波形部のリリース波形デ
ータを１回だけ読み出すことにより〔発明が解決しよう
とする問題点〕 ところがこのような手法によってエンベロープ波形を形
成しようとする場合、キーオン操作を続けることにより
ループ波形データを繰り返し読み出している状態におい
て、キーオフ操作は当該続出動作とは無関係に任意の時
点において発生する。

このことはキーオン操作時のループ波形データの内容、
従ってエンベロープ波形の瞬時値がエンベロープ波形が
変化し得る範囲において任意の波形値でループ波形の続
出を終了さセてリリース波形データの続出を開始させる
ことを意味する。

このように任意のエンベロープ波形値からリリース波形
を生じさせる方法としては、リリース波形の先頭値をル
ープ波形の平均値に一致させておいて、キーオフ操作に
応じてループ波形部よりリリース波形部に移行するとき
の不連続を小さくすること、または、単にループ波形デ
ータの終端の波形値に対応してリリース波形の先頭値を
設定することが考えられる。

しかし前者の方法では、リリース波形データとしてかな
り膨大なデータを用意しなければならない問題があり、
後者の方法では、エンベロープ波形が滑らかに接続され
ないという問題がある。

この発明は以上の点を考慮してなされたもので、リリー
ス波形データとしては１波形分のデータを用意するだけ
で常にループ波形とリリース波形とを滑らかに接続する
ことができるようにしたエンベロープ波形発生装置を提
案しようとするものである。

〔問題点を解決するための手段〕

かかる問題点を解決するためこの発明においては、エン
ベロープ波形メモリ２１に予め記憶したエンベロープ波
形データＤＡＡｋ、ＤＬＡｋ％ＤＲＡｋを読み出してエ
ンベロープ波形信号Ｓ５を形成するようになされたエン
ベロープ波形発生装置において、キーオン情報及びキー
オフ情報に応じてアタック波形Ｗ１からリリース波形Ｗ
３の開始時のエンベロープ波形値に至るまでの第１のエ
ンベロープ波形部を形成する第１のエンベロープ波形発
生手段２３．２４、ＤＬＡｋ、ＬＡ、ＬＳと、キーオフ
情報に応じて第１のエンベロープ波形部に続いてリリー
ス波形Ｗ３でなる第２のエンベロープ波形部を形成する
第２のエンベロープ波形発生手段２３．２４、ＤＲＡｋ
、ＲＡ、Ｒ３とを具え、第２のエンベロープ波形発生手
段はリリースエンベロープ波形データをエンベロープ波
形メモリから読み出して当該リリースエンベロープ波形
データの先頭値がエンベロープ波形値と一致させるよう
に補正することにより、第１のエンベロープ波形部に続
いて第２のエンベロープ波形部を滑らかに接続するよう
にする。

〔作用〕

エンベロープ波形メモリ２１からリリースエンベロープ
データＤＲＡｋを読み出してエンベロープ波形信号とし
て送出する際に、当該エンベロープ波形信号の先頭値を
先行する波形部の終端波高値と一致させるように補正す
ることにより、先行波形部がいかなる波高値で終端して
も常にリリース波形部を滑らかに接続することができる
。

かくするにつきリリースエンベロープデータとして１波
形分のデータを用意するだけの簡易な構成で済む。

〔実施例〕

以下図面について、この発明の一実施例を詳述する。

〔１〕電子楽器の全体構成 第１図において、１は全体として電子楽器を示し、第２
図の時点りにおいてｌ！盤２のキーが押鍵操作されたと
き、これを押鍵検出回路３が検出して論理「１」レベル
に立ち上がるキーオン信号ＫＯＮ　（第２図（Ｄ））を
楽音波形発生回路４及びエンベロープ波形発生回路５に
送出すると共に、押鍵されたキーのキーコードを表すキ
ーコード信号ＫＣＤを楽音波形発生回路４に送出する。

また鍵盤２において押鍵操作されたキーに対してイニシ
ャルタッチ操作がされると、これをタッチ検出回路６が
検出して対応するタッチデータＴＤを楽音波形発生回路
４及びエンベロープ波形発生回路５に供給する。

楽音波形発生回路４はキーコードデータＫＣＤに相当す
る音高を有する楽音をタッチデータＴＤに基づいてピッ
チを変更したと同様の楽音波形信号Ｓｌを乗算回路７に
送出し、乗算回路７においてエンベロープ係数信号Ｓ２
と乗算してその乗算出力を楽音信号データＳ３としてデ
ィジタル／アナログ変換回路８に出力し、かくして得ら
れる楽音信号Ｓ４をサウンドシステム９に供給すること
によりサウンドシステム９から楽音信号Ｓ４に基づく楽
音を発生するようになされている。

またエンベロープ波形発生回路５は、第３図に示すよう
に、エンベロープ波形データを記憶するエンベロープ波
形メモリ２１を有し、このエンベロープ波形メモリ２１
に予め格納されているエンベロープ波形データを、押鍵
検出回路３及びタッチ検出回路６から与えられるタッチ
データＴＤ。

キーオン信号ＫＯＮと、音色選択回路１０において音色
選択操作子１０Ａの操作に応じて得られる音色選択信号
ＴＣと、サスティンセレクト信号発生回路１１から得ら
れるサスティンセレクト信号ＳＵＳとに基づいて内部に
おいて形威したアドレス信号によって順次読み出すこと
によりエンベロープ波形信号Ｓ５を発生し、これを対数
／リニア変換回路１２を介してエンベロープ係数信号Ｓ
２として乗算回路７に供給し、かくして乗算回路７ニオ
イて楽音波形信号Ｓ１に対してエンベロープ係数信号Ｓ
２を乗算することによりエンベロープ波形が付与された
楽音信号データｓ３を得るようになされている。

この実施例の場合エンベロープ波形発生回路５はアタッ
ク波形部に続くサスティン波形部の波形として、第２図
（Ａ）及び（Ｆ）に示すように、２種類の波形を発生で
きるようになされ、演奏者がサスティン波形選択操作子
１３によって、論理「１」　（又は「Ｏ」）レベルのサ
スティンセレクト信号ＳＵＳを発生させたとき、エンベ
ロープ波形発生回路５は第２図（Ａ）のループサスティ
ン波形（又は第２図（Ｆ）の固定サスティン波形）をも
つエンベロープ波形信号Ｓ５を発生する。

ここで第２図（Ａ）に示すループサスティン波形をもつ
第１のエンベロープ波形の場合エンベロープ波形発生回
路５は、時点ｔｌにおいてキーオン操作がされたとき所
定のアタック時間Ｔ　＋ｌ　Ｔ　Ｃの間にアタック波形
部１を形威し、その後時点ｔ２においてアタック波形部
１が発生し終わると続いて所定のループ期間Ｔ　ＬＯＰ
ごとに繰り返しループ波形部２を形威し、１つのループ
波形部２が形威し終わった時点ｔ３において再度繰り返
しループ波形部２を読み出す、かくしてエンベロープ波
形発生回路５は以後演奏者がキーオン操作を続けている
間同じループ波形部２を繰り返し読み出す。

やがて時点ｔ７においてキーオフ操作がされると、時点
ｔ、から開始されているループ波形部２の読出動作が、
ループ波形続出時間が当該キーオフ時点Ｌｈにおいて打
ち切られることにより終了し、今まで読み出したループ
波形Ｗ２Ｘに続いてリリース波形Ｗ３の読出動作に入る
。その結果エンベロープ波形発生回路５はリリース波形
読出時間Ｔ、Ｌ、の間１回だけリリース波形Ｗ３を読み
出してその終了時点ｔ、においてすべてのエンベロープ
波形読出動作を終了する。

これに対して第２図（Ｆ）に示す固定サスティン波形を
もつ第２のエンベロープ波形の場合エンベロープ波形発
生回路５は、アタック波形Ｗ１を読み出し終わったとき
、以後続くループ波形読出時間ＴＬｏＰ及びＴ、。□の
間一定波形値を有する固定波形Ｗ４及びＷ４Ｘを形威し
、その後キーオフ時点１１においてリリース波形Ｗ３を
形成するように動作する。

〔２〕工ンベロープ波形発生回路 エンベロープ波形発生回路５は第３図に示すように、ア
ドレス形成回路２２においてエンベロープ波形メモリ２
１に対するアドレス信号３１１を形成する。アドレス形
成回路２２はアドレス指定回路２３及びアドレスカウン
タ２４を有し、アドレス指定回路２３から１組のエンベ
ロープ波形データを記憶しているメモリエリアの先頭ア
ドレスを表すメモリアドレスデータＭＡＤを得ると共に
、アドレスカウンタ２４からクロック信号φに基づいて
１番地ずつインクリメントするアドレス歩進データＡＤ
Ｄを得て加算回路２５において加算し、当該加算結果を
アドレス信号Ｓ６としてエンベロープ波形メモリ２１に
供給する。

アドレス指定回路２３は第４図に示すように、音色選択
信号ＴＣ及びタッチデータＴＤを条件として選択動作を
する先頭アドレス選択レジスタ３１と、メモリサイズ選
択レジスタ３２と、続出クロックデータ選択レジスタ３
３とを有する。

先頭アドレス選択レジスタ３１は第７図に示すように、
音色選択信号ＴＣによって選択できる音色数分の先頭ア
ドレスメモリエリアＦＲｊ　（ｊ＝１．２・・・・・・
Ｊ）を有し、音色選択信号ＴＣがｊ番目の音色を指定し
たとき、当該３番目の先頭アドレスメモリエリアＦＲＪ
に格納されている先頭アドレスデータを読み出し得るよ
うになされている。

各先頭アドレスメモリエリアＦＲＪはタッチデータＴＤ
によって選択指定し得るタッチデータの種類骨の先頭ア
ドレスデータＦＲＪｈ（ｈ−１，２・・・・・・Ｈ）を
記憶しており、各先頭アドレスデータＦＲｊｈはそれぞ
れ１波形分のアタックアドレスデータＡＡ、ループアド
レスデータＬＡ及びリリースアドレスデータＲＡで構成
されている。

かくして先頭アドレス選択レジスタ３１は音色選択信号
ＴＣ及びタッチデータＴＤによって５０８個分の先頭ア
ドレスデータＦＲＪｈ　（ｊ−１〜Ｊ、ｈ＝１−Ｈ）を
格納し、当該ＪＸＨ個の先頭アドレスデータを構成する
アタックアドレスデータＡＡ、ループアドレスデータＬ
Ａ、リリースアドレスデータＲＡによってエンベロープ
波形メモｌ７２１（第５図）のエンベロープ波形データ
メモリエリアＥＮＶｋ　（ｋ−１〜Ｋ）に格納されてい
るアタックエンベロープデータＤＡＡｋ、ループエンベ
ロープデータＤＬＡｋ及びリリースエンベロープデータ
ＤＲＡｋの先頭アドレスＡＡ、、、ＬＡｇｏ及びＲＡ、
、を指定できるようになされている。

この実施例の場合エンベロープ波形メモリ２１は、第５
図に示すように、複数に個のエンベロープ波形データメ
モリエリアＥＮＶｋ　（ｋ−１，２・・・・・・Ｋ）に
順次アタックエンベロープデータＤＡＡｋ、ループエン
ベロープデータＤＬＡｋ及びリリースエンベロープデー
タＤＲＡｋを格納しており、アタックエンベロープデー
タＤＡＡｋ、ループエンベロープデータＤＬＡｋ及びリ
リースエンベロープデータＤＲＡｋの先頭アドレスＡＡ
、、、ＬＡ、、及びＲＡｏをそれぞれ指定するような先
頭アドレスデータＭＡＤが与えられた後、アドレス歩進
データＡＤＤに基づいてアドレス信号Ｓ６が１番地ずつ
インクリメントすることによりそれぞれアタックエンベ
ロープデータＤＡＡｋ、ループエンベロープデータＤＬ
Ａｋ及びリリースエンベロープデータＤＲＡｋの各波形
値を読み出すことができるようになされている。

このようにして読み出されたアタックエンベロープデー
タＤＡＡｋは第２図について上述したｌ波形骨のアタッ
ク波形Ｗ１のサンプリング波形値を表し、またループエ
ンベロープデータＤＬＡｋは１波形分のループ波形Ｗ２
のサンプリング波形値を表し、さらにリリースエンベロ
ープデータＤＲＡｋはｌ波形骨のリリース波形Ｗ３のサ
ンプリング波形値を表している。

アタックエンベロープデータＤＡＡｋは第６図に示すよ
うに、エンベロープ波形の最大レベルを基準減衰量、す
なわちＯ（ｄＢ］とし、当該基準レベル０　（ｄＢ）を
基準にして各サンプリング波高値を対数によって表して
先頭アドレスＡ　Ａ　＊　ｏから順次歩進アドレス範囲
□、ＡＡ、１・・・・・・に格納するようになされてい
る。

またループエンベロープデータＤＬＡｋは同様にしてル
ープ波形Ｗ２を基準レベルＯ（ｄＢ）を基準として対数
として表したサンプリング波形値を先頭アドレス範囲、
。から順次歩進アドレスＬＡＩ１１、ＬＡ、・・・・・
・に格納するようになされている。

さらにリリースエンベロープデータＤＲＡｋは、基準レ
ベルＯ（ｄＢ）を基準としてリリース波形Ｗ３のサンプ
リング波高値を基準レベル０　（ｄＢ）から所定の波高
値レベル（この場合アタック波形Ｗ１の最大波高値とほ
ぼ等しい波高値の範囲）までのサンプリング波高値を対
数によって表したデータでなり、各サンプリングデータ
が先頭アドレスＲＡ　ＩＩｏから順次歩進アドレスＲＡ
、、、ＲＡｍｚ’・・・・・に格納されている。

メモリサイズ選択レジスタ３２は、先頭アドレス選択レ
ジスタ３１と同様にして音色選択信号ＴＣによって選択
し得るメモリサイズメモリエリアＭＺｊ　（ｊ＝１．２
・・・・・・Ｊ）を有すると共に、各メモリサイズメモ
リエリアＭＺｊにタッチデークＴＤによって選択指定し
得るメモリサイズデータＭＺｊｈ（ｈ＝１．２・・・・
・・Ｈ）を格納する。

各メモリサイズデータＭＺｊｈはそれぞれアタック波形
Ｗ１、ループ波形Ｗ２及びリリース波形Ｗ３を構成する
波形値データのうち現在使用しようとする波形値データ
として読み出そうとするアドレス範囲を表すアタックサ
イズデータＡｓ、ループサイズデータＬＳ及びリリース
サイズデータＲ３でなる。

かくして音色選択信号ＴＣ及びタッチデータＴＤによっ
て先頭アドレス選択レジスタ３１の先頭アドレスデータ
ＦＲｊｈをＦＲｊｈ　（Ｊ−１〜Ｊ）及びＦＲｊｈ　（
ｈ＝１〜Ｈ）のように選択指定することにより、エンベ
ロープ波形メモリ２１の対応するエンベロープ波形デー
タメモリエリアＥＮＶｋが選択指定されてそのアタック
エンベロープデータＤＡＡｋ、・ループエンベロープデ
ータＤＬＡｋ及びリリースエンベロープデータＤＲＡｋ
の先頭アドレス範囲ｋ、、ＬＡＮ。及びＲＡｏが選択指
定されたとき、当該アタックエンベロープデータＤＡＡ
ｋ、ループエンベロープデータＤＬＡｋ及びリリースエ
ンベロープデータＤＲＡｋに対して予め割り当てられた
アタックサイズデータＡｓ、ループサイズデータＬＳ及
びリリースサイズデータＲ３をメモリサイズ選択レジス
タ３２から送出する状態になる。

続出クロックデータ選択レジスタ３３は第９図に示すよ
うに、先頭アドレス選択レジスタ３１（第７図）と同様
にして音色選択信号ＴＣによって選択指定される続出ク
ロックデータメモリエリアＣＬｊ（Ｊ−１，２・・・・
・・Ｊ）を有し、各続出クロックデータメモリエリアＣ
ＬＪにはタッチデータＴＤによって選択指定し得る続出
クロックデータＣＬｊｈ　（ｈ−１，２・・・・・・Ｈ
）が格納されている。

かくして音色選択信号ＴＣ及びタッチデータＴＤがアド
レス指定回路２３（第４図）に与えられたとき、当該音
色選択信号ＴＣ及びタッチデータＴＤの組み合わせ方に
対応して、先頭アドレス選択レジスタ３１から先頭アド
レスデータＦＲＪｈを構成するアタックアドレスデータ
ＡＡ、ループアドレスデータＬＡ及びリリースサイズデ
ータＲ３をセレクタ３４に供給し、またメモリサイズ選
択レジスタ３２から選択指定されたメモリサイズデータ
ＭＺｊｈを構成するアタックサイズデータＡｓ、ループ
サイズデータＬＳ及びリリースサイズデータＲ３をセレ
クタ３５に供給し、さらに続出クロックデータ選択レジ
スタ３３から選択指定された続出クロックデータＣＬｊ
ｈをリードクロックデータＲＣＤとして送出する。

セレクタ３４及び３５はデータ選択信号形成回路３６に
おいて形成されるデータ選択信号ＡＤによって選択制御
される。データ選択信号ＡＤは２〔ビット〕のデータ■
。及びｖＩでなり、セレクタ３４及び３５はデータ選択
信号ＡＤの変化に応じて第１０図に示すような選択動作
を実行する。

すなわちデータ選択信号ＡＤのビットデータ■、及びＶ
ｏが論理「０」及び「０」のときセレクタ３４及び３５
の選択モードはアタックモードになり、それぞれ先頭ア
ドレス選択レジスタ３１及びメモリサイズ選択レジスタ
３２から入力端子■０に受けたアタックアドレスデータ
ＡＡ及びアタックサイズデータＡＳを出力端子ＯＵＴか
らメモリアドレスデータＭＡＤ及びメモリサイズデータ
ＭＳＤとして送出する。

またデータ選択信号ＡＤのビットデータ■１及び■。が
論理「０」及び「１」のときセレクタ３４及び３５の選
択モードはループモードになり、このとき先頭アドレス
選択レジスタ３１及びメモリサイズ選択レジスタ３２か
ら入力端子Ｉｆに与えられているループアドレスデータ
ＬＡ及びループサイズデータＬＳを選択して出力端子Ｏ
ＵＴからそれぞれメモリアドレスデータＭＡＤ及びメモ
リサイズデータＭＳＤとして送出する。

さらにデータ選択信号ＡＤのビットデータＶＩ及びＶｏ
が論理「１」及び「０」になったときセレクタ３４及び
３５の選択モードはリリースモードになり、先頭アドレ
ス選択レジスタ３１及びメモリサイズ選択レジスタ３２
から入力端子１２に与えられているリリースサイズデー
タＲ３及びリリースサイズデータＲ３を選択して出力端
子ＯＵＴからそれぞれメモリアドレスデータＭＡＤ及び
メモリサイズデータＭＳＤとして送出する。

データ選択信号形成回路３６は現在発生しているエンベ
ロープ波形部に対応する選択モードのデータ選択信号Ａ
Ｄを形成する。すなわちデータ選択信号形成回路３６は
キーオン信号ＫＯＮをインバータ３７によって反転して
データ選択信号ＡＤのビット出力■、として送出すると
共に、キーオン信号ＫＯＮをアンド回路３８に与え、そ
のアンド出力をデータ選択信号ＡＤのビット出力ｖ０と
して送出する。

アンド回路３８には第２図（Ｂ）に示すようにキーオン
信号ＫＯＮが立ち上がったタイミングで立ち上がるキー
オンパルス信号ＫＯＮＰにヨッテリセットされるフリッ
プフロップ回路３９のＱ出力が与えられる。

フリップフロップ回路３９はＤ入力として論理「１」信
号を受けると共に、クロック入力端にアドレスカウンタ
２４（第３図）から得られるメモリサイズ超過検出信号
ＭＯＶを受けるようになされている。

かかる構成のデータ選択信号形成回路３６において、第
２図の時点りのタイミングで鍵盤２のキーが押鍵操作さ
れることによりキーオン信号ＫＯＮが論理ｒ１．レベル
に立ち上がったとき（第２図（Ｄ））、これがインバー
タ３７を介してビットデータ■、を論理「０」レベルに
維持する。

このときフリップフロップ回路３９はキーオンパルス信
号ＫＯＮＰによってリセットされてそのＱ出力が論理「
０」レベルに立ち下がることによりビット出力Ｖ６が論
理「０」レベルになる。

かくしてキーオン時データ選択信号ＡＤのビット出力ｖ
１及びＶ、はそれぞれ「０」及び「Ｏ」になり、これに
より第１０図のアタックモードが選択されたことになる
。かくしてアタック波形Ｗ１を読み出すモードにアドレ
スカウンタ２４を設定する。このアタックモードにおい
てやがて第２図の時点Ｌ２のタイミングでメモリサイズ
超過検出信号ＭＯＶが論理「１」レベルに立ち上がると
、フリップフロップ回路３９はＤ入力端に与えられてい
るｒｌｊ入力によってセット動作し、そのＱ出力を論理
「１」レベルに立ち上げる。このときアンド回路３８は
そのアンド出力を論理ｒｌ、レベルに立ち上げ、その結
果データ選択信号ＡＤのビット出力ｖ１及びｖｏはそれ
ぞれ論理「０」及び「１」になる、かくしてループ波形
Ｗ２を読み出すモードにアドレスカウンタ２４を設定す
る。

このループ選択モードにおいてやがて第２図の時点ｔ７
のタイミングで鍵盤２がキーオフ操作されると、その時
点においてキーオン信号ＫＯＮが論理「１」レベルから
論理「０」レベルに立ち下がる（第２図（Ｄ））。従っ
てデータ選択信号ＡＤのビットデータ■１及び■。は論
理「１」及び「０」になり、この結果第１０図に示すよ
うに、セレクタ３４及び３５がリリース選択モードに切
り換わり、これによりリリース波形Ｗ３を読み出すモー
ドにアドレスカウンタ２４を設定する。

この実施例の場合アドレス指定回路２３（第４図）は、
キーオン信号ＫＯＮを遅延回路４０及びインバータ４１
を順次通じて２人力アンド回路４２に第１の人力信号と
して供給すると共に、キーオン信号ＫＯＮを直接アンド
回路４２に第２の入力信号として供給し、これによりキ
ーオン信号ＫＯＮが論理「１」レベルに立ち上がったタ
イミングで論理「１」レベルに立ち上がるキーオンパル
ス信号ＫＯＮＰ　（第２図（Ｂ））を発生するようにな
されている。

またこれに加えてアドレス指定回路２３は、インバータ
４１の出力を２人力ノア回路４３に第１の入力信号とし
て供給すると共に、キーオン信号ＫＯＮを直接ノア回路
４３に第２の入力信号として供給し、これによりキーオ
ン信号ＫＯＮが論理「０」レベルに立ち下がったタイミ
ングで論理「１」レベルに立、ち上がるキーオフパルス
信号ＫＯＦＰ（第２図（Ｃ））を発生するようになされ
ている。

アドレスカウンタ２４は第１１図に示すよ−）に、カウ
ンタ回路構成のアドレス歩進パルス形成回路５１を有し
、歩進用クロックパルスφをカウンタにおいてカウント
してそのオーバフローパルスをアドレス歩進パルスＩＮ
ＣＰとして加算回路５２に供給する。

アドレス歩進パルス形成回路５１のオーバフローカウン
ト数は、アドレス指定回路２３（第４図）から与えられ
るリードクロックデータＲＣＤによって決められ、かく
してアドレス歩進パルスＩＮＣＰのパルス周期がリード
クロックデータＲＣＤに対応するように制御される。

加算回路５２の加算出力Ｓ２１はセレクタ５３の歩進モ
ード入力端１１１を介してレジスタ５４に取り込まれる
。

レジスタ５４は現在の歩進アドレスデータを記憶するも
ので、その記憶出力を歩進アドレスデータＡＤＤとして
送出すると共に、当該歩進アドレスデータＡＤＤをセレ
クタ５３の保持モード入力端１１０を介してレジスタ５
４にフィードバックするようになされ、かくして保持モ
ード時レジスタ５４の歩進アドレスデータＡＤＤが当該
フィードバックループを介してダイナミックに記憶され
る。

これに加えてレジスタ５４の歩進アドレスデータＡＤＤ
は加算回路５２のへ入力端に与えられ、これにより加算
回路５２の加算出力Ｓ２１として現在の歩進アドレスデ
ータＡＤＤにアドレス歩進パルスＩＮＣＰを加算するこ
とにより１番地ずつ歩進する加算出力Ｓ２１を得てこれ
をセレクタ５３の歩進モード入力端１１１を介してレジ
スタ５４に取り込むようになされている。

加算回路５２の加算出力Ｓ２１は減算回路５５の加算入
力端Ａに与えられ、減算入力端Ｂにアドレス指定回路２
３（第４図）から供給されるメモリサイズデータＭＳＤ
を減算し、その減算出力Ｓ２２をセレクタ５３のリター
ンモード入力端１１２を介してレジスタ５４に取り込む
ようになされている。

かくして減算回路５５は、加算回路５２の加算出力３２
１と、アドレス指定回路２３（第４図）によって指定さ
れるメモリサイズと比較してその差を表す減算出力Ｓ２
２を得てこれをセレクタ５３を介してレジスタ５４に取
り込むことができるようになされていると共に、加算出
力３２１がメモリサイズデータＭＳＤより大きくなった
ときこれを検出するＡ≧Ｂ出力をメモリサイズ超過検出
信号ＭＯＶとしてアドレス指定回路２３（第４図）に与
えて動作モードを切り換えるべきタイミングになったこ
とを知らせるようになされている。

ここでアドレス指定回路２３は、メモリサイズ超過検出
信号ＭＯＶをデータ選択信号形戒回路３６のフリップフ
ロップ回路３９に与えてこれを反転動作させると共に、
　選択信号形成回路６１に与えて、その出力端に２ビツ
トのデータＶ、及びＶ、。でなる選択信号ＳＥＬを発生
させ、これをセレクタ５３に選択駆動信号として与える
。

選択信号形成回路６１（第４図）はサスティンセレクト
信号ＳＵＳを２入力アンド回路６２に直接に受けると共
に、メモリサイズ超過検出信号ＭＯｖをオア回路６３を
通じて受け、これによりサスティン波形として第２図（
Ａ）について上述したループ波形Ｗ２を形成させるサス
ティン波形選択モード時、メモリサイズ超過検出信号Ｍ
ＯＶが論理ｒ□、の状態にあるとき（すなわちアタック
波形Ｗ１、ループ波形Ｗ２及びリリース波形Ｗ３の波形
データを読み出しつつある場合）、論理「Ｏ」レベルの
アンド回路６２のアンド出力Ｓ３工を順次アンド回路６
４及び出力オア回路６５を通じて選択信号ＳＥＬのビッ
ト出力Ｖ、として送出する。

これと共にオア回路６３を介して得られるメモリサイズ
超過検出信号ＭＯＶをインバータ６６において反転して
論理ｒ１．レベルの反転出力Ｓ３２を出力オア回路６７
を通じて選択信号ＳＥＬのビット出力■□。として送出
する。

かくして選択信号ＳＥＬのビット出力Ｖ、及びＶ、。が
論理ｒＱＪ及び「１」になることによりセレクタ５３（
第１１図）の選択モードを、第１２図に示すように、歩
進選択モードにさせる。このときセレクタ５３は歩道モ
ード入力端１１１のデータ、従って加算回路５２の加算
出力Ｓ２１をレジスタ５４に取り込むことにより、レジ
スタ５４の内容を順次歩進したデータに置き換えること
ができる動作状態になる。

この動作状態にあるとき加算回路５２はアドレス歩進パ
ルスＩＮＣＰが到来するごとにこれをレジスタ５４の記
憶内容に加算して加算出力３２１としてセレクタ５３を
介してレジスタ５４に取り込むように動作し、その結果
レジスタ５４の記憶内容でなる歩道アドレスデータＡＤ
Ｄがアドレス歩進パルスＩＮＣＰによって１番地ずつ歩
進して行くような歩道動作モードが得られる。

ところがこの状態において加算回路５２の加算出力Ｓ２
１がメモリサイズデータＭＳＤより大きくなって、メモ
リサイズ超過検出信号ＭＯＶが論理「１」レベルに立ち
上がると、アンド回路６２のアンド出力５３１が論理「
１」レベルに立ち上がることにより選択信号ＳＥＬのビ
ット出力Ｖ。

が論理「１」レベルに立ち上がると共に、インバータ６
６のインバータ出力Ｓ３２が論理「０」レベルに立ち下
がり、これが順次アンド回路６４、出力オア回路６７を
介して選択信号ＳＥＬのビット出力Ｖ、。として送出さ
れる。

かくして選択信号ＳＥＬのビット出力Ｖ、及びＶＩＯが
それぞれ論理ｒｌ」及びｒ□、に切り換わるが、このと
きセレクタ５３（第１１図）の選択モードは、第１２図
に示すように、リターンモードに切り換わって入力端子
１１２に減算回路５５から与えられている減算出力Ｓ２
２をレジスタ５４に取り込ませ、かくして現在の歩進ア
ドレスデータＡＤＤとメモリサイズデータＭＳＤとの差
を表すアドレスデータをレジスタ５４に保持させる。

このとき加算回路５２はレジスタ５４の出力、すなわち
歩道アドレスデータＡＤＤを一方の加算入力端に受ける
ことにより、当該差のアドレスを基準にして新たな歩進
動作を開始する。

かくして第２図（Ａ）について上述したようにアタック
波形Ｗ１が時点１１において終了した時、その後ループ
波形Ｗ２が時点ｔｓ、ｔ４、ｔｓ、ｔ、において終了す
るごとに現在の歩進アドレスデータＡＤＤを表す加算出
力Ｓ２１がメモリサイズデータＭＳＤを超過した時レジ
スタ５４の歩進アドレスデータＡＤＤを減算出力Ｓ２２
の値にリターンした後、繰り返しループ波形Ｗ２を読み
出す動作モードになる。

これに加えて選択信号形成回路６１はキーオンパルス信
号ＫＯＮＰ及びキーオフパルス信号ＫＯＦＰをオア回路
６８を通じて出力オア回路６５及び６７に入力され、こ
れによりキーオンパルス信号ＫＯＮＰ　（第２図（Ｂ）
）及びキーオフパルス信号ＫＯＦＰ　（第２図（Ｃ））
が与えられたとき、選択信号ＳＥＬのビット出力■、及
びｖｌ。として論理「ｌ」レベルの出力を送出する。

このときセレクタ５３（第１１図）の選択モードは、第
１３図に示すように、リセットモードになり、リセット
入力端１１３に与えられているオール「Ｏ」データがセ
レクタ５３を介してレジスタ５４に取り込まれる。この
結果レジスタ５４から送出される歩進アドレスデータＡ
ＤＤはオール「Ｏ」のリセット状態に制御される。

ここで歩進アドレスデータＡＤＤがキーオンパルス信号
ＫＯＮＰ又はキーオフパルス信ｆＫＯＦＰによってオー
ルｒＱＪにリセットされたことは、歩進アドレスデータ
ＡＤＤ　（第３図）がエンベロープ波形メモリ２１のア
タックエンベロープデータＤＡＡｋ又はリリースエンベ
ロープデータＤＲＡｋの先頭アドレスＡＡｏ又はＲＡ　
＊　＊をアクセスする状態に設定されたことを意味しく
第７図）、かくして続いてアタック波形Ｗｔ又はリリー
ス波形Ｗ３を読み出し得る状態に制御されたことを意味
する。

さらに選択信号形成回路６１（第４図）はレベルオフ検
出信号ＬＯＦをアンド回路６９に与えると共に、キーオ
ン信号Ｋ　Ｏ’Ｎをインバータ６０において反転してア
ンド回路５６に入力し、そのアンド出力Ｓ３４をオア回
路６３に与えると同時にインバータ７０において論理レ
ベルを反転させてアンド回路６４に与えるように構成さ
れている。

ここで第２図（Ａ）について上述したように、エンベロ
ープ波形発生回路５（第３図）においてエンベロープ波
形メモリ２１からリリース波形Ｗ３を読み出している状
態において、　当該波形値データが振幅「Ｏ」レベル（
−■（ｄＢ）　）を時点ｔｔｓにおいて横切ったときこ
れをオフレベル検出回ＪＩ７１によって検出して論理ｒ
ｌ）レベルに立ち上がるレベルオフ検出信号ＬＯＦ　（
第２図（Ｅ））を発生する。

かくして第２図の時点１．においてキーオン信号ＫＯＮ
　（第２図（Ｄ））が論理「０」レベルに立ち下がった
後の時点ｔ、ｒｓにおいてレベルオフ検出信号ＬＯＦが
論理「ｌ」レベルに立ち上がることによりアンド回路６
９から論理「１」レベルのアンド出力Ｓ３４を発生し、
これをオア回路６３に供給する。このとき論理「１」レ
ベルになるオア回路６３の出力Ｓ３５はインバータ６６
において論Ｆｌ　’　ＯＪレベルのインバータ出力３３
２に変換された後出力オア回路６７からビット出力ｖｌ
。

として送出される。

これと同時に、論理「１」レベルのアンド出力Ｓ３４が
インバータ７０によって反転されてアンド回路６４に与
えられ、これにより論理ｒ□Ｊレベルに引き下げられた
アンド出力Ｓ３６が出力オア回路６５を介してビット出
力Ｖ、として送出される。

その結果選択信号ＳＥＬのビット出力Ｖ、及びＶ、。を
共に論理ｒ□、レベルに立ち下げることにより、セレク
タ５３の選択モードを保持モード（第１２図）に設定で
き、これにより、レジスタ５４の記憶データをセレクタ
５３を通じて保持することにより時点ｔｔｓにおけるア
ドレスと同じアドレスをもつ歩道アドレスデータＡＤＤ
を加算回路２５（第３図）に送出し続ける。従ってエン
ベロープ波形メモリ２１はリリース波形データＤＲＡｋ
（第６図）のうち、エンベロープ波形信号Ｓ７の値が０
レベルになった時の歩道アドレスによって読み出された
波形データをその後引き続き読み出して行く。

このようにしてアドレス指定回路２３（第４図）が音色
選択信号ＴＣ及びタッチデータＴＤに基づいてメモリア
ドレスデータＭＡＤを出力すると共に、アドレスカウン
タ２４（第１１図）がアドレス歩進データＡＤＤを出力
し、第３図に示すように、これを加算回路２５が加算し
てアドレス信号Ｓ６としてエンベロープ波形メモリ２１
に与えることにより、エンベロープ波形メモリ２１（第
５図）のエンベロープ波形データメモリエリアＥＮＶｋ
　（ｋ−１−Ｋ）（Ｄ７り’：／クエンヘローブデータ
ＤＡＡｋ、ループエンベロープデータＤＬＡｋ及びリリ
ースエンベロープデータＤＲＡｋを読み出してエンベロ
ープ波形続出信号Ｓ７として加算回路７２の一方の加算
入力として与えると共に、セレクタ７３の入力端１２１
に与える。

セレクタ７３は、キーオフパルス信号ＫＯＦＰ（第２図
（Ｃ））が発生したとき、１つのループ波形Ｗ２の途中
のループ波形Ｗ２Ｘを滑らかにリリース波形Ｗ３に接続
するための波形値データを接続情報記憶用のレジスタ７
４に取り込んで、接続信号Ｓ８として出力するもので、
キーオンパルス信号ＫＯＮＰ　（第２図（Ｂ））及びキ
ーオフパルス信号ＫＯＦＰ　（第２図（Ｃ））をビット
データとする選択制御信号ＣＯＮによって第１３図に示
すような選択動作をする。

すなわちキーオンパルス信号ＫＯＮＰが論理「１」レベ
ルに立ち上がったとき（このときキーオフパルス信号Ｋ
ＯＦＰは論理「０」レベルになっている）、セレクタ７
３はリセットモードになってリセット入力端１２２から
オール「Ｏ」データをレジスタ７４に取り込む、このと
きレジスタ７４は有意接続情報をもたない状態にリセッ
トされる。

これに対してキーオフパルス信号ＫＯＦＰが論理ｒｌｊ
レベルに立ち上がるタイミングにおいてはキーオンパル
ス信号ＫＯＮＰが論理ｒ□、に立ち下がっているのでセ
レクタ７３は第１３図に示すように取込モードに制御さ
れ、取込入力端Ｉ２１にエンベロープ波形メモリ２１か
ら与えられているエンベロープ波形続出信号Ｓ７をレジ
スタ７４に取り込む、このキーオフパルス信号ＫＯＦＰ
が論理ｒＩＪレベルに立ち上がるタイミング（第２図の
時点ム、）においてエンベロープ波形読出信号Ｓ７はｌ
波形分のループ波形Ｗ２の一部Ｗ２Ｘを発生した途中の
タイミングにあり、当該時点ｔ、における波形値データ
がエンベロープ波形続出信号Ｓ７として出力されている
。従ってレジスタ７４にはこの波形値データが取り込ま
れて接続信号として出力されることになる。

これに対してキーオンパルス信号ＫＯＮＰ及びキーオフ
パルス信号ＫＯＦＰが発生していないタイミングにおい
ては、制御信号ＣＯＮのビットデータが共に論理「０」
レベルにあることにより、セレクタ７３は第１３図に示
すように保持モードに制御されて保持入力端１２０のデ
ータをレジスタ７４に取り込むような制御状態になり、
かくしてレジスタ７４の出力端に得られる接続信号３１
８がセレクタ７３を通じてダイナミックに記憶され、こ
れが加算回路７２においてエンベロープ波形続出信号Ｓ
７と加算される。

加算回路７２はエンベロープ波形続出信号Ｓ７及び接続
信号Ｓ８を加算し、その加算出力Ｓ９を補間器７５を通
じてエンベロープ波形信号Ｓ５として対数／リニア変換
回路１２（第１図）に送出する。

〔３〕工ンベロープ波形形戒動作 以上の構成において、演奏者が第１図の音色選択回路１
０の音色選択操作子１０Ａを選択操作することにより音
色選択信号ＴＣを発生させた状態において、鍵盤２のキ
ーを演奏操作すると、当該押鍵操作されたキーについて
押鍵検出回路３からキーコードデータＫＣＤ、キーオン
信号ＫＯＮが発生すると共に、タッチ検出回路６から当
該押鍵操作されたキーに対するタッチ操作に対応するタ
ッチデータＴＤが発生する。

このとき楽音波形発生回路４は音色選択信号ＴＣに対応
する音色を有しかつ押鍵操作されたキーのキーコードに
対応する音高の楽音を、タッチデータＴＤによって制御
しながら楽音波形信号Ｓ１を発生して乗算回路７に供給
する。

この状態においてエンベロープ波形発生回路５は、キー
オン信号ＫＯＮが論理「１」レヘルに立ち上がったタイ
ミング、すなわち第１４図（Ｃ）の時点ｔ、においてキ
ーオンパルス信号ＫＯＮＰが論理ｒｌ」に立ち上がると
、アドレス指定回路２３（第３図、第４図）においてセ
レクタ３４及び３５がアタックモード状態に制御される
（第１Ｏ図）。

この結果音色選択信号ＴＣと、タッチデータＴＤとを条
件として先頭アドレス選択レジスタ３１（第７図）に格
納されている先頭アドレスデータＦＲｊｈのうちアタッ
クアドレスデータＡＡがメモリアドレスデータＭＡＤと
して加算回路２５（第３図）に送出される。

これと共に音色選択信号ＴＣとタッチデータＴＤとに基
づいてメモリサイズ選択レジスタ３２（第８図）に予め
格納されているメモリサイズデータＭＺｊｈのうちアタ
ックサイズデータＡＳがメモリサイズデータＭＳＤとし
てアドレスカウンタ２４（第３図）に送出される。

さらに音色選択信号ＴＣとタッチデータＴＤとによって
続出クロックデータ選択レジスタ３３に予め格納されて
いる続出クロックデータＣＬＪｈ（第９図）がリードク
ロックデータＲＣＤとしてアドレスカウンタ２４（第３
図）に送出される。

このときアドレスカウンタ２４（第１１図）は、リード
クロックデータＲＣＤに対応する周期のアドレス歩道パ
ルスＩＮＣＰをアドレス歩進パルス形成回路５１におい
て発生して加算回路５２に供給することにより、リード
クロックデータＲＣＤに対応する歩進速度で歩進する加
算出力３２１を加算回路５２から発生させる。

このときアドレス指定回路２３（第４図）の選択信号形
成回路６１は第１２図に示すようにキーオンパルス信号
ＫＯＮＰがＫＯＮＰ＝　ｒｌＪになったことに基づいて
リセット選択モードに制御するような選択信号ＳＥＬを
送出することにより、アドレスカウンタ２４のセレクタ
５３はプリセット入力端１１３からオールｒＱＪデータ
をレジスタ５４に書き込むような動作をする。

従って加算回路５２はオール「Ｏ」のデータを有するレ
ジスタ５４のカウント内容を歩道アドレスデータＡＤＤ
として加算回路２５（第３図）に供給することにより、
エンベロープ波形メモリ２１に対するアドレス信号Ｓ６
として、アドレス指定回路２３から供給されるメモリア
ドレスデータＭＡＤとアドレス歩進データＡＤＤとの加
算結果でなるアドレスを指定する。

その結果エンベロープ波形メモリ２１（第５図）は、先
頭アドレス選択レジスタ３１（第７図）から読み出され
た先頭アドレスデータＦＲｊｈによって指定されたアタ
ックエンベロープデータＤＡＡｋの先頭アドレスＡ　Ａ
　＊　ｏをアドレス信号Ｓ６によってアクセスされ、当
該先頭アドレス信号Ｓ６・に格納されているアタックエ
ンベロープデータＤＡＡｋがエンベロープ波形続出信号
５７（第３図）として加算回路７２及びセレクタ７３に
供給される。

ところがこのときセレクタ７３ば制御信号Ｃ０Ｎ（第１
３図）のビットデータとしてＫＯＮＰ−ｒＩＪ　、ＫＯ
ＦＰ−ｒｏ」が与えられていることによりリセット選択
モードに制御され、これによりレジスタ７４に対して接
続データとしてオール「Ｏ」データが書き込まれる。

この結果加算回路７２はエンベロープ波形メモＵ　２１
から送出されるエンベロープ波形読出信号Ｓ７を加算出
力Ｓ９として送出することによりこれに対応するエンベ
ロープ波形信号Ｓ５が対数／リニア変換回路１２（第１
図）を介してエンベロープ係数信号Ｓ２として乗算回路
７に供給される状態になる。

この状態においてやがてキーオンパルス信号ＫＯＮＰ　
（第１４図（Ｃ）が論理ｒＱＪレベルに立ち下がると、
選択信号形成回路６１（第４図）において選択信号ＳＥ
Ｌのビット出力がｖｌｌ””。

」、Ｖ＋ｏ−’ＩＪになることにより、アドレスカウン
タ２４（第１１図）のセレクタ５３の選択モードが第１
２図に示すように歩進モードになり、これにより加算回
路５２の加算出力３２１力くセレクタ５３の歩進入力端
Ｉｌｌからレジスタ５４４こ書き込まれる。かくして加
算回路５２番よアドレス歩進パルスＩＮＣＰが発生する
ごとに当該レジスタ５４の歩道アドレスデータＡＤＤに
１番地ずつ加算してセレクタ５３を介してレジスタ５４
番こ保持するような動作状態に制御される。

この結果歩道アドレスデータＡＤＤはアドレス歩進パル
スＩＮＣＰによってエンベロープ波形メモリ２１（第５
図）のアタックエンベロープデータＤＡＡｋのアドレス
を先頭アドレスＡ　Ａ　＊　＊から１番地ずつインクリ
メントしてアクセスして行くような動作状態になる。

ところがキーオンパルス信号ＫＯＮＰ　（第１４図（Ｃ
））が論理「０」レベルに立ち下がった状態になると、
セレクタ７３（第３図）の制御信号Ｃ０Ｎ（７）ビット
データはＫｏＮＰ−「Ｏ」、ＫＯＦＰ＝　ｒＱ、になる
ので、セレクタ７３の選択モードは第１３図に示すよう
に保持モードになり、レジスタ２９の記憶データ（すな
わちオール「０」のデータ）が保持入力端子１２０を介
してレジスタ７４にフィードバックされることによりそ
のまま保持される。

かくして加算回路７２は接続信号Ｓ８としてオール「０
」のデータを受ける状態を維持するので結局エンベロー
プ波形メモリ２１からエンヘロープ波形読出信号Ｓ７と
して読み出されてくるアタックエンベロープデータＤＡ
Ａｋを加算出力Ｓ９、従ってエンベロープ波形信号Ｓ５
として送出する・。

かくして乗算回路７（第１図）の楽音信号データＳ３と
して、楽音波形発生回路４から得られる楽音波形信号Ｓ
ｌにエンベロープ波形メモリ２１（第５図）から順次読
みだされて来るアタックエンベロープデータＤＡＡｋに
対応するエンベロープ係数信号Ｓ２を乗算してなる楽音
信号データＳ３を得ることができ、これが楽音信号Ｓ４
としてサウンドシステム９に与えられることによりアタ
ック波形Ｗｌ　（第２図（Ａ））をエンベロープ波形と
して付与された楽音がサウンドシステム９から発生され
ることになる。

このようにしてアタック波形Ｗｌを形成している状態に
おいて、アドレスカウンタ２４（第１１図）の減算回路
５５にはメモリサイズデークＭＳＤとしてメモリサイズ
選択レジスタ３２（第８図）のメモリサイズデータＭＺ
ｊｈのうちアタックサイズデータＡｓが供給されている
状態にあり、減算回路５５はレジスタ５４に順次歩進さ
れて行くアドレスデータがメモリサイズデータＭＳＤを
超えるか否かを検出する動作を実行し、現在の歩道アド
レスデータを表す加算出力３２１がメモリサイズデータ
ＭＳＤを超えない限り当該減算回路５５から得られるメ
モリサイズ超過検出信号ＭＯＶとして論理ｒ□、レベル
の信号を送出する。

この結果選択信号形成回路６１（第４図）はセレクタ５
３に対する選択信号ＳＥＬ　（第１２図）として歩進モ
ードを維持するようなビットデータＶ、−「０」、■、
。−「１」を出力し続けることにより、当該歩進モード
を維持する。

これと共にアドレス指定回路２３（第４図）のフリップ
フロップ回路３９が反転動作をしないことによりリセッ
ト状態を維持し、その結果アドレス指定回路２３はアタ
ックエンベロープデータＤＡＡｋの先頭アドレスデータ
をメモリアドレスデータＭＡＤとして送出する状態を維
持する。

この状態においてやがて第１４図の時点ｔ、においてア
ドレスカウンタ２４（第１１図）の加算回路５２の加算
出力５２１がメモリサイズデータＭＳＤより大きくなる
と、メモリサイズ超過検出信号ＭＯＶが論理「１」レベ
ルに立ち上がる（第１４図（Ｅ））。

このとき選択信号形成回路６１（第４図）から出力され
る選択信号ＳＥＬのビット出力がＶ　、　、　ｗｍｒｌ
、、ｖ＋ｏＷ　’ＯＪに切り換わることにより、セレク
タ５３（第１１図）の選択モードを第１２図に示すよう
にリターンモードに切り換える。

このときセレクタ５３は減算回路５５から送出される減
算出力５２２（このとき減算出力Ｓ２２は加算出力Ｓ２
１がメモリサイズデータＭＳＤを超過したときの当該超
過量を表す）をリターン入力端１１２からレジスタ５４
に取り込むことにより、歩進アドレスデータＡＤＤを当
該差のデータに引き戻してこれを加算回路５２に与える
。

これと同時にメモリサイズ超過検出信号ＭＯＶが論理「
１」レベルに立ち上がったことにより（第１４図（Ｅ）
）、アドレス指定回路２３（第４図）のフリップフロッ
プ回路３９がセット動作することにより、データ選択信
号ＡＤのビットデータがｖ、　−ｒ□　Ｊ、　■、　−
ｒ１４に切り換わる。

このときセレクタ３４及び３５の選択モードは第１０図
に示すようにループモードに制御され、かくしてアドレ
ス指定回路２３は先頭アドレス選択レジスタ３１に格納
されている先頭アドレスデータＦＲｊｈ（第７図）のう
ちループアドレスデータＬＡをメモリアドレスデータＭ
ＡＤとして送出する状態に切り換わる。またセレクタ３
５はメモリサイズ選択レジスタ３２に格納されているメ
モリサイズデータＭＺｊｈ（第８図）のうちループサイ
ズデータＬＳをメモリサイズデータＭＳＤとして送出す
る状態になる。

これに加えて続出クロックデータ選択レジスタ３３に格
納されている続出クロックデータＣＬｊｈ（第９図）が
そのままリードクロックデータＲＣＤとして送出される
状態を維持する。

この結果加算回路２５（第３図）を介してエンベロープ
波形メモリ２１に供給されるアドレス信号Ｓ６としてエ
ンベロープ波形メモリ２１のループエンベロープデータ
ＤＬＡｋ　（第５図）の先頭アドレスＬＡ、、を指定す
るメモリアドレスデータＭＡＤが供給される状態になる
。

これと共にアドレス信号Ｓ６としてアドレスカウンタ２
４（第１１図）のレジスタ５４に書き込まれた差データ
に相当するアドレス歩進データＡＤＤが供給され、かく
してエンベロープ波形メモＩ７２１はループエンベロー
プデータＤＬＡｋのうち先頭アドレス信号Ｓ６から差ア
ドレスデータの分だけ歩進したアドレスに記憶されてい
るデータから順次歩進するアドレスに記憶されているル
ープエンベロープデータＤＬＡｋを読み出してエンベロ
ープ波形続出信号Ｓ７として加算回路７２及びセレクタ
７３に供給する状態になる。

やがて差アドレスデータがレジスタ５４に書き込まれた
ことにより加算回路５２の加算出力Ｓ２１が引き下げら
れて減算回路５５のメモリサ・イズ超過検出信号ＭＯＶ
が論理「０」レベルに戻ると、選択信号形成回路６１（
第４図）から送出される選択信号ＳＥＬのビットデータ
がＶＩｌ＝’ＯＪ、■１゜−「１」に戻ることにより、
セレクタ５３の選択モードが第１２図に示すように再度
歩進モードに切り換わり、これによりアドレス歩進パル
スＩＮＣＰによって歩進される加算出力Ｓ２１をセレク
タ５３を介してレジスタ５４に書き込むような動作モー
ドに戻ることにより、エンベロープ波形メモリ２１（第
３図）のアドレス信号Ｓ６としてループエンベロープデ
ータＤＬＡｋを読み出すような動作モードになり、当該
ループエンベロープデータＤＬＡｋでなるエンベロープ
波形読出信号Ｓ７が加算回路７２を介して加算出力Ｓ９
、従ってエンベロープ波形信号Ｓ５として出力される状
態になる。

その結果乗算回路７（第１図）は楽音波形信号Ｓ１に対
してエンベロープ波形メモリ２１に格納されているルー
プエンベロープデータＤＬＡｋに対応スるエンベロープ
係数信号Ｓ２によってエンベロープを付与された楽音信
号データＳ３を形成することによりサウンドシステム９
からループ波形Ｗ２　（第２図（Ａ））をエンベロープ
波形として付与された楽音を発生させる状態になる。

この状態においてレジスタ５４から送出される歩進アド
レスデータＡＤＤに基づいて得られる加算出力Ｓ２１が
ループサイズデータＬＳでなるメモリサイズデータＭＳ
Ｄより大きくなってメモリサイズ超過検出信号ＭＯＶが
第１４図（Ｅ）の時点を目において論理「ｌ」レベルに
立ち上がると、これに応じて選択信号形成回路６１（第
４図）から送出される選択信号ＳＥＬのビット出力がＶ
。

＝’ｌ」、Ｖ＋。−「０」に切り換わり、これによりア
ドレスカウンタ２４のセレクタ５３（第１１図）の選択
モードが第１３図に示すようにリターンモードに切り換
わって減算回路５５の減算出力Ｓ２２をレジスタ５４に
書き込むような動作モードに制御される。

このとき減算出力３２２は、加算出力Ｓ２１の内容、従
って歩進アドレスデータＡＤＤと、ループサイズデータ
ＬＳとの差データを表しており、当該差データを新たな
歩進アドレスデータＡＤＤとしてレジスタ５４に記憶す
るアドレス値を引き下げる。

ところが時点ｔ１３においてメモリサイズ超過検出デー
タＭＯＶが論理「ｌ」レベルに立ち上がったときアドレ
ス指定回路２３（第４図）のフリップフロップ回路３９
は、すでに時点ｔＩ冨において反転動作をしていること
により再度反転動作をすることはなく、従ってアドレス
指定回路２３は引き続き先頭アドレス選択レジスタ３１
（第７図）のループアドレスデータＬＡをメモリアドレ
スデ−タＭＡＤとして送出し、またメモリサイズ選択レ
ジスタ３２（第８図）のループサイズデータＬＳをメモ
リサイズデータＭＳＤとして送出し、さらに続出クロッ
クデータ選択レジスタ３３（第９図）の続出クロックデ
ータＣＬｊｈをリードクロックデータＲＣＤとして送出
する状態を維持する。

従ってエンベロープ波形メモリ２１（第３図）のアドレ
ス信号Ｓ６として、第１４図の時点ｔｌ。

において読み出したメモリアドレスデータＭＡＤと同じ
内容のメモリアドレスデータＭＡＤに対して減算出力Ｓ
２２としてレジスタ５４（第１１図）に書き込まれた差
データにまで引き下げられた歩進アドレスデータＡＤＤ
を加算回路２５において加算したアドレスデータが得ら
れ、　かくしてエンベロープ波形メモリ２１からメモリ
アドレスデータＭＡＤによって指定された先頭アドレス
データ。に基づいて再度ループエンベロープデータＤＬ
Ａｋを読み出してこれをエンベロープ波形読出信号Ｓ７
（第３図）として加算回路７２に送出する状態になる。

この結果エンベロープ波形発生回路５（第１図）は第１
４図の時点ｔ　ｔｓ　〜ｔ　、４ｒＩ１１ニ、ｔイテ１
２　回目のループ波形Ｗ２を読み出すような動作を実行
する。

以下同様にしてアドレスカウンタ２４（第１１図）は減
算回路５５においてメモリサイズ超過検出信号ＭＯＶが
論理「１」レベルに立ち上がるごとにレジスタ５４の記
憶内容を現在の歩道アドレスデータＡＤＤとメモリサイ
ズデータＭＳＤとの差のデータに引き戻す動作を繰り返
す。これにより、エンベロープ波形発生向ＷＩ５はルー
プエンベロープデータＤＬＡｋを繰り返し読み出す動作
を実行することにより、サスティン波形部としてループ
波形Ｗ２を繰り返し形成するようなエンベロープ波形（
第２図（Ａ））を発生して行く。

このようなサスティン波形部のエンベロープ波形発生動
作時に、第１４図の時点ｔ’ｓにおいてキーオフ操作が
されてキーオフパルス信号ＫＯＦＰ（第１４図（Ｄ））
が論理「１」レベルに立ち上がると、選択信号形成回路
６１（第４図）がこれに直ちに応動して選択信号ＳＥＬ
のビット出力をＶ＋ｔ−’ＩＪ　、Ｖ＋ゆ−「１」に切
り換える。このときセレクタ５３の選択モードは第１２
図に示すようにリセットモードに切り換えられ、オール
「０」データをレジスタ５４に書き込み、これにより歩
進アドレスデータＡＤＤを強制的にオール「Ｏ」にクリ
アする。

これと同時にアドレス指定回路２３（第４図）のデータ
選択信号形成回路３６において、キーオン信号ＫＯＮが
論理ｒＱＪレベルに立ち下がったことに基づいてデータ
選択信号ＡＤのピット出力が’／＋　＝　’ＩＪ　、Ｖ
ｏ　−’ＯＪに切り換わり、これに応じてセレクタ３４
及び３５の選択モードが、第１Ｏ図に示すように、リリ
ースモードに切り換えられる。

このときセレクタ３４は先頭アドレス選択レジスタ３１
から送出される先頭アドレスデータＦＲｊｈ（第７図）
のうちリリースサイズデータＲ３をメモリアドレスデー
タＭＡＤとして加算回路２５（第３図）に送出する状態
になり、これによリアドレス信号Ｓ６を、エンベロープ
波形メモリ２１のエンベロープ波形データメモリエリア
ＥＮＶｋ（第５図）のうち、リリースエンベロープデー
タＤＲＡｋの先頭アドレスＲＡ　ｂ　ｏをメモリアドレ
スデータＭＡＤに基づいて指定する状態に切り換えられ
る。

これに加えてセレクタ３５（第４図）は、メモリサイズ
選択レジスタ３２から読み出されているメモリサイズデ
ータＭＺｊｈ（第８図）のうら、リリースサイズデータ
Ｒ３をメモリサイズデータＭＳＤとしてアドレスカウン
タ２４（第１１図）の減算回路５５に送出する状態に切
り換わる。

このとき続出クロックデータ選択レジスタ３３はリード
クロックデータＲＣＤとして続出クロックデータＣＬｊ
ｈ（第９図）を引き続き出力する状態を維持する。

かかる動作と同時に、第１４図の時点ｔ’ｓにおいてキ
ーオフパルス信号ＫＯＦＰが論理ｒｌ、レベルに立ち上
がると、エンベロープ波形発生回路５（第３図）・のセ
レクタ７３に与えられている制画信号ＣＯＮのビットデ
ータがＫＯＦＰ−ｒｌＪ、ＫＯＮＰ＝　ｒＱ、になるこ
とにより、セレクタ７３の選択モードが第１３図に示す
ように取込モードに切り換わる。

このときセレクタ７３はそれまでエンベロープ波形メモ
リ２１から読み出されていたエンベロープ波形読出信号
Ｓ７をレジスタ７４に取り込む動作をする。

ところでこのときセレクタ７３を通じてレジスタ７４に
取り込まれるエンベロープ波形続出信号Ｓ１３の値は、
時点ｔ’ｓ以前においてループ波形Ｗ２を形成するため
にエンベロープ波形メモリ２１から読み出されていたル
ープエンベロープデータＤＬＡｋ　（第５図）のうち時
点ｔ＋ｓ直前のデータであり、これによりループ波形Ｗ
２がキーオフ操作によって打ち切られてなる接続波形Ｗ
２Ｘ（第２図（Ａ））の時点ｔ’ｓにおけるエンベロー
プ波形値がそのままレジスタ７４に書き込まれたことに
なる。

このレジスタ７４のデータは、その後キーオフパルス信
号ＫＯＦＰが論理「０」レベルに立ち下がったとき、セ
レクタ７３（第３図）に与えられている制御信号ＣＯＮ
のビットデータがＫＯＦＰ＝「Ｏ」、ＫＯＮＰ＝「０」
に切り換わってセレクタ７３の選択モードが第１３図に
示すように保持モードに切り換わることにより、セレク
タ７３を通じてレジスタ７４にダイナミックに保持され
る。

このようにしてレジスタ７４に保持されたデータは接続
信号Ｓ８として加算回路７２を通じて加算出力Ｓ９とし
て送出され、これに応じてエンベロープ波形信号Ｓ５は
続いてエンベ、ローブ波形メモリ２１からエンベロープ
波形続出信号Ｓ７として読み出されて来るリリースエン
ベロープデータを当該レジスタ７４の保持データの値か
ら立ち下げて行くような変化を呈する。

すなわち第１４図の時点ｔ’ｓにおいてキーオフパルス
信号ＫＯＦＰが論理「１」レベルに立ち上がった後やが
て論理「０」レベルに立ち下がると、選択信号形成回路
６１（第４図）から送出される選択信号ＳＥＬのビット
出力がメモリサイズ超過検出信号ＭＯＶに基づいてＶ＋
＋−’　ＯＪ　、Ｖｌ＠−「ｌ」に切り換わり、これに
よりセレクタ５３（第１１図）の選択モードが第１２図
に示すように歩進モードに切り換わる。

従ってレジスタ５４の歩進アドレスデータＡＤＤはオー
ル「Ｏ」の状態からアドレス歩進パルスＩＮＣＰが発生
するごとに１番地ずつインクリメントして行き、当該ア
ドレス歩進データＡＤＤによってエンベロープ波形デー
タメモリ２１のリリースエンベロープデータＤＲＡｋ　
（第５図）＠その先頭アドレス長Ａ１１゜から順次１番
地ずつ読み出して行く。

かくしてキーオフパルスＫＯＦＰが論理「Ｏ」に立ち下
がった時点からリリース波形Ｗ３　（第２図（Ａ））を
呈するような加算出力Ｓ９、従ってエンベロープ波形信
号Ｓ５が得られる状態になる。

この状態において加算出力Ｓ９のデータの変化はオフレ
ベル検出回路７１において監視され、加算出力Ｓ９の僅
が消音レベル（すなわち第２図（Ａ）について上述した
ーの（ｄＢ）のレベル）になると、オフレベル検出回路
７１が論理「１」レベルに立ち上がるオフレベル検出信
号ＯＦＬをアドレス指定回路２３の選択信号懲戒回路６
１（第４図）のアンド回路６９に与えることにより、選
択信号５ＥＬ（７）！：”７１−出力をＶｚ＝　’ＯＪ
　、Ｖ＋ｏ＝「０」に切り換える。

このときアドレスカウンタ２４（第１１図）のセレクタ
５３の選択モードは第１２図に示すように保持モードに
なることによりレジスタ５４にオフレベル検出信号ＬＯ
Ｆが発生した時点における歩進アドレスデータＡＤＤを
保持する。

従ってエンベロープ波形メモリ２１から読み出されるエ
ンベロープ波形読出信号Ｓ７は加算出力Ｓ９（従ってエ
ンベロープ波形信号３５）の波形値がＯ（ｄＢ）になる
ような値のまま固定保持される。

このようにして第２図（Ａ）の時点ｔ、について上述し
たように、エンベロープ波形発生回路５から送出される
エンベロープ波形信号Ｓ５は、キ−オフ操作の時点がい
つであっても、常に最後のループ波形Ｗ２Ｘの終端の波
形値からリリース波形Ｗ３を開始させることができ、こ
れにより、リリース波形を滑らかにループ波形に接続す
ることができる。

かくするにつき、リリース波形Ｗ３のエンベロープ波形
データとして１波形分のデータを用意すれば良く、従っ
てエンベロープ波形メモリとしてメモリ容量を小型化し
得る。

以上の動作は第２図（Ａ）について上述したようにサス
ティン波形部分の波形としてループ波形Ｗ２を繰り返し
発生させるようにした場合について述べたが、第２図（
Ｆ）について上述したように、一定レベルのサスティン
波形Ｗ４によってエンベロープ波形部分を形成する場合
には、サスティン波形選択操作子１３を操作することに
より、サスティンセレクト信号発生回路１１のサスティ
ンセレクト信号ＳＵＳを論理ｒＱＪレベルに切り換える
。

この場合、鍵盤２のキーが押鍵操作されたとき第１４図
の時点Ｌｈ＋〜ｔ＋ｚについて上述したと同様にしてア
タック波形Ｗｌ（第２図（Ｆ））を発生するようにアド
レス指定回路２３及びアドレスカウンタ２４が動作する
のに対して、時点ｔ＋ｚにおいてアドレスカウンタ２４
（第１１図）の減算回路５５において論理「１」レベル
のメモリサイズ超過検出信号ＭＯＶが最初に得られるこ
とにより、アドレス指定回路２３（第４図）のデータ選
択信号形成回路３６においてフリップフロップ回路３９
がセット動作することによりセレクタ３４及び３５がル
ープモードに切り換わった状態において、選択信号形成
回路６１から送出される選択信号ＳＥＬのビット出力が
サスティンセレクト信号ＳＵＳが５ＵＳ−ｒｏ」になっ
ていることにより、Ｖ＋＋””ＯＪ　、Ｖｉ。−「０」
になり、この動作についてループ波形Ｗ２を形成する場
合と異なる制御態様でアドレスカウンタ２４のセレクタ
５３を動作させることになる。

すなわちこのときセレクタ５３の選択モードは第１２図
に示すように保持モードに切り換えられ、レジスタ５４
のデータ（すなわちリターンモード時書き込まれた差分
データ）がセレクタ５３を介してダイナミックに記憶さ
れ、これにより歩進アドレスデータＡＤＤが当該差分デ
ータのまま一定値に保持される。

そこでエンベロープ波形メモリ２１（第３図）のアドレ
ス信号３２１はループエンベロープデータＤＬＡｋ　（
第５図）のうち先頭アドレスＬ　Ａ、。

から当該差分データに対応するアドレス分だけ歩進した
アドレスに記憶されているデータがエンベロープ波形続
出信号Ｓ７として読み出される。

かくしてエンベロープ波形信号Ｓ５はキーオフ操作がさ
れるまで波形レベルを固定する値に保持する。

この状態においてやがて第１４図の時点ｔ’ｓにおいて
キーオフ操作がされることによりキーオフパルス信号Ｋ
ＯＦＰが発生すると、選択信号形成回路６１から送出さ
れる選択信号ＳＥＬのビット出力カＶ＋＋−’　Ｉ　Ｊ
　、Ｖｉｏ−’　ＬＪ　ニなることにより、セレクタ５
３（第１１図）の選択モードが第１２図に示すようにリ
セットモードに切り換えられ、これにより第２図（Ａ）
について上述したと同様にしてレジスタ５４の歩進アド
レスデータＡＤＤがオール「０」にクリアされる。

これと共にセレクタ７３（第３図）に与えられる制ｍ（
ｉ号ｃＯＮ（１−／ト出力がＫＯＦＰ＝　ｒｌ、　、Ｋ
ＯＮＰ−ｒＯＪになることにより、キーオフパルス信号
ＫＯＦＰが発生した時点におけるエンベロープ波形続出
信号３１３がレジスタ７４に保持される。その結果レジ
スタ７４から得られる接続信号Ｓ８に対してエンベロー
プ波形続出信号Ｓ７のデータを加算回路７２において加
算することにより、エンベロープ波形信号Ｓ５の波形値
をエンベロープ波形メモリ２１（第５図）のリリースエ
ンベロープデータＤＲＡｋによって減衰させて行くこと
になる。

かくしてサスティンセレクト信号ＳＵＳが論理「０」レ
ベルの切換動作状態にあるときには、第２図（Ｆ）に示
すようにアタック波形Ｗ１が終了した後当該終了した波
高値をそのまま維持することにより一定波形Ｗ４により
サスティン波形部を形式すると共に、キーオフのタイミ
ングで当富亥サスティン波形部の波形値レベルからリリ
ース波形Ｗ３を立ち下がらせるようなエンベロープ波形
を実現し得る。

以上の実施例の構成によれば、サスティン波形部の波形
、すなわちループ・波形Ｗ２又は一定波形値波形Ｗ４に
ついて、そのキーオフ時の波形値に連続的に接続しなが
ら立ち下がるようなリリース波形Ｗ３を形成することが
でき、かくするにつき、リリース波形Ｗ３としてそのキ
ーオフ時点における波形値レベルがいかなる値であって
も１波形分のエンベロープデータを用意するだけで済む
、従ってエンベロープ波形メモリ２１の構成を複雑にす
ることなく滑らかなエンベロープ波形を発生することが
できる。

因に第１５図に示すように、ループ波形Ｗ２Ｘの任意の
時点ｔ。ｙｒ　、Ｌｏｔｓ　、ｔｏｙｓ・・・・・・で
キーオフ操作がされたとき、リリース波形Ｗ３を形式す
るリリースエンベロープデータＤＲＡｋは時点ｔ０□、
ｔｏＦｔ、、ｔｏＦ３・・・・・・におけるループ波形
Ｗ２ＸのループエンベロープデータＤＬＡｋ、、Ｄ　Ｌ
　Ａ　ｋ　ｚ　、Ｄ　Ｌ　Ａ　ｋ　！・・・・・・から
立ち下がるように形成され、これによりリリース波形Ｗ
３を滑らかにループ波形Ｗ２Ｘの終端波形に接続するこ
とができる。

また以上の構成によれば、エンベロープ波形メモリ２１
に格納したエンベロープ波形データを読み出すにつき、
音色選択信号ＴＣに加えてタッチデータＴＤを条件とし
て選択できるようにしたことにより、演奏者のタッチ操
作量に対応して微妙にエンベロープ変化するような楽音
を容易に実現し得る。

〔４〕他の実施例 （１）上述の実施例においては、エンベロープ波形メモ
リ２１に記憶するエンベロープ波形データとしてサンプ
リング波形値をそのまま記憶した場合について述べたが
、当該サンプリング波形値の差分データ、圧縮データの
データ形式で記憶させるようにしても上述の場合と同様
の効果を得ることができる。

（２）上述の実施例においては、エンベロープ波形メモ
リ２１（第５図）の各エンベロープ波形データメモリエ
リアＥＮＶｋ　（ｋ−１〜Ｋ）ごとにアタックエンベロ
ープデータＤＡＡｋ、ループエンベロープデータＤＬＡ
ｋ及びリリースエンベロープデータＤＲＡｋを格納する
ことにより、各エンベロープ波形データメモリエリアＥ
ＮＶｋにそれぞれｌ波形分のアタックエンベロープ波形
、ループエンベロープ波形及びリリースエンベロープ波
形をその順序で並ぶようなアドレスを付して格納するよ
うにした場合について述べたが、アタック、ループ、リ
リースエンベロープデータの格納順序はこれに限らず必
要に応じて変更し得る。

また各エンベロープ波形データメモリエリアＥＮＶｋに
ついて、アタックエンベロープデータＤＡＡｋ、ループ
エンベロープデータＤＬＡｋ及びリリースエンベロープ
データＤＲＡｋのうちのいずれか１つ又は２つを記憶せ
ずに、他のエンベロープ波形データメモリエリアに記憶
されているものを読み出して使用するようにしても良い
（類似したエンベロープ波形をもつ場合には）。

さらに各エンベロープ波形データメモリエリアＥＮＶｋ
に１波形分のアタックエンベロープデータＤＡＡｋ、ル
ープエンベロープデータＤＬＡｋ。

リリースエンベロープデータＤＲＡｋを記憶することに
代えて、１つの波形の一部を記憶することにより、必要
に応じて他のエンベロープ波形データメモリエリアに記
憶されているエンベロープデータ部分と組み合わせて１
つのアタックエンベロープ波形、ループエンベロープ波
形、リリースエンベロープ波形を形式するようにしても
良い。

（３）　　上述の実施例においては、先頭アドレス選択
レジスタ３１、メモリサイズ選択レジスタ３２及び続出
クロックデータ選択レジスタ３３のデータを選択指定す
る条件として、音色選択信号ＴＣに加えてイニシャルタ
ッチデータＴＤを用いるようにした場合について述べた
が、これに加えてアフタタッチデータによって選択でき
るようなデータを予め格納しておき、イニシャルタッチ
操作後アフタタッチ操作をしたときには当該操作時にリ
アルタイム的にエンベロープ波形を切り換えるようにし
ても良い。

（４）上述の実施例においては、エンベロープ波形とし
てアタック波形部に続いてサスティン波形部及びリリー
ス波形部を有するエンベロープ波形を形成するようにし
た場合について述べたが、サスティン波形部をもたずに
アタック波形部を直ちにリリース波形部に接続するよう
な場合等、要は先行するエンベロープ波形部の終端にお
ける波形値と同じ波形値をもつリリース波形を接続する
場合に広くこの発明を適用し得る。

（５）また上述の実施例の場合は持続音系のエンベロー
プ波形を形成する場合にこの発明を適用した実施例を述
べたが、減衰音系のエンベロープを実現する際に、複数
段のデイケイ波形部を有する場合に当該複数のデイケイ
波形部を順次接続して行く場合においても、上述の場合
と同様にしてこの発明を適用し得る。

〔発明の効果〕

上述のようにこの発明によれば、予めエンベロープ波形
メモリに記憶したリリースエンベロープデータを用いて
リリース波形を形成するにつき、リリース開始時のエン
ベロープ波形値を当該リリース波形を接続すべき先行す
るエンベロープ波形の終端における波形値と一致させる
ようにしたことにより、リリース波形として１波形分の
波形データを用意するだけで実用上十分に滑らかなリリ
ースエンベロープ波形を形成することができる。

【図面の簡単な説明】

第１図はこの発明によるエンベロープ波形発生装置を適
用した電子楽器の全体構成を示すブロック図、第２図は
そのエンベロープ波形発生回路５において発生しようと
するエンベロープ波形の説明に供する信号波形図、第３
図は第１図のエンベロープ波形発生回路５の詳細構成を
示すブロック図、第４図は第３図のアドレス指定回路２
３の詳細構成を示すブロック図、第５図は第３図のエン
ベロープ波形メモリ２１の詳細構成を示す路線図、第６
図は第５図のエンベロープ波形メモリ２１に格納するエ
ンベロープ波形データを示す信号波形図、第７図、第８
図及び第９図は第４図の先頭アドレス選択レジスタ３１
メモリサイズ選択レジスタ３２及び続出クロックデータ
選択レジスタ３３の詳細構成を示す路線図、第１０図は
第４図のセレクタ３４及び３５の動作を示す真理値表、
第１１図は第３図のアドレスカウンタ２４の詳細槽゛成
を示すブロック図、第１２図は第１１図のセレクタ５３
の動作の説明に供する真理値表、第１３図は第３図のセ
レクタ７３の動作の説明に供する真理値表、第１４図は
第１図のエンベロープ波形発生回路５のアドレス歩道動
作の説明に供する信号波形図、第１５図はリリース波形
の接続効果の説明に供する信号波形図である。 １・・・・・・電子楽器、２・・・・・・鍵盤、３・・
・・・・押鍵検出回路、４・・・・・・楽音波形発生回
路、５・・・・・・エンベロープ波形発生回路、６・・
・・・・タッチ検出回路、７・・・・・・乗算回路、９
・・・・・・サウンドシステム、２１・・・・・・エン
ベロープ波形メモリ、２２・・・・・・アドレス形成回
路、２３・・・・・・アドレス指定回路、２４・・・・
・・アドレスカウンタ、３１・・・・・・先頭アドレス
選択レジスタ、３２・・・・・・メモリサイズ選択レジ
スタ、３３・・・・・・読出クロックデータ選択レジス
タ、７１・・・・・・オフレベル検出回路、７２・・・
・・・加算回路、７３・・・・・・セレクタ、７４・・
・・・・レジスタ、７５・・・・・・補間器。

Claims (1)

1. 【特許請求の範囲】 エンベロープ波形メモリに予め記憶したエンベロープ波
   形データを読み出してエンベロープ波形信号を形成する
   ようになされたエンベロープ波形発生装置において、 キーオン情報に応じてアタック波形からリリース波形の
   開始時のエンベロープ波形値に至るまでの第１のエンベ
   ロープ波形部を形成する第１のエンベロープ波形発生手
   段と、 上記キーオフ情報に応じて上記第１のエンベロープ波形
   部に続いてリリース波形でなる第２のエンベロープ波形
   部を形成する第２のエンベロープ波形発生手段と を具え、上記第２のエンベロープ波形発生手段はリリー
   スエンベロープ波形データを上記エンベロープ波形メモ
   リから読み出して当該上記リリースエンベロープ波形デ
   ータの先頭値を上記エンベロープ波形値と一致させるよ
   うに補正することにより、第１のエンベロープ波形部に
   続いて第２のエンベロープ波形部を滑らかに接続する ことを特徴とするエンベロープ波形発生装置。