JPH0376088A - イオン打込み磁気バブルメモリ素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はイオン打込み転送路と導体パターンとにより構
成する磁気バブルレプリケート、スワップ機能を有する
ゲート（以下デュアルゲートと略す）に係る。

〔従来の技術〕

イオン打込み転送路と２層のコンダクタパターンとを用
いたレプリケートゲートについては、特開昭５８−１４
６０８６号に示されているように、マイナループコーナ
上の磁気バブルをヘアピン状コンダクタパターンにより
伸長し、２本の並行コンダクタにより分割する方法をと
っている。また、このレプリケートゲートを改良し、ス
ワップゲートの機能を付加したデュアルゲートが特開昭
６２−２６２２９３号において開示されている。

〔発明が解決しようとする課題〕

上記の従来技術によるレプリケートゲート３およびデュ
アルゲート３においては、第２図および第３図に示す様
に、ストリップ磁区を分割するヘアピンコンダクタパタ
ーン５あるいは２本の平行コンダクタパターン５は、バ
ブルを伸長させるヘアピンコンダクタパターン４とほぼ
直交している。

この様にストレッチコンダクタ４と分割コンダクタ５と
が直交していると、第４図（ｃ）に示した誤動作が問題
となる。第４図（ａ）、（ｂ）に爪す様にストレッチコ
ンダクタ４にバブル拡大用ノミ流パルスを流してヘアピ
ンギャップ７のバイアス磁界を下げて伸長したストリッ
プ磁区６を、ストリップ磁区分割用コンダクタ５に分割
用の電流パルスを流してヘアピンギャップ８のバイアス
磁界を上げることによりストリップ磁区６−１と６−２
に分割する。

分割用の電流パルスの振幅が分割に必要な最小の値より
も大きい領域では、また動作バイアス磁界マージンのド
限近くでは、第４図（ｃ）にボす様に分割した後のスト
リップ磁区６−１．６−２が分割用のコンダクタパター
ン５に沿って伸長する誤動作が生じる。この誤動作が生
じるのは、分割用コンダクタパターン５のギャップ８の
部分では電流パルス印加時にバイアス磁界が高くなるが
、ギャップ８の外側には電流パルス印加時にバイアス磁
界が低くなる領域が存在するためであるにの誤動作を防
止する方法としては、ストリップ磁区分割用電流パルス
のパルス幅を現在用いている１００〜１５０ｎｓから２
０〜３０ｎｓと狭くする方法が有効である。すなわち、
分割に要する短い時間だけギャップ８の部分のバイアス
磁界を高くすることにより、その後のストリップ磁区の
伸長誤動作を防止する。

ストリップ磁区が伸長する速度は、２０〜５０ｍ／ｓで
あるから、２０〜３０ｎｓの電流パルスでは０．４〜１
．５μｍ８度しかストリップ磁区が伸長しないので、誤
動作を防止できる。

ところがこの様なパルス幅の狭い電流パルスを用いると
、次の２項の問題点が生ずる。

第１の問題点は、ストリップ磁区分割用の電流パルスの
振幅が１００　ｎ　ｓ　〜１５０　ｎ　ｓでは２００ｍ
Ａであるのに対して、２０〜３０ｎｓでは３００ｍＡと
大きくなる問題である。これは、分割動作時にストリッ
プ磁区６の一部分の幅が狭くなる動作に必要な時間が、
電流パルスの振幅に依存するためである。

単２の問題点は、電流パルスの駆動回路にある。

パルス幅２０〜３０ｎ　ｓの電流パルスを発生する回路
では、立上り、立トリ時間もＩｏｎｓ程度と短くする必
要があるため、パルス幅１００〜１５０ｎｓの場合より
も回路のコストが上昇するという点がある。

本発明は分割用電流パルスのパルス幅が１００〜１５０
ｎｓと大きくても１分割した直後にストリップ磁区６が
伸長する誤動作が生じないレプリケートゲートまたはデ
ュアルゲートを提供することにある。

［ｉｎ！１題を解決するための手段］ 上＆！目的を達成するために、バブルを拡大したストリ
ップ磁区６を分割するためのヘアピンコンダクタパター
ン６または平行コンダクタパターン５を、ストリップ磁
区分割が生じる部分の近傍においてバブル拡大用ヘアピ
ンとほぼ平行に配置したものである。

〔作用〕

磁気バブル分割動作において、まずバブル拡大用のヘア
ピンコンダクタパターン４に電流パルスを流して、ヘア
ピンギャップ７のバイアス磁界を下げることにより、マ
イナループ１のコーナパターン上またはノージャライン
２上に存在する磁気バブルをヘアピンギャップ７の内側
に伸長させストリップ磁区とする。続いてストリップ磁
区分割用コンダクタパターン５に電流パルスを印加し、
分割用コンダクタパターン５のギャップの狭い部分８に
おいてバイアス磁界を＾くすることによりヘアピンギャ
ップ７に伸長したストリップ磁区を２個のストリップ磁
区に分割する。この分割動作において、分割用コンダク
タパターンに印加した電流パルスによって発生する磁界
パルスは、ヘアピンギャップ７の内側、すなわち伸長し
たストリップ磁区が存在する領域ではバイアス磁界が高
くなる向きに加わる。従って分割したストリップ磁区は
それぞれ上下の方向に収縮するだけで、バイアス磁界の
一トがるヘアピンギャップ゛７の外側に移動したり、ま
た不必要な方向に伸長して誤動作することはない。

〔実施例〕

（実施例１） 本発明の第１の実施例を沁１図を用いて説明する。本実
施例のゲートはレプリケートゲートの機能を有するゲー
トであり、第２図に示した従来型のレプリケートゲート
を改良したものである。マイナループ１のコーナパター
ンのティップ部９とメージヤライン２のカスプ１０にそ
のギャップが重なる様にバブル拡大用ヘアピンコンダク
タパターン４を設ける。バブル拡大用コンダクタパター
ン４とは電気的に絶縁する層をはさんでバブル分割用コ
ンダクタパターン５を設ける。コンダクタパターン５は
そのギャップが狭い領域８を有し、かつギャップが狭い
領域８はコンダクタパターン４によって形成されるヘア
ピンギャップ７に近接して配置される。また、コンダク
タパターン４゜５はこのヘアピンギャップ８の近傍にお
いて互にほぼ平行となる様に配置する。

このゲートのバブル分割動作は、ヘアピンコンダクタパ
ターン４にバブル拡大用電流パルスを流してヘアピンギ
ャップ７の中でバブルを伸長することにより始める。伸
長させる磁気バブルはメージヤライン２のカスプｌＯま
たはマイナループｌのコーナのティップ９のいずれかに
存在する。バブル拡大用電流パルスにより伸長したスト
リップ磁区はその両端がティップ９とカスプ１０に存在
する。この状態でストリップ磁区分割用電流パルスをコ
ンダクタパターン５に流す、この電流パルスによりギャ
ップ８の部分にバイアス磁界が高くなる磁界パルスが生
じ、ストリップ磁区は２個に分割される。

この分割動作において、ストリップ磁区のどの部分にお
いても加わる磁界はバイアス磁界が強くなる方向である
ので、従来例の様にストリップ磁区が不必要な方向に伸
長するという誤動作は生じない。

（実施例２） 本発明の第２の実施例を第５図を用いて説明する。本実
施例は第３図に示したデュアルゲートのバブル消去およ
びバブル分割用のコンダクタパターン５を改良したもの
である。マイナループｌのコーナのティップ９とメージ
ヤライン２のカスプ１０との間にそのギャップがまたが
るバブル拡大用ヘアピンコンダクタパターン４を用いて
いる。

このコンダクタパターン４のパターン形状は第３図に示
したデュアルゲートとほぼ同一である。

分割および消去用コンダクタパターンは、実施例１の場
合と同様に、ストリップ磁区を分割するギャップ８の近
傍においてのみギャップ幅を狭くしている。またストレ
ッチコンダクタと分割および消去用コンダクタパターン
はギャップ８の近傍でほぼ平行である。マイナループ１
のコーナパターン上で擬似スワップ動作において磁気バ
ブルを消去するためにコンダクタパターン５の一部を折
り曲げてヘアピンを作っている。またその他の部分では
バブル消去およびストリップ磁区分割時にコンダクタパ
ターンが作る磁界の影響を転送路上の他の磁気バブルに
与えない様にするためにパターン幅を一部分広くしてい
る。

本実施例のゲートの動作は擬似スワップ動作時のバブル
消去以外は実施例１の場合と同様である。

レプリケート動作時には、ヘアピンコンダクタパターン
４によりヘアギャップ７のバイアス磁界が下がる方向に
電流パルスを流すことにより、マイナループコーナのテ
ィップ９上に存在する磁気バブルを伸長させ、ストリッ
プ磁区とする。続いて分割用コンダクタパターンに分割
用電流パルスを流してギャップ８におけるバイアス磁界
を上げ、ストリップ磁区を二つに分割する。

この動作においてストリップ磁区が存在する領域のバイ
アス磁界はすべて強くなるだけであり、ストリップ磁区
が不要な伸長、移動をすることが生じない。

擬似スワップ動作においては、まずマイナループコーナ
上の磁気バブルを電流パルスの印加によりコンダクタパ
ターン５のアナイアレート用ヘアピン部１１で消去する
。続いてメージヤライン２のカスプ１０に存在する書込
みデータに対応する磁気バブルをヘアピンコンダクタパ
ターン４に電流パルスを流してより伸長させストリップ
磁区とする。続けてコンダクタパターン５に電流パルス
を流してギャップ８のバイア不磁界を強めてストリップ
磁区を２個に分割する。この動作はレプリケートの場合
と同様である。

〔発明の効果〕

本発明によれば、イオン打込み素子のストリップ磁区分
割用コンダクタパターンに流れる電流パルスが発生する
パルス磁界により、分割したストリップ磁区が不要な方
向に伸長したり移動したりする誤動作を防止できるので
、イオン打込み素子のレプリケートゲートまたはデュア
ルゲートの動作に必要な電流パルスの振幅およびパルス
幅のマージンを大きくできる効果がある。

【図面の簡単な説明】

第１図、第５図は本発明の実施例を示す磁気バブルメモ
リ素子要部の平面図、第２図は従来のレプリケートゲー
トを示す平【ｍ図、第３図は従来のデュアルゲートを示
す平向図、第４図は従来のレプリケートゲートおよびデ
ュアルゲートにおけるバブル分割時の誤動作を示す平面
図である。 ｌ・・・マイナループ、２・・・メージヤライン、３・
・・マイナループコーナ、４・・・バブル拡大用ヘアピ
ンコンダクタパターン、５・・・分割、消去用コンダク
タパターン、６・・・磁気バブル、７，８・・・ギャッ
プ部、９・・・マイナループコーナ。 茶 図

Claims (1)

【特許請求の範囲】
1. １、メージヤラインを構成するイオン打込み転送路とマ
   イナループを構成するイオン打込み転送路との間に少な
   くとも第１のヘアピンコンダクタパターンと、該第１の
   ヘアピンコンダクタパターンとほぼ平行であり、該第１
   のヘアピンコンダクタパターンから１μｍ以内の距離に
   ある部分を有し、かつ該第１のヘアピンコンダクタパタ
   ーンと絶縁された２本のコンダクタパターンとを含むゲ
   ートを有することを特徴とするイオン打込み磁気バブル
   メモリ素子。