JPH0376311A - パルス幅変調回路 - Google Patents
パルス幅変調回路Info
- Publication number
- JPH0376311A JPH0376311A JP21144689A JP21144689A JPH0376311A JP H0376311 A JPH0376311 A JP H0376311A JP 21144689 A JP21144689 A JP 21144689A JP 21144689 A JP21144689 A JP 21144689A JP H0376311 A JPH0376311 A JP H0376311A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- width modulation
- carrier frequency
- frequency
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 7
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
Landscapes
- Optical Communication System (AREA)
- Inverter Devices (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、キャリア周期逓倍を図ったパルス幅変調信号
を出力するパルス幅変調回路に関するものである。
を出力するパルス幅変調回路に関するものである。
更に詳述すれば、本発明は、デジタル信号をアナログ信
号に変換するＰＷＭ （パルス幅変調）型ＤＡ変換器や
、モーターのデジタル制御用ＰＷＭインバータ等に適用
可能なパルス幅変調回路に関するものである。
号に変換するＰＷＭ （パルス幅変調）型ＤＡ変換器や
、モーターのデジタル制御用ＰＷＭインバータ等に適用
可能なパルス幅変調回路に関するものである。
［従来の技術］
ある一定のキャリア周期に対してオンである時間の比を
定める通常のＰＷＭ方式をデジタル回路で実現する場合
、変換したいデータのビット精度を上げるには、その精
度に比例してシステムクロックの周波数をあげるか、逆
にキャリア周波数を下げなければならない。
定める通常のＰＷＭ方式をデジタル回路で実現する場合
、変換したいデータのビット精度を上げるには、その精
度に比例してシステムクロックの周波数をあげるか、逆
にキャリア周波数を下げなければならない。
一方、ＰＷＭ信号の被駆動回路は、ＰＷＭ信号のキャリ
ア周波数が低すぎると脈流成分が問題となり、逆に高す
ぎると応答特性が問題となる。
ア周波数が低すぎると脈流成分が問題となり、逆に高す
ぎると応答特性が問題となる。
このような理由から、最適なキャリア周波数の範囲は限
定される。そして多くの場合、望ましいキャリア周波数
で実現可能な精度より、変換したいデータの精度の方が
高い。そこでこの問題に対処するために、データを上位
データと下位データの２つに分割し、上位データで通常
のＰＷＭを行ない、下位データを累積してキャリが生じ
たら上位データの再下位ビットに１を加算したパルスを
出力することで解決する方法などが提案されている（特
開昭６２−４２６２０号、特開昭６２−１６［１６２１
号、特開昭６３−５２６９４号他）、シかし、このよう
な方法は回路規模が大きく複雑となってしまうばかりか
凡用性がない。
定される。そして多くの場合、望ましいキャリア周波数
で実現可能な精度より、変換したいデータの精度の方が
高い。そこでこの問題に対処するために、データを上位
データと下位データの２つに分割し、上位データで通常
のＰＷＭを行ない、下位データを累積してキャリが生じ
たら上位データの再下位ビットに１を加算したパルスを
出力することで解決する方法などが提案されている（特
開昭６２−４２６２０号、特開昭６２−１６［１６２１
号、特開昭６３−５２６９４号他）、シかし、このよう
な方法は回路規模が大きく複雑となってしまうばかりか
凡用性がない。
［発明が解決しようとする課題］
よ、って本発明の目的は、上述の点に鑑み、従来問題と
なっていたキャリア周波数とデータ語長とのトレードオ
フを解消したパルス幅変調回路を提供することにある。
なっていたキャリア周波数とデータ語長とのトレードオ
フを解消したパルス幅変調回路を提供することにある。
［課題を解決するための手段］
本発明に係るパルス幅変調回路は、所定のデータ信号を
保持するデータ保持手段と、パルス幅変調信号を発生さ
せるための基準信号を出力する計数手段と、前記計数手
段から出力されるデジタル回路号をビット変換する変換
手段と、前記データ保持手段および前記変換手段から出
力されるデジタル信号を導入してパルス幅変調信号を生
成する比較手段とを具備したものである。
保持するデータ保持手段と、パルス幅変調信号を発生さ
せるための基準信号を出力する計数手段と、前記計数手
段から出力されるデジタル回路号をビット変換する変換
手段と、前記データ保持手段および前記変換手段から出
力されるデジタル信号を導入してパルス幅変調信号を生
成する比較手段とを具備したものである。
また、前記変換回路としてマルチプレクサを用い、該マ
ルチプレクサの入力信号Ｃ，，Ｃ，・・”０ｎ−１と出
力信号Ｑｏ、Ｑ＋ −Ｑｎ−＋の関係を［Ｑｎ−＋Ｑｎ
−ｚ＝ Ｑｏｌ＝ ［Ｃｎ−１ｃｎ−２６＋１Ｃ＋ ｃ
ｏｌ （ｏ＋−０）［Ｑｎ−ＩＱｎ−２・・−ＱＯ］
＝ ［Ｃｎ−−−ｒ＝・ＣＩＣ０Ｃｎ−−・・−ｃｎ−２ｃ
ｎ−、］ （ｏ＜ｉｔ＜ｎ）とすることにより、脈
流成分を最小に実効的キャリア周波数を２１倍すること
ができる。
ルチプレクサの入力信号Ｃ，，Ｃ，・・”０ｎ−１と出
力信号Ｑｏ、Ｑ＋ −Ｑｎ−＋の関係を［Ｑｎ−＋Ｑｎ
−ｚ＝ Ｑｏｌ＝ ［Ｃｎ−１ｃｎ−２６＋１Ｃ＋ ｃ
ｏｌ （ｏ＋−０）［Ｑｎ−ＩＱｎ−２・・−ＱＯ］
＝ ［Ｃｎ−−−ｒ＝・ＣＩＣ０Ｃｎ−−・・−ｃｎ−２ｃ
ｎ−、］ （ｏ＜ｉｔ＜ｎ）とすることにより、脈
流成分を最小に実効的キャリア周波数を２１倍すること
ができる。
［作 用］
本発明の構成によれば、実効的なキャリア周波数を２の
べき乗倍、最大でシステムクロックの１７２倍にまで逓
倍することを可能とする凡用でかつ極めて簡単な回路を
実現することができる。
べき乗倍、最大でシステムクロックの１７２倍にまで逓
倍することを可能とする凡用でかつ極めて簡単な回路を
実現することができる。
［実施例］
以下、実施例に基づいて本発明の詳細な説明する。
第１図は本発明を適用したパルス幅変調回路の全体構成
図である。本実施例は、第１図に示すデータ保持回路１
．リングカウンタ２．マルチプレクサ３．マグニチュー
ドコンパレータ４の各回路により構成される。このマル
チプレクサ３は、その入力信号Ｇｏ、 Ｃ＋・−Ｃｎ−
１及び出力信号Ｑｏ、Ｑ＋・・・Ｑｎ−＋の関係が、ｍ
をある変数として［Ｑｎ−ＩＱｎ−２・・・ＱＯＩ − ［Ｃ１１−重Ｃｎ−１・・Ｃ＋ Ｃｏｌ
（Ｉｌ＝０） （２ａ）［
Ｑｎ−ＩＱｒｌ−２＝・ｑｏｌ ＝ ［Ｃｎ−＋ａ−１””ＣＩＣ０Ｃｎ−１１１””ｃｌｌ
−２Ｃｎ−１］ （０＜ｍ＜ｎ） （２ｂ）で表
わされるものである。動作原理は、データ保持回路１で
保持される変換したいデータとマルチプレクスされたリ
ングカウンタ２の値をマグニチュードコンパレータ４で
比較し、その結果なＰＷＭ信号とするものである。ここ
でマルチプレクサ３によるリングカウンタ２のビットの
入れ換えを省略すると、単に通常のＰＷＭが行われる。
図である。本実施例は、第１図に示すデータ保持回路１
．リングカウンタ２．マルチプレクサ３．マグニチュー
ドコンパレータ４の各回路により構成される。このマル
チプレクサ３は、その入力信号Ｇｏ、 Ｃ＋・−Ｃｎ−
１及び出力信号Ｑｏ、Ｑ＋・・・Ｑｎ−＋の関係が、ｍ
をある変数として［Ｑｎ−ＩＱｎ−２・・・ＱＯＩ − ［Ｃ１１−重Ｃｎ−１・・Ｃ＋ Ｃｏｌ
（Ｉｌ＝０） （２ａ）［
Ｑｎ−ＩＱｒｌ−２＝・ｑｏｌ ＝ ［Ｃｎ−＋ａ−１””ＣＩＣ０Ｃｎ−１１１””ｃｌｌ
−２Ｃｎ−１］ （０＜ｍ＜ｎ） （２ｂ）で表
わされるものである。動作原理は、データ保持回路１で
保持される変換したいデータとマルチプレクスされたリ
ングカウンタ２の値をマグニチュードコンパレータ４で
比較し、その結果なＰＷＭ信号とするものである。ここ
でマルチプレクサ３によるリングカウンタ２のビットの
入れ換えを省略すると、単に通常のＰＷＭが行われる。
ところがリングカウンタ２の値に対しマルチプレクサ３
で（２ｂ）式で示されたビットの入れ換えを行うと、脈
流を最小にキャリア周波数は２”倍される。
で（２ｂ）式で示されたビットの入れ換えを行うと、脈
流を最小にキャリア周波数は２”倍される。
この事実から、本実施例ではｍを適当に選ぶことでキャ
リア周波数を実際の用途に即した周波数にソフト的に設
定できる他、特に従来困難であった高いビット精度の変
調に対しても、システムクロックの周波数を上げること
なくキャリア周波数を任意の高さに保つことで実現が可
能となる。
リア周波数を実際の用途に即した周波数にソフト的に設
定できる他、特に従来困難であった高いビット精度の変
調に対しても、システムクロックの周波数を上げること
なくキャリア周波数を任意の高さに保つことで実現が可
能となる。
第２図は第１図示の構成をより具体化した回路図であり
、４ビツトのＰＷＭ回路を示す。第２図において、１は
データ保持用の４ビットＤ−ＦＦ（Ｄ型フリップフロッ
プ）、２は基準カウンタ（アップカウンタ）、３はマル
チプレクサ、４はマグニチュードコンパレータ、５は出
力同期用のＤ−ＦＦである。
、４ビツトのＰＷＭ回路を示す。第２図において、１は
データ保持用の４ビットＤ−ＦＦ（Ｄ型フリップフロッ
プ）、２は基準カウンタ（アップカウンタ）、３はマル
チプレクサ、４はマグニチュードコンパレータ、５は出
力同期用のＤ−ＦＦである。
本実施例では、保持されているデータの値とマルチプレ
クサされた基準カウンタの値を比較することにより、Ｐ
ＷＭ信号が生成される。マルチプレクサ３の入出力関係
を ［ＱｓＱ２Ｑ＋Ｑｏ］ ＝ ＩＣ３０２ＣＩＧＯ］
（３ａ）とすると、通常のＰＷＭが行われ
る（３ａ）、これに対し ［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［（：２Ｃ＋ＣｏＣｓ１
（３ｂ）とすると、キャリア周波数
は本来の２倍になる（３ｂ）。さらに ［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［ＣＯＣｌＣ２Ｃ５］
（３ｃ）［ＱａＱ２Ｑ＋Ｑｏｌ ＝ ［Ｃ
ＯｌＣ２Ｃ５］ （３ｄ）とすると、キ
ャリア周波数はそれぞれ本来の４倍（３ｃ）、 ８倍（
３ｄ）になる。
クサされた基準カウンタの値を比較することにより、Ｐ
ＷＭ信号が生成される。マルチプレクサ３の入出力関係
を ［ＱｓＱ２Ｑ＋Ｑｏ］ ＝ ＩＣ３０２ＣＩＧＯ］
（３ａ）とすると、通常のＰＷＭが行われ
る（３ａ）、これに対し ［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［（：２Ｃ＋ＣｏＣｓ１
（３ｂ）とすると、キャリア周波数
は本来の２倍になる（３ｂ）。さらに ［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［ＣＯＣｌＣ２Ｃ５］
（３ｃ）［ＱａＱ２Ｑ＋Ｑｏｌ ＝ ［Ｃ
ＯｌＣ２Ｃ５］ （３ｄ）とすると、キ
ャリア周波数はそれぞれ本来の４倍（３ｃ）、 ８倍（
３ｄ）になる。
マルチプレクサ３を通して出力されるカウンタの値およ
びデータの値を５としたときのＰＷＭ信号の例を第３図
に示す。これらカウンタの動作は、与えられたキャリア
周波数において脈流成分を最小にする理想的な動作であ
る。また、この回路は、いつデータ保持回路１のデータ
を書き換えても、直ちに対応するＰＷＭ信号を出力する
優れた特性をも兼ね備えている。
びデータの値を５としたときのＰＷＭ信号の例を第３図
に示す。これらカウンタの動作は、与えられたキャリア
周波数において脈流成分を最小にする理想的な動作であ
る。また、この回路は、いつデータ保持回路１のデータ
を書き換えても、直ちに対応するＰＷＭ信号を出力する
優れた特性をも兼ね備えている。
ところでマルチプレクサ３を
［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［ＣＯＣｌＣ２Ｃ５］
（４ａ）［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［
ＣＯＣｌＣ２Ｃ５］ （４ｂ）として
も、前述と同様キャリア周波数はそれぞれ４倍、８倍と
なるが、低周波リプルが存在し最適な変調方法とはいえ
ない（第４図参照）。
（４ａ）［Ｑ３Ｑ２ＱＩＱＯ］ ＝ ［
ＣＯＣｌＣ２Ｃ５］ （４ｂ）として
も、前述と同様キャリア周波数はそれぞれ４倍、８倍と
なるが、低周波リプルが存在し最適な変調方法とはいえ
ない（第４図参照）。
［発明の効果］
以上説明したとおり、本発明によれば、非常に簡単な回
路により実効的なキャリア周期を２のべき乗倍、最大で
システムクロック周期の１７２倍まで逓倍することがで
きる。このことにより、たとえばＰＷＭを０／＾変換器
として使用する場合、ＰＷＭの被駆動回路が十分高速な
スイッチング特性を有しているならばキャリア周波数を
最大にすることでスイッチングの歪をはるか高周波へ追
いやることができる。このときデータの精度は原理的に
は何ビットでも構わない。但し、変換できる精度と周波
数は反比例する。また、データの書換えは本回路と非同
期で行なえ、書換え周期がシステムクロックの１７２倍
ならばＰＷＭ出力は１ビツトの精度、１７４倍なら２ビ
ツト、ｌ／８倍なら３ビツト・・・１／２°倍ならｎビ
ットの精度と常に最高の精度を有する。
路により実効的なキャリア周期を２のべき乗倍、最大で
システムクロック周期の１７２倍まで逓倍することがで
きる。このことにより、たとえばＰＷＭを０／＾変換器
として使用する場合、ＰＷＭの被駆動回路が十分高速な
スイッチング特性を有しているならばキャリア周波数を
最大にすることでスイッチングの歪をはるか高周波へ追
いやることができる。このときデータの精度は原理的に
は何ビットでも構わない。但し、変換できる精度と周波
数は反比例する。また、データの書換えは本回路と非同
期で行なえ、書換え周期がシステムクロックの１７２倍
ならばＰＷＭ出力は１ビツトの精度、１７４倍なら２ビ
ツト、ｌ／８倍なら３ビツト・・・１／２°倍ならｎビ
ットの精度と常に最高の精度を有する。
また、本発明をモーター制御用ＰＷＭインバータに適用
する場合、キャリア周波数はふつう可聴周波数以上でド
ライバのスイッチング特性が問題とならない程度とする
必要がある。そのため、従来のＰＷＭではデータの精度
とシステムクロック周波数との間に制約が生じていたが
、本発明ではキャリア周波数を任意の高さに逓倍できる
ため、これらの制約がなくなり、様々な特性のシステム
へ柔軟に対応できる。
する場合、キャリア周波数はふつう可聴周波数以上でド
ライバのスイッチング特性が問題とならない程度とする
必要がある。そのため、従来のＰＷＭではデータの精度
とシステムクロック周波数との間に制約が生じていたが
、本発明ではキャリア周波数を任意の高さに逓倍できる
ため、これらの制約がなくなり、様々な特性のシステム
へ柔軟に対応できる。
第１図および第２図はそれぞれ本発明の一実施例を示す
ブロック図、 第３図および第４図は本実施例の動作を説明するための
波形図である。 ・・・データ保持回路、 ・・・リングカウンタ、 ・・・マルチプレクサ、 ・・・マグニチュード・ コンパレータ。 第２図 ＷＭ 第４図
ブロック図、 第３図および第４図は本実施例の動作を説明するための
波形図である。 ・・・データ保持回路、 ・・・リングカウンタ、 ・・・マルチプレクサ、 ・・・マグニチュード・ コンパレータ。 第２図 ＷＭ 第４図
Claims (1)
- 【特許請求の範囲】 １）所定のデータ信号を保持するデータ保持手段と、パ
ルス幅変調信号を発生させるための基準信号を出力する
計数手段と、前記計数手段から出力されるデジタル信号
をビット変換する変換手段と、前記データ保持手段およ
び前記変換手段から出力されるデジタル信号を導入して
パルス幅変調信号を生成する比較手段とを具備したこと
を特徴とするパルス幅変調回路。 ２）前記変換回路としてマルチプレクサを用い、該マル
チプレクサの入力信号Ｃ＿０、Ｃ＿１・・・Ｃ＿ｎ＿−
＿１と出力信号Ｑ＿０、Ｑ＿１・・・Ｑ＿ｎ＿−＿１の
関係を［Ｑ＿ｎ＿−＿１Ｑ＿ｎ＿−＿２・・・Ｑ＿０］
：［Ｃ＿ｎ＿−＿１Ｃ＿ｎ＿−＿２・・・Ｃ＿１Ｃ＿０
］（ｍ＝０）［Ｑ＿ｎ＿−＿１Ｑ＿ｎ＿−＿２・・・Ｑ
＿０］＝［Ｃ＿ｎ＿−＿ｍ＿−＿１・・・Ｃ＿１Ｃ＿０
Ｃ＿ｎ＿−＿ｍ・・・Ｃ＿ｎ＿−＿２Ｃ＿ｎ＿−＿１］
（０＜ｍ＜ｎ）とすることにより、脈流成分を最小に実
効的キャリア周波数を２＾ｍ倍することを特徴とした請
求項１に記載のパルス幅変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211446A JP3029625B2 (ja) | 1989-08-18 | 1989-08-18 | パルス幅変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1211446A JP3029625B2 (ja) | 1989-08-18 | 1989-08-18 | パルス幅変調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0376311A true JPH0376311A (ja) | 1991-04-02 |
| JP3029625B2 JP3029625B2 (ja) | 2000-04-04 |
Family
ID=16606087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1211446A Expired - Fee Related JP3029625B2 (ja) | 1989-08-18 | 1989-08-18 | パルス幅変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029625B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0597687A1 (en) * | 1992-11-12 | 1994-05-18 | NCR International, Inc. | Method and apparatus for generating sound in a digital computer |
| US6310913B1 (en) | 1996-05-20 | 2001-10-30 | Asahi Kasei Kabushiki Kaisha | Circuit and method for modulating pulse width |
| US6960670B2 (en) | 2001-06-19 | 2005-11-01 | Nippon Shokubai Co., Ltd. | Method for production of maleic anhydride |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3995160B2 (ja) | 2001-12-26 | 2007-10-24 | 正二郎 加藤 | ゴルフ用パター練習ボール器具 |
-
1989
- 1989-08-18 JP JP1211446A patent/JP3029625B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0597687A1 (en) * | 1992-11-12 | 1994-05-18 | NCR International, Inc. | Method and apparatus for generating sound in a digital computer |
| US6310913B1 (en) | 1996-05-20 | 2001-10-30 | Asahi Kasei Kabushiki Kaisha | Circuit and method for modulating pulse width |
| US6960670B2 (en) | 2001-06-19 | 2005-11-01 | Nippon Shokubai Co., Ltd. | Method for production of maleic anhydride |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3029625B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5337338A (en) | Pulse density modulation circuit (parallel to serial) comparing in a nonsequential bit order | |
| JPS6143899B2 (ja) | ||
| JPS6131658B2 (ja) | ||
| JPH0783267B2 (ja) | ２進信号をこれに比例する直流信号に変換する装置 | |
| JPH05206957A (ja) | シグマデルタ変換器の分割フィルタ及び同前を用いるアナログ／ディジタル変換器 | |
| US5812831A (en) | Method and apparatus for pulse width modulation | |
| EP1318604A1 (en) | Digitally programmable converter for reducing the duty cycle range of a pulse-width modulation code | |
| JPS6222289B2 (ja) | ||
| JPH0821859B2 (ja) | Ｄ／ａ変換方式 | |
| JP3029625B2 (ja) | パルス幅変調回路 | |
| JP2001077692A (ja) | Ｄ／ａ変換回路 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JP2000183741A (ja) | Ａｄ変換回路 | |
| JPH07135469A (ja) | Ｄ／ａ変換器 | |
| JPH0451614A (ja) | パルス発生回路 | |
| JPH10308671A (ja) | Ｐｗｍ回路／加重回路併用式デルタシグマ型ｄ／ａ変換装置 | |
| JPH07231225A (ja) | 任意波形発生器 | |
| US4470019A (en) | Rate multiplier square root extractor with increased accuracy for transmitter applications | |
| JPH05283937A (ja) | デジタル発振回路 | |
| JPH0334626A (ja) | Ｄ／ａ変換装置 | |
| JPH01241224A (ja) | デジタルアナログ変換器 | |
| KR950002302B1 (ko) | 디지탈-아날로그 변환기 | |
| JPS62166621A (ja) | デジタルアナログ変換器 | |
| WO2000001075A1 (en) | Digital-to-analog converter using first order sigma-delta modulation | |
| JPH06152426A (ja) | Ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |