JPH0376346A - 振幅偏移キーイング信号の復調装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は復調回路に関し、特に振幅偏移キーイング（
以下ＡＳＫと書く）により変調した搬送波信号に位相同
期させられた局部クロー７り信号を発生させるディジタ
ル位相同期ループ回路に関する。−たびこのような位相
同期クロック信号が発生させられると、この信号はＡＳ
Ｋ信号を正確に復調するために有効に用いることができ
る。

［従来の技術］ 最近の交信チャネルは、一つの個所から他の個所へ搬送
波信号上の情報を送るために種々の変調方式を利用する
０例えば一つの通常の変調方式は振幅変調（以下ＡＭと
書く）である、ＡＭ信号は搬送波信号の振幅が転送しよ
うとうする情報の関数として変化するような信号である
。転送しようとする情報が２進形ですなわち二つの可能
な値のうちの一つを有して８えちれる場合には、ＡＭ搬
送波信号は送信しようとする特定の２進情報に依存して
二つの振幅のうちの一つを取る。従って２進情報が１で
あるか又はＯであるとして記述できる場合には、このよ
うな２進情報により変調されたＡＭ搬送波信号は、ｌの
転送に対応して第１のピーク振幅を取り、Ｏの転送に対
応して第２のピーク振幅を取る。

２進ＡＭ変調の一つの特殊形式は、搬送波信号の二つの
振幅の一方を既知の値とし二つの振幅のうちの他方をゼ
ロとすることからなる。このような場合には例えばｌの
転送は搬送波信号の存在により示され、Ｏの転送は搬送
波信号の欠落により示される。（これらの役割は勿論逆
にすることができ、そのときｌは搬送波信号の欠落によ
り示され、Ｏは搬送波信号の存在により示される。）こ
のような変調方式は振幅偏移キーイング（Ａ　Ｓ　Ｋ）
の単純な形であり、ＡＳＫでは搬送波信号の振幅が一つ
の値とゼロとの間で偏移する。すなわち転送される２進
情報が一つの値と他の値との間で偏移するときに、搬送
波信号がキーオン又はキーオフされる。

ＡＳＫはずっと前からその単純性のゆえに多くの用途に
対して有利な形式の変調であった。最近では植え込まれ
た装置の遠隔測定技術において、植え込み可能ペースメ
ーカとこれに対応する外部の（植え込まれていない）プ
ログラマとの間のような、植え込み可能な装置と植え込
み不可能な装置との間に存在する限られた帯域幅チャネ
ルを経由して効率よく（低いＳＮ比で）高いビットレー
トを転送できるようにするために、＆２進形変調の使用
が提案されている。それについては本出願人の審査中の
特許出願明細書、通し番号第０７／３９１０８０号、１
９８９年８月８１１出願、名称「植え込み可能な装置の
ための高速ディジタル遠隔測定装置（旧ｇｈ　５ｐｅｅ
ｄ　Ｄｉｇｉｔａｌ　ＴｅｌｅｍｅｔｒｙＳ７ｓｔｅｍ
　ｆｏｒ　Ｉｍｐｌａｎｔａｂｌｅ　Ｄｅｖｉｃｅ　）
　Ｊを参照されたい、前記特詐出ｍｌ明細書に記載のよ
うに、複２進符号化信号の受信によりそれからディジタ
ルデータ情報を抽出するために復調しなければならない
ＡＳＫ信号が生じる。この種のＡＳＫ信号は１例えばダ
イオード、抵抗器及びコンデンサから成る非常に簡単で
経済的な受動性復調回路を用いて、同期せずに復調する
ことができるので有利である。単純性及び低コストが植
え込み可能な装置と共に用いられる復調回路のために非
常に望ましい特性であるけれども、この種の植え込み可
能なデバイスの技術が要求する低いビット誤り率のゆえ
に、残念ながらこの種の非同期復調は一般に高ビットレ
ートの植え込み可能な装置に用いるのには適していない
、従って低いビット誤り率でＡＳＫ信号を容易に正確に
かつ経済的に復調することができる簡単な同期復調方式
が、植え込み可能な装置技術に必要である。（ビット誤
り率は。

ディジタル情報が一つの個所から他の個所へ送られると
きに、幾つの誤りが起こるかということの尺度である。

低いビット誤り率は少ない誤りの発生を示し、信頼でき
る送信のために望ましい、）ビットＡＭ誤り率を同期復
調方式を用いて著しく改善できることが、遠隔測定技術
においてよく知られている。同期復調方式では受信搬送
波信号に位相同期させられたノイズの無い局部クロック
信ｔ；カ発生させられる０位相同期とは１局部り。ツク
信号の周波数が搬送波信号の周波数と同じであるか又は
整数的に関係づけられていること、及び一般にデータ遷
移で測定されるクロック信号の位相が一般に搬送波信号
のゼロ交差で測定される搬送波信号の位相に対して一定
の知られた関係に維持されるということを意味する。搬
送波信号に位相同期させられたノイズの無いクロック信
号を用いれば、従来の技術により同期復調器を容易に利
用することができる０通常同期復調器はアナログ入力端
に受信信号を与えられ、またディジタル入力端に再生ク
ロック信号を与えられる乗算器である。

位相同期クロック信号は一般に位相同期ループ（以下Ｐ
ＬＬと書く）を用いて発生させられる。

ＰＬＬは制御信号に比例する周波数を有する局部クロッ
ク信号を発生させる電圧制御発振器（以下ｖＣＯと書く
）を備える。クロック信号と搬送波信号との間の位相誤
差は位相検出器回路で測定される。そして得られる位相
誤差信号が二つの信号の間の位相誤差を最小にする量だ
けＶＣＯの周波数を変更するための制御電圧として用い
られ、それにより搬送波信号に対してクロック信号を位
相同期させる。（クロック信号の周波数の瞬時の変化が
その位相を変化させることに注意すべきである。） ＡＳＫ信号に関連する問題の一つ、及び同期検出が用い
られるときでさえ容認できないほど高いビット誤り率を
もたらす主な問題は、ＡＳＫ信号は搬送波信号が存在し
ない長い数列を含むおそれがあるということである。す
なわち例えばもし搬送波信号の存在によりデイジットの
１が表され、搬送波信号の欠落によりデイジットの０が
表されるならば、またもしディジタル語ｔｏｉｏｏｏｏ
ｏがＡＳＫ変調を用いて転送されるならば、転送される
語の８分の５が搬送波信号無しで表される。この時間中
はＰＬＬ又は等価の回路が実際上搬送波信号が存在しな
いのに同期させるべき搬送波信号を探す、従って搬送波
信号が存在していないこのような時間中に局部的に発生
させられるクロック信号は、ノイズに同期してクロック
信号を乱しデータのビット時間に対して誤った位相関係
を取らせ、それにより与えられるビット値に関して正し
くないＨ断をもたらす。

搬送波信号の無い長い数列により生じる問題を克服する
ために、従来技術はこのような数列を避ける変調方式を
用いることを提案している０例えば周波数偏移キーイン
グ（以下ＦＳＫと書く）及び／又は位相偏移キーイング
（以下ＰＳＫと書く）は、１を表しているか又は０を表
しているかに無関係に搬送波信号中に遷移を含む、従っ
て搬送波信号が常に存在し、ＰＬＬは常にクロック信号
を位相同期させることができるデータ遷移を有する。し
かし残念ながら成る種の用途、例えば植え込み可能な装
置に対してはＦＳＫ又はＰＳＫ変調は望ましくない、な
ぜならば例えばこれらの形式の変調を用いると、交信チ
ャネルの利用可能な帯域幅のためにデータの有効な転送
が不可能となるからである。他の用途に対してはＦＳＫ
又はＰＳＫ変調は送信チャネルのために望ましいけれど
、それにもかかわらず本出願人の関連特許出顔明細書「
植え込み可能な装置のための高速ディジタル遠隔測定装
５１　（Ｈｉｇｈ　５ｐｅｅｄ　ＤｉｇｉｔａｌＴｅｌ
ｅｓ＋ｅｔｒ７　’Ｊｙｓｔｅｍ　ｆａｒ　Ｉｍｐｌａ
＋５ｔａｂｌｅ　Ｄｅｖｉｃｅ　）　Ｊに示すように、
複２進符号化方式を用いて符号化されるときの受信デー
タの処理は、やはり復調しなければならないＡＳＫ信号
に帰着する。従ってＡＳＫ信号が用いられるか又はさも
なければ転送される信号の処理のために必要となるよう
な用途に対して、必要となるものは搬送波信号の存在し
ない長い連続部（例えば幾つかの連続するビット）によ
り不利に影響されない同期復調装置である。

ＡＳＫ信号内に搬送波信号の存在しない長い連続部の問
題に対する別の解決策は、同じ値の一つ又は二つを超え
るビットを連続して送信することを許さないビット符号
化方式を用いることである。この種の符号化方式は従来
技術において詳述されており、ビット誤り率を明らかに
改善するために比較的精巧な交信チャネルで一般に用い
られている。しかしながらこの種の改善は比較的複雑な
符号化装置及び復号装置を使用して初めて達成される。

単純性及び低コストが使用される回路の形式に影響する
主要因であるような植え込み可能な装置技術に対しては
、このような複雑かつ精巧なビット符号化方式は一般に
実用的でない、それゆえに必要なものは、送信データ内
に起こるおそれのある連続するｌ又はＯの数を制限する
特別な符号化方式に依存しない筒中なかつ信頼性のある
同期復調装置である。

［発明が解決しようとする課題１ この発明の目的は、前記及びその他の要求に対処する簡
単な二次のサンプルホールド・ディジタル位相同期ルー
プを提供することにある。

［１１！！８を解決するための手段］ 上述の目的を達成するため、この発明によれば、ＡＳＫ
搬送波信号が存在する間はＡＳＫ変調された搬送波信号
に同期させられたクロック信号が供給される。ＡＳＫ搬
送波信号が存在しないとき例えばすべて０の長い連続部
の間は、発生するクロック信号がノイズに位相同期しよ
うとはしないで最後に生じた搬送波信号の周波数で惰走
する。

この発明に基づくサンプルホールド・ディジタル位相同
期ループは、（ａ）局部クロック信号を発生させる２進
制御ディジタル発振器と、（ｂ）２進制御ディジタル発
振器を制御するパルス発生器と、（ｃ）局部クロック信
号と搬送波信号との間の位相差又は位相誤差を測定する
位相検出回路と、（ｄ）もし搬送波信号の振幅が所定の
しきい値を超えるならば１局部クロック信号の各サイク
ル中に少なくとも一度測定された位相差をサンプリング
するサンプリング回路と、（ｅ）サンプリングされた位
相誤差を積分し、パルス幅を制御するために、得られた
積分出力をパルス発生器に与える積分器回路とを備える
。もしサンプリングされた位相誤差が積分器の入力端に
与えられないならば１例えば搬送波信号の振幅が所定の
しきい値を超えないときには、積分器はその入力端に現
れる最後にサンプリングされた位相誤差から決定される
レベルにその出力を維持（保持）する。

動作時に位相検出器は搬送波信号の位相と局部クロック
信号の位相との間の差を測定する。搬送波信号のＡＭ復
調信号の振幅を検査することにより測定されて、搬送波
信号の振幅が所定のしきい値レベルを超えるときには、
位相検出器出力がサンプリングされて積分器回路へ送ら
れ、積分器回路で位相差が積分される。そして積分器回
路の出力がパルス発生器に与えられてパルス発生器のパ
ルス幅（負荷率）を変化させ、このパルス輻変化が、局
部クロック信号と搬送波信号との間の位相誤差を最小に
する方向へ、局部クロック信号の位相を偏移させる。搬
送波信号の振幅が所定のしきい値レベルより小さいとき
には１位相検出器出力はサンプリングされないでその出
力は大地へ放電される。このような場合には積分器回路
の出力は最後の位相検出器サンプルから得られた値に維
持される。

有利なａｔでは、位相誤差のサンプリングされた値を表
す積分器回路の出力が、パルス発生器に与えられる制御
信号として働く、従ってパルス発生器は、サンプリング
された位相誤差に比例する負荷率を有するパルス幅を発
生させる。負荷率が５０％より大きいときには局部クロ
ック信号はその位相を一つの方向へ偏移させる。負荷率
が５０％より小さいときには局部クロック信号はその位
相を別の方向へ偏移させる。負荷率が５０％に等しいと
きには局部クロック信号はその現在の位相を維持する。

積分器、パルス発生器、ディジタル発振器及びその他の
部分は二次のアナログ／ディジタルＰＬＬから説明され
る。公知のディジタルＰＬＬは一般に一次である０例え
ばホームズ（Ｈｏｌｍｅｓ、　Ｊ、に、）の論文、「二
次の全ディジタル位相同期ループ（Ａ　５ｅｃｏｎｄ　
ＯｒｄｅｒＡｌｌ−Ｄｉｇｉｔａｌ　Ｐｈａｓｅ−Ｌｏ
ｃｋｅｄ　Ｌｏｏｐ　）　Ｊ　、アイトリプルイー　ト
ランザクションズ（ＩＥＥＥ　Ｔｒａｎｇ、　）通信編
、１９７４年１月、第６２〜６８ページ参照、しかしな
がらこの公知の二次ＰＬＬは、植え込み可能な装置分野
のような多くの比較的簡単な用途に対して実用化するに
はあまりに複雑かつ高価すぎる。従って簡単な二次ＰＬ
Ｌが必要である。

この発明は、ＡＳＫデータ信号が植え込み可能な装置又
は植え込み不可能な装置のうちの一つで受信されるよう
な、植え込み可能な装置と植え込み不可能な装置との間
に確立される交信チャネルに用いるのに理想的に適して
いる。゛この種の交信チャネルでは、第１の２進状態が
搬送波信号の存在によりＡＳＫデータ信号信号待され、
第２の２進状態が搬送波信号の欠落によりＡＳＫデータ
信号信号待される。従ってこの発明に基づく復調装置を
用いてＡＳＫデータ信号を復調することが必要となる。

上記の復調装置はこの発明の一構成によれば、ａ）前記
搬送波信号が前記ＡＳＫ信号信号弁在するときに、前記
ＡＳＫデータ信号の搬送波信号に位相同期させられ、ま
た前記搬送波信号が前記ＡＳＫデータ信号から欠落して
いるときに、前記ＡＳＫ信号信号弁後に存在した搬送波
信号に対し位相同期させられたクロック信号の発生装置
を備え、 ｂ）前記受信されたＡＳＫデータ信号が第１の２進状態
を示すならば、前記クロック信号の幾つの周期に対して
前記第１の２進状態が継続するかを測定し、また前記受
信されたＡＳＫデータ信号が第２の２進状態を示すなら
ば、前記クロック信号の幾つの周期に対して前記第２の
２進状態が継続するかを測定するために、前記クロック
信号と同期させられた判断装置を備える。この種の装置
を用いれば、すなわち搬送波信号に位相同期させられた
クロック信号を用いれば、ＡＳＫデータ信号信号待号化
された２進ビットのデータストリームを容易かつ正確に
導出することができるので有利である（ここで各２進ビ
ットは前記ＡＳＫデータ信号が前記第１又は第２の２進
状態を取る間に経過する前記搬送波信号の所定数の周期
から成る）。

この発明の別の構成は、振幅変ｍ　（ＡＭ）された搬送
波信号に位相同期させられたクロック信号ｆｆｉ生装置
を備えるということができる。この４Ｉ成によればこの
発生装置は。

ａ）前記搬送波信号の周波数にほぼ等しい周波数を有す
る局部クロック信号発生装置を備え、前記局部クロック
信号の周波数が制御信号により制御されてｙＡ節可能で
あり、 ｂ）前記搬送波信号と前記局部クロック信号との間の位
相誤差を検出する位相検出器装置を備え、、ｃ）もし前
記ＡＭ搬送波信号の平均振幅が所定の値を超えるならば
、前記搬送波信号の各周期中に少なくとも一度前記位相
検出器装置により検出される位相誤差をサンプリングし
、もし前記ＡＭ搬送波信号の平均振幅が前記所定の値よ
り小さいならば１位相誤差をサンプリングしないサンプ
リング装置を備え、 ｄ）前記サンプリング装置から得られ最後にサンプリン
グされた位相誤差を積分（加算）シ、前記サンプリング
装置が前記入力信号と前記クロック信号との間の位相誤
差を再びサンプリングするまで、得られたサンプル位相
誤差の積分器を保持する積分装置を備え、それにより前
記積分装置の出力信号が前記積分装置の入力端に与えら
れた最後のサンプル位相誤差の積分値から成り、ｅ）＃
記制御信号を発生させるために前記積分装置の前記出力
信号に応答する装置を備え、前記局部クロック信号と前
記ＡＭ搬送波信号との間の位相誤差を最小にする方向へ
クロック信号の周波数を調節するために、前記制御信号
が前記局部クロック信号発生装置に与えられる。このよ
うな装置の場合にはそれにより前記局部クロック信号は
、前記ＡＭ搬送波信号の平均振幅が前記所定のレベルを
超えるときにＡＭ搬送波信号に位相同期させられた周波
数を取り、前記平均振幅が前記所定のレベルより小さい
ときに前記所定のレベルを超える平均振幅を有する最後
のＡＭ搬送波信号と同じ周波数を取るので有利である。

この発明はまたＡＳＫ入力信号に位相同期させられたク
ロック信号を導出する方法を含むと考えることができる
。この種の方法は、 ａ）ｆ’［御信号の関数として変化する周波数を有する
局部クロック信号を発生させ。

ｂ）ＡＳＫ入力信号と局部クロック信号との間の位相差
を検出し、 、ｃ）段階ｂ）で検出された位相差の関数として誤差信
号を発生させ、 ｄ）ＡＳＫ入力信号の振幅が所定のしきい値を超えると
きだけ前記誤差信号をサンプリングし、ｅ）前記サンプ
リングされた誤差信号を積分し、ｆ）段階ｅ）で得られ
たサンプル誤差信号の積分値の関数として前記制御信号
を発生させ、誤差信号が再びサンプリングされるまでほ
ぼ一定の値に前記制御信号の値を維持し、 ｇ）前記制御信号の値の関数として前記局部クロック信
号の周波数をｍ節する という段階から成る。

本発明によれば、入力信号の平均振−輻が所定のしきい
値を超えるときだけ、入力信号とクロック信号との間の
位相誤差（ＰＬＬの出力信号）がサンプリングされるよ
うな、サンプルホールド・ディジタル位相同期ループ（
ＰＬＬ）回路が提供される。

本発明によれば、搬送波信号の平均値がしきい値を超え
る時点で次のサンプルが取られるまで、位相誤差のサン
プリングされた値が保持され、それによりＰＬＬのクロ
ック信号が低いレベルの入力信号に同期しようとせずに
、むしろ新しい位相誤差サンプルが得られるまで正しい
周波数で惰走するような、ディジタルＰＬＬが提供され
る。

この発明によれば更に、クロック信号の周波数従って位
相を、従来のディジタルＰＬＬで普通行われるような範
囲内のｇｌ散した値にではなく。

ｆｏｔｆｏ／ｋ（ここでｆＯはクロック信号の中心周波
数であり、ｋは選択可能なパラメータである）の範囲内
の任意の値にｉＡ節することができるような、前記のデ
ィジタルＰＬＬが提供される。

この発明によれば更に、経済的に製造でき容易に操作で
きそれにもかかわらず正確な動作を一提供する前記の特
徴を備えるＰＬＬが提供される。

［実施例Ｊ 次にこの発明に基づく位相同期ループの一実施例を示す
図面により、この発明の詳細な説明する。

以下の説明はこのｊＡ明を実施するために現在考えられ
る最善の方式に関する。この説明は制限の意味に取られ
るべきでなくこの発明の一般原理の説明のために行われ
るにすぎない、この／Ａ明の範囲に関しては特許請求の
範囲を参照して確かめられるべきである。

以下のこの発明の説明において、全図面を通して同じ符
号が同じ部品又は要素に付けられている。

第１図は遠隔測定装置１０のブロック線図を示し、まず
この発明を最もよく利用することができる交信チャネル
の形式の概要を紹介するために説明する。遠隔測定装置
１０は送信器１２及び受信器１４を備える。送信器１２
はデータ符号器１５、変調器１６、送信コイル駆動回路
１８及び送信コイル２０を備える。受信器は受信コイル
２２、受信増幅器２４、帯域フィルタ（Ｂ　Ｐ　Ｆ）２
６、ＡＭ検出器２８及び判断ロジック３０ｔ−備える、
この発明はまずＡＭ検出器２８及び判断ロジック３０の
機能を遂行するための装置及び方法を目指すが、それに
もかかわらずこの発明に基づくループを結合する交信チ
ャネル中の他の要素により遂行される機能に対し認識す
ることもこの発明を理解するために春用である。

右利な実施例では、送信器１２が植え込み可能な装置の
部分に含まれ、受信器１４が外部装置の部分に含まれて
いる。しかしながらこれらの役目を逆にし、受信器が植
え込み可能な装置に含まれ、送信器が外部装置に含まれ
るようにすることも考えられる。典型的な用途では送信
器及び受信器の両方が植え込み可能な装置の部分に含ま
れ、かつ送信器及び受信器の両方が外部装置の部分に含
まれる。

送信器１２は入力信号としてデータ信号ＤＡＴＡを入力
信号線３２を経て受は入れ、またクロック信号ＣＬＫを
入力信号線３４を経て受は入れる。以下これらの信号線
上に現れる信号並びに別の信号線上に現れる別の信号を
、例えばデータ信号３２又はクロック信号３４のように
信号が現れる信号線の符号により示す、以下に更に詳細
に説明するように、データ信号３２は一般に所定のピッ
トレー）Ｂｏ　で流れるＮＲＺ　（非ゼロ復帰）形式（
他の適当な２進形式を同様に用いることもできる）によ
る２進データビットの流れから或６、ＮＲＺ信号は二つ
のレベルすなわち２進ビットの１を表す第１のレベル及
び２進ビットのＯを表す第２のレベルを有する信号から
戒る。もしピットレー）Ｂｏが例えば８０００ビット毎
秒であるならば、０．１２５ｍ５ごとに（１／８０００
−０．０００１２５）データ線３２を経てデータ符号器
１５の中ヘ一つのビットが流れる。

送信器で用いられるクロック信号３４は一般に共通のク
ロック信号源から導かれる複数の同期クロック信号を含
む、これらのクロック信号は第１図のブロック線図では
図を簡単化するために中−のクロック信号３４として示
されている。これらのクロック信号の少なくとも一つが
ビットレートＢｏに等しい周波数を有する。

動作時に入力データストリーム３２はデータ符号＄１５
の中で符号化されて符号化データストリームとなり、信
号線３６を経て変調器１６に与えられる。前記の本出願
人による特許出願明細書に記載のように、有利な符号化
方式は有効帯域幅を圧縮し、さもないときに得られるよ
りも更に狭い帯域幅を有するチャネルを経て符号化デー
タ３６を受信器へ転送することができる。このような帯
域幅圧縮を可能にする符号化方式は、一般にｉ２進符号
化と呼ばれる相関的な符号化方式である。

変調器１６は適当な搬送波信号を符号化データ３６によ
り変調する。結果として生じる変調搬送波信号は信号線
３８を経て送信コイル駆動回路１８へ与えられる。搬送
波信号は周波数ｆｏを有し、クロック信号３４により駆
動される。搬送波信号は入力データストリームと同じ周
波数を有するのが有利である。すなわちＢＯ＝ｆＯであ
る。

多くの形式の変調を用いることができるけれどＰＳＫ変
調が有利である。ＰＳＫ変調では搬送波信号の位相が変
調信号中の各変化に対して１８０’反転される。従って
第１図に示す装置に対して搬送波のＰＳＫ変調を想定す
れば、変調搬送波信号３８は符号化データ３６中に存在
する各データ遷移又は別の符号づけマークに対して搬送
波信号の位相反転を含む。

送信コイル駆動回路１８は変ｍ搬送波信号３８を送信コ
イル２０へ与える。そしてこの信号は受信コイル２２に
誘導的に結合されるか又は他の方法で転送される。従っ
て送信コイル２０と受信コイル２２との間の結合は、植
え込まれたコイル（送信コイル２０又は受信コイル２２
）と外部コイル（他方のコイル）との間の遠隔測定リン
ク４０を形成する。

受信コイル２２で受信された電圧ＶＲは受信増幅器２４
中で増幅され、信号線４２を経て帯域フィルタ２６へ与
えられる。帯域フィルタ２６は搬送波信号の周波数ｆＯ
を中心とする帯域幅ＢＷを有する９通過帯域の外側のど
んな周波数もフィルタ２６を通過しない、このことは６
０Ｈ２の電力信号のような低周波の線路周波数により引
き起こされる電磁干渉を排除するのに特に有利である。

搬送波信号周波数ｆｏ　に近い増幅受信信号４２の部分
は容易に帯域フィルタ２６を通過する。しかしながら増
幅受信信号４２は符号化データ３６中の各マークに対し
搬送波信号の位相反転を含むので、またこのような位相
反転は約２ｆ。

までの瞬間的な周波数偏移を示すので、増幅受信信号４
２の特異部分は帯域フィルタ２６を通過しない。その結
果帯域フィルタの出力信号ＶＯはオンオフ変調された信
号として現れ、成る部分はオンとなりほぼｆＯの周波数
を有し、他の部分はオフとなる（信号が存在しない）、
従って帯域フィルタからの出力はＡＳＫ信号であり、こ
こでは信号ＶＯのオンオフキーイングのパターンが入力
データ信号３２のパターンをたどる。従って適当な方法
で信号ＶＯを復調することによりこのデータを復元する
ことができる。

第１図は帯域フィルタを通過した信号ＶＯがＡＭ検出器
回路２８へ与えられることを示す。

ＡＭ検出器回路は（；２域フイルタを通過した信号ＶＯ
の包絡線又は平均振幅を検出する。この振幅は入力デー
タ信号３２の情報内容をほぼたどる。

ＡＭ検出器回路２８の出力は信号線４６を経て適楢な特
断ロジック３０に与えられる。所定の特恵でのＡＳＫ信
号が２進数の１を表すか又は２進数のＯを表すかに関し
て判断ロジックが判断を行う、−たびこの判断が行われ
ると、データ出力信号を作り出し信号線４８へ与えるこ
とができる。

簡単なＡＭ検出器回路はダイオード、抵抗器及びコンデ
ンサから成る。適当な判断論理回路に結合されるとき、
このような簡単な回路又は等価な回路によりデータを容
易に復元することができる。

しかしながら前に述べたように、ビット誤差レートを容
認できるレベルまで改善するために同期検出器を用いる
ことが望ましい、この発明はこの同期検出機能を遂行す
る比較的簡単で安価な回路を提供するので有利である。

第２Ａ図には、この発明に基づく同期検出回路のブロッ
ク線図が示されている。検出回路は第１図のＡＭ検出器
２８並びに位相同期ループ（ＰＬＬ）回路５０及び判断
論理回路５２を備える０例えば第１図の帯域フィルタ２
６の出力から得られるＡＳＫ入力信号は、ＰＬＩ、回路
５゜及びＡＭ検出回路２８へ与えられる。このＡＳＫ信
号は一方のビット値を示すべき時間中には搬送波信号を
含み、他方のビット値を示すべき時間中には搬送波信号
を含まない０例えば第２Ｂ図の波形線図に示すように、
８ビットデータ語１０１０００００は第１のビット時間
ａ及び第３のビット時間Ｃ中には搬送波信号が存在する
として、また残りのビット時間す、ｄ、ｅ、ｆ、ｇ、ｈ
中には搬送波信号が存在しないとしてＡＳＫに示される
。第２Ｂ図の波形で示される搬送波信号は各ビット周期
に対し一つの完全な周期又はサイクルを有する。４ｍ１
送波信号は各ビット周期中に複数のサイクル又は周期を
有することができるので、上記は例にすぎない。

第１図に関連して上に述べたように、ＡＭ検出回路２８
は以下でＡＭ復調信号と呼ばれる包絡線信号を発生させ
、この信号はほぼＡＳＫ入力信号の振幅をたどる。ＡＳ
Ｋ入力信号の振幅は平均値又は実効値又はピーク偵とし
て測定することができる。ＡＭ復調信号は実質的にＡＳ
Ｋ信号のエネルギー含有量を測定する信号である。搬送
波信号が存在するときのＡＳＫ信号の部分では、ＡＭ復
調信号すなわちＡＭ検出回路の出力４６が最大値にある
。搬送波信号が存在しないときのＡＳＫ信号の部分では
ＡＭ復調信号はほぼゼロである。

ＰＬＬ５０は、搬送波信号が存在するときのすなわちビ
ット時間ａ、ＣでのＡＳＫ信号の部分では、ＡＳＫ入力
入力信号機送波信号のゼロ交差に位相同期させられた周
波数ｆＯでクロック信号を発生させる。搬送波信号が存
在しないときすなわちビット時間す及びｄ−ｈでのＡＳ
Ｋ信号の部分では、クロック信号は搬送波信号が存在し
た最後のビット時間中に呈した周波数及び位相で惰走す
る。この発明の提案によれば、搬送波信号の有無がＡＭ
復調信号を検査することにより測定される、ＡＭ復調信
号が所定のしきい値を超えるとき、このことは搬送波信
号が存在するという決定的な証拠として解釈される。も
しそうであればＰＬＬ５０の位相同期機能が実行される
。これに反してＡＭ復調信号が所定のしきい値以下であ
れば、このことは搬送波信号が存在しないという決定的
な証拠として解釈される。もしそうであればＰＬＬ５０
の位相同期機能が抑止され、クロック信号は以前の周波
数及び位相で発生し続ける。

判断論理回路５２は少なくともＡＭ復調信号４６及びク
ロック信号ｆｏ　を入力信号として受け、ｌが示されて
いるか又は０が示されているかを決定するために適当な
方法でこれらの信号を処理する。多くの処理方式をこの
機能を遂行するために用いることができ、これらの方式
の成るものはＡＳＫ信号及び追加のクロック信号例えば
２ｆｏ及び／又は４ｆｏのクロック信号のような追加の
入力信号を必要とするけれど、最も簡単な処理方式はク
ロック信号ｆｏの各周期のちょうど完了時点でＡＭ復調
信号をサンプリングすることである。この簡単な処理方
式は１例えばＡＭ復調信号４６を比較器の非反転入力端
に接続し、比較器の反転入力端をＶＲｅｒ＝Ｖｐ／２へ
接続し、この比較器の出力をＤ形フリップフロップのデ
ータ入力端に接続し、フリップフロップのクロック入力
端へクロックｆｏ　を接続することにより達成される。

もしＡＭ復調信号が高いレベルにあるならばＡＳＫＳ分
信号中送波信号の存在することを示し、フリップフロッ
プがクロック信号によりｌへ切り換えられる。もしＡＭ
復調信号が低いレベルにあるならばＡＳＫＳ分信号中送
波信号の存在しないことを示し、フリップフロップがク
ロック信号により０へ切り換えられる。このようにして
第２Ｃ図に示された出力波形線図に示すように、復調回
路の出力が第２Ｂ図の入力２進数列を再現する２進数列
を呈する。

第３Ａ図及び第３Ｂ図は合わせて、この発明に基づく有
利なＰＬＬ回路５０のブロック線図を示す、第４図はＰ
ＬＬ回路５０の動作中に生じる波形を示すタイミング波
形線図である。以下のＰＬＬ回路５０の説明では符号は
これらの図に対し共通している・ 第３Ａ図及び第３Ｂ図に示すように、ＰＬＬ回路５０は
エツジ検出回路５４、ディジタル位相検出器５６、フィ
ルタ５８、サンプリング許容回路６０、サンプルホール
ドスイッチＳｌ、リセットスイッチＳ２、積分器６２、
電圧パルス幅（ＦＷ）変換器６４及び２進制御されたデ
ィジタル発振器６６を備える。エツジ検出器回路５４は
ＡＳＫ入力信号のゼロ交差を測定するゼロ交差検出回路
として働く、この目的のためにこの回路は正及び負の入
力端子を有する通常の比較増幅器６８を備える。ＡＳＫ
入力信号は正の入力端子へ接続される。０ポルト基準信
号すなわち大地電圧は負の入力端子へ接続される。従っ
て比較増幅器６８の出力はＡＳＫ入力信号の各ゼロ交差
と共に状態を変えるパルス波である。もしＡＳＫ入力信
号が一定の周波数の対称搬送波信号を含むならば、比較
増幅器６８の出力は同じ一定の周波数の方形波である。

このパルス波出力は二重入力排他的ＯＲゲート７０の一
方の入力端に与えられる。

他方の入力端は抵抗器Ｒ１及びコンデンサＣ１から成る
遅延フィルタに接続され、この遅延フィルタはその入力
として比較増幅器６８からのパルス波出力信号を受ける
。従って動作時にパルス波信号のレベルの変化が、排他
的ＯＲゲート７０の他方の端子に現れるパルス波信号の
レベルの同一の変化より遅れて、排他的ＯＲゲート７０
の遅延フィルタ側端子に現れる。排他的ＯＲゲートは二
つの入力信号間のレベルに差が存在するときだけ高いレ
ベルの出力信号を供給するので、排他的ＯＲゲートの出
力信号Ｃ（第３Ａ図及び第４図参照）は幅の狭いパルス
の列から成り、各パルスはＡＳＫ入力信号のゼロ交差に
一致して生じる。

ディジタル位相検出器５６はＤ形フリップフロップ７２
を用いて実現される。この種のフリップフロップは、そ
のデータ入力端子りに現れるデータ信号の値により支配
されながら、クロック信号の正移行エツジ（低いレベル
から高いレベルへ向かう）に一致して状態を変える。も
しデータ信号が正移行うロック遷移の時点で高いレベル
にあるならば、フリップフロップは１の状態へ切り換わ
る（Ｑ出力＝高いレベル、Ｑ＝低いレベル）、もしデー
タ信号が正移行うロック遷移の時点で低いレベルにある
ならば、フリップフロップは０の状態へ切り換わる（Ｑ
出力＝低いレベル、Ｑ出力＝高いレベル）、更にフリッ
プフロップのリセット端子Ｈにリセット信号を与えるこ
とにより、いつでもフリップフロップをリセット（０の
状態にセット）することができる。

第３Ａ図に示すように、フリップフロップ７２はそのデ
ータ入力端りに与えられる不変の高いレベルＶＤＤを有
し、またゼロ交差検出器５４の出力がフリップフロップ
のリセット端子Ｈに与えられる。フリップフロップは、
主クロツク信号ｆＯの２倍の周波数を有しかっクロック
信号ｆＯに同期しているクロック信号２ｆＯにより切り
換えられる。従って動作時にフリップフロップ７２はＡ
ＳＫ信号のそれぞれ検出されたゼロ交差と一致してＯの
状態にリセットされ、かつｆＯクロック信号の各サイク
ル又は周期中に二重起こる２ｆ。

クロック信号の各正移行エツジに一致してｌの状態に切
り換えられる。もしＡＳＫ入力信号のゼロ交差が２ｆｏ
クロック信号の負移行遷移と同時に起こるならば、フリ
ップフロップ７２は、第４図に示す位相検出器出力信号
Ｑｏにより示されるように、５０％負荷率で二つの状態
の間を交互に切り換わる。しかしながらもしＡＳＫ信号
のゼロ交差が２ｆｏクロック信号の遷移と同時に起こら
ないならば、そのときは位相検出器出力信号ＱＤ（又は
その反転値）の負荷率は５０％以外の値をとる。

位相検出器５６の出力は抵抗器Ｒ３及びコンデンサＣ３
から成るフィルタ回路５８に与えられる。Ｒ３，Ｃ３の
値は、フィルタがフリップフロップ７２の反転出力を積
分しながら関与するクロック周期に関して積分器として
働くように選ばれている。従って第３Ａ図及び第４図に
信号Ａとして示されたフィルタ５８の出力は三角波形か
ら成り、この三角波形は位相検出器５６の出方の積分値
を表す、従ってこの信号は、ＡＳＫ入力信号と２ｆＯク
ロック信号との間の相対的な位相関係により決まるそれ
ぞれの期間中に、まず一方の方向へ次に他方の方向へ斜
めに延びる。もし位相検出器の出力が５０％負荷率を有
する方形波であるならば、すなわちもしＡＳＫ入力信号
と２Ｌｏ　クロック信号との間の位相誤差がゼロである
ならば、この三角波形は常に同じ値へ漸増及び漸減する
。しかしながらもしＡＳＫ入力信号と２ｆｏ　クロック
信号との間に位相誤差が存在するならば、位相誤差によ
り生じる異なるランプ時間のために三角波形は異なる値
へ漸増又は漸減し、それによりランプ電圧のピーク値に
おいてオフセットを蓄積させる。これらのランプ時間中
に電荷がコンデンサＣ３へ付は加えられる（正のランプ
）か。

又はコンデンサＣ３から取り去られる（負のランプ）こ
とに注意すべきである。従って２ｆＯクロックサイクル
中の成る一定の時点でのコンデンサＣ３上の電荷が、こ
のサイクル中に位相検出器５６により検出された位相誤
差の相対的尺度を提供する。

クロック信号ｆＯの各周期の終端で、搬送波信号がＡＳ
Ｋ入力入力信号有在するか又は存在しないかに依存して
、コンデンサＣ３上に蓄積された位相誤差電荷が積分回
路６２へ送られるか又は大地へ捨てられる。搬送波信号
の存在が検出されると、電荷転送を実現するためにサン
プリング許容回路６０が適当なストローブ信号を発生さ
せる。

サンプリング許容回路６０はＡＭ復調電圧信号を基串電
圧Ｖ　Ｒｅ　ｆ　と比較する比較増幅器７４を備える。

もしＡＭ復調電圧が基？Ｆ！電圧Ｖ　Ｒｅ　ｆ　より大
きいならば、そのときは第３Ａ図及び第４図に示す比較
増幅器７４の出力ＰＬＬ−ＥＮは高いレベルとなる。こ
れに反してもしＡＭ復調電圧が基準電圧Ｖ　Ｒｅ　ｆよ
り小さいならば、そのときは比較増幅器７４の出力が低
いレベルとなる。

比較増幅器７４の出力ＰＬＬ−ＥＮは二重入力ＡＮＤゲ
ート７８の一方の入力端に与えられる。

反転ゲート７６から得られる比較増幅器７４の出力の反
転値が、別の二重入力ＡＮＤゲート８０の一方の入力端
に与えられる。こうしてＡＭ復調信号がしきい値Ｖ　Ｒ
ｅ　ｆを超えるときには、ＡＮＤゲート７８が許容され
ＡＮＤゲー）８０が抑止される。同様にＡＭ復調信号が
しきい値Ｖ　ＩＩ　ｅ　ｆ　より小さいときには、ＡＮ
Ｄゲート７８が抑止されＡＮＤゲート８αが許容される
。ＡＮＤゲート７８．８０の他方の入力端は、コンデン
サＣ２及び抵抗器Ｒ２から成るｆＯクロック正移行エツ
ジ検出回路（微分回路）に接続されている。クロック信
号ｆＯはクロック信号を微分するＲ２−０２組み合わせ
回路に与えられ、クロック信号ｆｏの正移行遷移に一致
して正移行パルス又はスパイクを発生させ、またクロッ
ク信号ｆｏの負移行遷移に一致して負移行パルス又はス
パイクを発生させる。負移行パルスはＡＮＤゲート７８
．８０を通過しない、しかしながらこれらのゲートが許
容されるときには、正移行パルスはＡＮＤゲート７８．
８０を通過する。その結果としてＡＭ復調信号がＶ　Ｒ
ｅ　ｒを超えるときには、第３Ａ図及び第４図に示す正
ストローブパルスＳＴＲがクロック信号ｆｏの正移行遷
移に一致してＡＮＤゲート７８の出力端に現れる。同様
にＡＭ復調信号がＶ　Ｒｅ　ｆ　より小さいときには、
第３Ａ図及び第４図に示す正ストローブ信号Ｎ−５ＴＲ
がクロック信号ｆｏの正移行遷移と一致してＡＮＤゲー
ト８０の出力端に現れる。

ストローブ信号Ｎ−５ＴＲがスイッチＳｌの動作を制御
する。Ｎ−５ＴＲストローブパルスが存在するときには
、スイッチＳＬが一瞬の間開じてフィルタ５Ｂのコンデ
ンサＣ３を基準電位に接続し、それによりクロック信号
ｆＯの正移行エツジの時点でコンデンサＣ３上の電荷を
実効上の大地へ捨てる。同様にストローブ信号ＳＴＲは
他のスイッチＳ２の動作を制御する。ＳＴＲストローブ
パルスが存在するときには、スイッチＳ２が一瞬の間に
閉じコンデンサＣ３を積分器６２の入力端へ接続する。

この動作はｆｏ　クロック周期の前記時点（正移行エツ
ジ）でコンデンサＣ３上の電荷を積分器６２へ転送し、
この積分器で電荷値が積分され（以前の値に加算され）
、次のＳＴＲストローブパルスが再びスイッチＳ２を閉
じるまで保持される。

積分器６２は直列接続のコンデンサＣ４及び抵抗器Ｒ４
から成る負のフィードバックループを有する演算増幅器
８２から成る。電子技術においてよく知られているよさ
に、フィードバック要素を経用して増幅器の出力端を負
入力端子へ接続するこのようなフィードバックループは
、負の入力端に与えられる入力信号の値、この場合には
電流（単位時間当たりの電荷）を増幅器８２に積分させ
る。演算増幅器８２の正入力端は基準電圧＋ＶＤＤ／２
に結合されている。この基準電圧は、入力端子及び出力
端子で増幅器８２の動作点又はバイアス点、並びにフィ
ルタ５８のコンデンサＣ３の動作点又はバイアス点を設
定する。すなわち第３Ａ図に示すように、スイッチＳ１
が閉じるときに電荷が捨てられる基準電位又は実効上の
大地は＋Ｖ　ｐ　Ｄ／　２である。従って第４図のタイ
ミング波形線図に示すように、スイッチＳ２が閉じると
き積分回路６２の入力端に一瞬の間接続される信号Ａは
、＋Ｖｏｏ／２に集中又はバイアスされる。このバイア
ス電位は大地（０ポルト）と利用可能な最大電圧＋ＶＤ
Ｄとの中間にあるゆえに選ばれ、それにより信号Ａが両
方向に変化するために最大の範囲を実現する。

第３Ａ図及び第４図に示す積分器６２からの出力信号Ｂ
は、位相サンプリング時間中にすなわちスイッチＳ２が
閉じられている時間中に、積分器６２の入力端へ転送さ
れる電荷の量により決定されるような値を取る電圧レベ
ルから威る。Ｂ信号の値は＋Ｗｏｏ／２を中心としてＯ
ポルトと＋ＶＯＯとの間にある。すなわち位相サンプリ
ング時間にもし位相誤差がゼロであると、積分器６２の
出力信号Ｂは＋Ｖ　１）１）　／　２の値を取る。しか
しながらもし位相誤差が位相サンプリング時間にゼロで
ないならば、出力信号Ｂは位相誤差に比例する量だけか
つ位相誤差の方向により決定される方向（＋Ｖｏｏ／２
より小さいか又は大きい）に向けて＋Ｖｏｏ／２より大
きいか又は小さい値を取る。演算増幅器８２は５次のサ
ンプルがその入力端に与えられるまで、この出力電圧Ｂ
を前記レベルに維持する。従って例えば第４図において
、積分器出力ＢはＳＴＲパルス９２以前では＋ＶＤＤ／
２をほんの僅か超える電圧レベルとして示される。しか
しながらＳＴＲパルス９２で位相誤差が検出されると、
積分器出力信号Ｂで修正が行われる。（上記のような修
正を示す第４図の信号Ｂに関する縦軸の尺度は、第４図
に示す他の信号の縦軸の尺度に比べて著しく誇張されて
いることに注意すべきである。このことは強調のためか
つ例として行われ、また第４図に示されたその他の波形
に基づき実際に要求される修正信号を表しているわけで
はなく、その他の信号は実際上修正を必要とする状態で
は示されていない、） 積分器６２からの出力Ｂは、ｆ５３Ｂ図に示すように電
圧パルス幅（ＦＷ）変換器回路６４に与えられる。この
変換器回路６４は、信号Ｂの電圧レベルの関数として変
わる倉荷率を有し第３Ｂ図及び第４図に示されたパルス
出力信号Ｆを供給するパルス発生器として働く、変換器
回路は正及びｆｌの入力端子を４１する比較増幅器８４
を備える。

信号Ｂが正の端子に与えられ、２ｆｏ　クロック信号が
抵抗器Ｒ５及びコンデンサＣ５から成る低域フィルタ回
路を接続された負端子に与えられる。

抵抗器Ｒ５及びコンデンサＣ５の値はＲ３、Ｃ３の値と
同じになるように選ばれ、それにより比較Ｊｆ？幅器８
４の負端子に現れる信号Ｅを正及び負の方向に斜めに変
化させる。入力信号Ｂのレベルがランプ信号Ｅのレベル
を超えるときには、比較増幅器８４の出力信号Ｆは高い
レベルになる。入力信号Ｂのレベルがランプ信ＭＥのレ
ベルより小さいときには、出力信号Ｆは低いレベルにな
る。

従って信号Ｆのパルス幅は信号Ｂのレベルが変化するに
つれて変化する０例えばもし信号Ｂが＋Ｖｏｏ／２にほ
ぼ等しいならば、２ｆＯクロック信号の周期のほぼ２分
の１であるような、すなわち５０％負荷率をケえるパル
ス幅Ｐｗｌが得られる。第４図に破線で示すようにもし
信号Ｂが＋Ｖｏｏ／２より大きいならば、そのときには
パルス幅ＰＷｌよりはっきりと広いパルス幅ＦＷ２が得
られ、それにより５０％より大きい負荷率を与える。同
様に第４図には示されていないけれどもし信号Ｂが＋Ｖ
ｏｏ／２より小さいならば、そのときにはＰＷｌより小
さいパルス幅が得られ、それにより５０％より小さい負
荷率を与える。

パルス信号Ｆは制御信号として２進制御されたディジタ
ル発振器６６に与えられる。２進制御されたディジタル
発振器６６は、高い一定の周波数信号ｆＣを発生させる
水晶発振器８６を備える。

この高い周波数信号ｆＣはランダムウオークフィルタ（
ＲＷＦ）８ｇの入力端に与えられる。パルス信号Ｆも制
御信号としてＲＷＦ８８に与えられる。ＲＷＦ８８は、
制御信号Ｆが低いレベルにあるときに２−　（１／ｋ）
で、制御信号Ｆが高いレベルにあるときに２＋（ｘ／ｋ
）で、入力信号ｆＣを割る割算器である。この式のパラ
メータには、結果として得られる出力信号を変更できる
範囲を設定する選択可能なパラメータである。

ＲＷＦ８８の出力信号は前記のように、入力信号ｆｃｔ
−Ｗることにより得られる信号ｆｗである。

信号ｆｗはクロック信号ｆＯのための原信号として働く
、もし制御信号Ｆが５０％の負荷率をイＩしかつｋＴ（
ここでＴはクロック信号ｆｏの周期である）より小さい
周期を有する方形波であるならば、除数は２に固定され
たままである。ＲＷＦ８８が一つの遷移だけその出力ｆ
Ｗを調節する（一つの遷移を加える又は減らす）ために
はに個の周期を必要とする。ＲＷＦ８８の出力ｆｗは更
にカウンタ回路９０の中で分割される。この回路はクロ
ック信号２ｆｏを作るために信号ｆ１１をｎ（ここでｎ
は選択可能な整数）で割り、またクロック信号ｆＯを作
るために２ｎで信号ｆＩＩを割る。

従って上記のように変換器回路６４は積分器電圧Ｂをラ
ンダムウオークフィルタ８８のためのパルス幅変７ｉＪ
制御信号Ｆへ変換する。このａ戊により積分器出力電圧
Ｂに比例して、ｆＯを０ないし±ｆｏ／２にの任意の値
だけ中心周波数の周囲に比例的にａｍすることができる
。ＡＳＫ入カ信号がゼロ振幅を有するときに積分器は最
後の値を保持し、ＡＳＫ振幅がしきいｖＲｅｆｔ−超え
新しい位相誤差サンプルが得られるまで、２進制御され
た発振器が正しい周波数で惰走する。

動作時に２進制御されたディジタル発振器６６はクロッ
ク信号ｆｏ及び２ｆｏを発生させる。比較器回路５４を
用いて検出されたＡＳＫ入力信号のゼロ交差が、ディジ
タル位相検出器５６中でクロック信号２ｆｏ　と比較さ
れる。ディジタル位相検出器５６の出力は低いレベルと
高いレベルとの間を変化し、搬送波信号と２ｆｏ　クロ
ック信号との間の位相差の関数として変化する負荷率を
有するディジタル信号から成る。このディジタル位相差
信号はフィルタ回路５８の中でろ過され（１分され）、
それにより位相誤差信号Ａを発生させる。ｆｏクロック
信号の各サイクル中に少なくとも一度、ＡＭ復調信号が
所定のしきいＶ　Ｒｅ　ｆを超えるかどうかに関して測
定が行われる。もしそうであればノイズではなく搬送波
信号がＡＳＫ信号信号有在すると推定され、正ストロー
ブ信号ＳＴＲが発生させられる。もしそうでないときは
搬送波信号がＡＳＫ信号信号有在していないと推定され
、負ストローブ信号Ｎ−３ＴＲが発生させられる。正ス
トローブ信号ＳＴＲは位相誤差信号Ａｔ−積分器回路６
２へ転送させ、積分器回路では信号Ａが積分され（平均
化され）積分器出力電圧レベルＢを与えるために保持さ
れる０次の正ストローブ信号ＳＴＲが発生させられる時
点まで信号Ｂのレベルが同じレベルに留まり、この時点
でこのレベルがその時点でのサンプリングされた位相誤
差により指示されるように調節されるか又は修正される
。信号Ｂはパルス発生器６４に与えられ、結果として得
られるパルス出力信号Ｆのパルス幅を信号Ｂのレベルに
比例して変化させる。換言すればパルス信号Ｆは２進制
御された発振器のランダムウオークフィルタ８８を制御
し、それによりクロック信号２ｆｏ・、ｆＯの位相（瞬
間周波数）を位相誤差が最小となる方向へ偏移させる。

こうしてクロック信号ｆｏは、搬送波信号が存在する時
間中にＡＳＫ信号の中に現れる搬送波信号に対し位相同
期させられる。搬送波信号が存在しない時間中は、クロ
ック信号ｆｏは搬送波信号がＡＳＫ信号信号有後に存在
したときのＡＳＫ信号の搬送波信号に対し位相同期させ
られた周波数及び位相で惰走する。

イ■利な実施例において、サンプリング許容回路６０の
しきい値Ｖ　Ｒｅ　ｒはｏ、７ｓｖｐ　となるように選
ばれ、ここでｖｐはＡＭ復調信号のピーク電圧である。

前記論理回路（ＡＮＤゲート、排他的ＯＲゲート、フリ
ップフロップ、インバータ、カウンタなど）は比較的安
価な５４Ｌ／７４Ｌシリーズ又はＣＭＯ９４０００シリ
ーズのような集積回路の任意の適当なロジック群を用い
て実現することができる。比較増幅器及び演算増幅器は
同様に、ＬＮ３１１比較増幅器又はＴＬＣ２７Ｍ２演算
増幅器のような市販の比較増幅器を用いて実現すること
もできる。スイッチＳｌ、Ｓ２もまたＣＭＯＳスイッチ
ＣＤ４０５３のような市販の部品を用いて実現すること
ができる。ランダムウオークフィルタ８８はテキサス・
インストルーメンツ社から販売されている５４ＬＳ／７
４ＬＳ２９７デイジタル位相同期ループフィルタとする
のが右利である。水晶発振器８６は２．０９７ＭＨｚの
周波数で働く、ランダムウオークフィルタのためのｋの
値はクロック信号ｆＯで±１８Ｈｚの範四を提供するよ
うに選ばれている。クロック信号ｆｏの有利な周波数は
８１１３２Ｈｚである。従ってランダムウオークフィル
タが平均して２で水晶発振器周波数を割り、ｆｌｌをほ
ぼ１．０４８５ＭＨｚに等しくさせることを想定して、
ｎの値が６４となるように選ばれる。これによりクロッ
ク信号２ｆｏ　　（ｆｗ／ｎ）は１６３８４Ｈｚに等し
くなり、またクロック信号ｆｏ　　（ｆｗ／２ｎ）の値
が所望の８Ｌ９２Ｈｚに等しくなる。

従って上記のようにこの発明は、入力信号をＡＭ復調す
ることにより測定されるような入力信号のエネルギーレ
ベルが所定のしきいレベルを超えるときだけ、入力信号
とクロック信号（ＰＬＬの出力信号）との間の位相誤差
をサンプリングするサンプルホールド・ディジタル位相
同期ループ（ＰＬＬ）回路を提供することが分かる。ま
たこの発明は、搬送波信号のエネルギーレベルがしきい
値を超える時点で次のサンプリングが行われるまで、位
相誤差のサンプリングされた値が保持され、それにより
新しい位相誤差サンプルが得られるまで、ＰＬＬのクロ
ック信号が低レベル入力信号に同期しようとしないでむ
しろ正しい周波数で惰走することを保証するような。

ディジタルＰＬＬを提供することが分かる。更にこの発
明は、従来のディジタルＰＬＬにありがちな範囲内のｊ
ｌ散した値に対してではなく、（ｆｏ　ｆ　ｆｏ　／　
ｋ）　Ｈｚ　（ここでｆｏはクロック信号の中心周波数
であり、ｋは選択可能なパラメータである。）の範囲内
の任意の値に、クロック信号の周波数従って位相を調節
することができるような、ディジタルＰＬＬを提供する
ことが分かる。最後にこの発明は、経済的に製造でｇ＠
単に操作できしかも正確な動作を提供するＰＬＬを提供
し、それによるＰＬＬを植え込み可能な装置の遠隔測定
チャネルに用いるのに理想的にふされしくするというこ
とが分かる。

この発明を特殊な実施例及び用途を用いて説明したが、
特許請求の範囲に記載したこの発明の範囲から逸脱する
ことなく、多数の修正及び変更を行うことができる。

【図面の簡単な説明】

第１図は高ビットレート遠隔測定装置の一例のブロック
線図、第２Ａ図はこの発明に基づく位相同期ループを備
えるＡＳＫデータ信号復調装置のブロック線図、第２Ｂ
Ｖ４は第２Ａ図に示す復調装置に対するＡＳＫ入力信号
の一例の波形線図、第２Ｃ図は第２Ｂ図に示す入力に対
応する出力データの波形線図、第３Ａ図及び第３Ｂ図は
このｇ、明に基づく位相同期ループの一実施例の回路図
、第４図は第３Ａ図及び第３Ｂ図に示す位相同期ループ
の各所に生じる信号の一例の波形線図である。 １Ｇ・・・遠隔測定装置 １２・・・送信器 １４・・・受信器 ２８・・・ＡＭ検出器 ５０・・・位相同期ループ ５２・・・判断ロジック ５４・・・エツジ検出器 ５６・・・位相検出器（フリップフロップ）５８・・・
フィルタ ６０・・・サンプリング許容回路（しきい値装置ｔ）６
２・・・積分器 ６４・・・電圧パルス幅変換器 ６６・・・局部クロック信号発生装置 ８６・・・基準発振器 ８８・・・ランダムウオークフィルタ ９０・・・カウンタ Ｃ３・・・コンデンサ Ｓｌ、Ｓ２・・・スイッチ

Claims (1)

1. 【特許請求の範囲】 １）振幅偏移キーイング（以下ＡＳＫと書く）により変
   調されたデータ信号が植え込まれた装置又は植え込まれ
   ていない装置のうちの一つの装置で受信され、第１の２
   進状態が搬送波信号の存在により前記ＡＳＫデータ信号
   内に表示され、また第２の２進状態が前記搬送波信号の
   欠落により前記ＡＳＫデータ信号内に表示されるように
   した、植え込まれた装置と植え込まれていない装置との
   間の交信チャネルのＡＳＫデータ信号を復調するための
   復調装置において、前記復調装置が、 ａ）前記搬送波信号が前記ＡＳＫ信号内に存在するとき
   に、前記ＡＳＫデータ信号の搬送波信号に位相同期させ
   られ、また前記搬送波信号が前記ＡＳＫデータ信号から
   欠落しているときに、前記ＡＳＫ信号内に最後に存在し
   た搬送波信号に対し位相同期させられたク ロック信号の発生装置を備え、 ｂ）前記受信されたＡＳＫデータ信号が第１の２進状態
   を示すならば、前記クロック信号の幾つの周期に対して
   前記第１の２進状態が継続するかを測定し、また前記受
   信された ＡＳＫデータ信号が第２の２進状態を示すならば、前記
   クロック信号の幾つの周期に対して前記第２の２進状態
   が継続するかを測定するために、前記クロック信号と同
   期させられた判断装置を備え、 ｃ）それにより前記ＡＳＫデータ信号内の符号化された
   ２進ビットのデータストリーム を、前記復元されたＡＳＫデータ信号から前記復調装置
   により再現することができ、ここで各２進ビットは前記
   ＡＳＫデータ信号が前記第１又は第２の２進状態を取る
   間に経過する前記搬送波信号の所定数の周期から成る ことを特徴とする振幅偏移キーイング信号の復調装置。 ２）前記クロック信号発生装置が、 ａ）前記ＡＳＫデータ信号内の前記搬送波信号の周波数
   にほぼ等しい周波数を有する局部クロック信号発生装置
   を備え、前記局部ク ロック信号の周波数が制御信号により制御されて調節可
   能であり、 ｂ）前記搬送波信号が前記ＡＳＫデータ信号内に存在す
   るときだけ、前記搬送波信号と前記局部クロック信号と
   の間の位相誤差を、前記搬送波信号の各周期中に少なく
   とも一度サンプリングするサンプリング装置を備え、 ｃ）前記サンプリング装置から得た最後にサンプリング
   された位相誤差を積分し、前記サンプリング装置が前記
   搬送波信号と前記ク ロック信号との間の位相誤差を再びサンプリングするま
   で、サンプリング位相誤差の前記積分値を保持する積分
   装置を備え、それにより前記積分装置の出力信号が前記
   積分装置の入力端に与えられ最後にサンプリングされた
   位相誤差の積分値から成り、 ｄ）前記制御信号を発生させるために前記積分装置の前
   記出力信号に応答する装置を備 え、前記局部クロック信号と前記搬送波信号との間の位
   相誤差を最小にする方向へ局部クロック信号発生装置の
   周波数を調節するために、前記制御信号が前記局部クロ
   ック信号発生装置に与えられ、 ｅ）それにより前記局部クロック信号は、前記搬送波信
   号が前記データ信号内に存在するときに、前記ＡＳＫデ
   ータ信号に含まれる搬送波信号に対し位相同期させられ
   た周波数を取り、また前記搬送波信号が前記ＡＳＫデー
   タ信号から欠落するときに、前記ＡＳＫデータ信号内に
   最後に存在した搬送波信号に位相同期させられた周波数
   を取る ことを特徴とする請求項１記載の復調装置。 ３）前記サンプリング装置は、前記ＡＳＫデータ信号内
   に存在する前記搬送波信号の平均振幅が所定のしきい値
   レベルを超えるときを検出するための検出装置を備える
   ことを特徴とする請求項２記載の復調装置。 ４）前記局部クロック信号発生装置が２進制御されたデ
   ィジタル発振器を備え、前記２進制御されたディジタル
   発振器が出力信号として前記局部クロック信号を供給し
   、前記局部クロック信号の周波数が二つのレベルのうち
   の一つを有すや２進制御信号により制御され、局部クロ
   ック信号が前記２進制御信号の一方のレベルに応じて周
   波数を増加し、また前記２進制御信号の他方のレベルに
   応じて周波数を低減し、更に前記クロック信号と前記搬
   送波信号との間の位相誤差を最小にするため に、前記局部クロック信号の周波数を増加すべきか又は
   低減すべきかに依存して、前記制御信号発生装置が前記
   第１又は第２のレベルのうちの一つのレベルを取るよう
   に前記２進制御信号を発生させることを特徴とする請求
   項２記載の復調装置。 ５）前記制御信号発生装置が前記２進制御信号に、搬送
   波信号と局部クロック信号との間の位相誤差がほぼゼロ
   であるときにほぼ５０％に等しい負荷率を取らせ、位相
   誤差が一つの極性であるときに５０％以上の負荷率を取
   らせ、位相誤差が逆の極性であるときに５０％以下の負
   荷率を取らせることを特徴とする請求項４記載の復調装
   置。 ６）前記積分装置の出力信号が最大値及び最小値の範囲
   内の任意の値を取ることができるアナログ電圧から成り
   、前記制御信号発生装置が電圧パルス幅変換回路を備え
   、前記電圧パルス幅変換器回路が前記アナログ電圧の値
   に比例する負荷率を有する出力パルス信号を供給するこ
   とを特徴とする請求項５記載の復調装置。 ７）振幅変調（ＡＭ）された搬送波信号に位相同期させ
   られたクロック信号発生装置において、前記クロック信
   号発生装置が、 ａ）前記搬送波信号の周波数にほぼ等しい周波数を有す
   る局部クロック信号発生装置を備え、前記局部クロック
   信号の周波数が制御信号により制御されて調節可能であ
   り、 ｂ）前記搬送波信号と前記局部クロック信号との間の位
   相誤差を検出する位相検出器装置を備え、 ｃ）もし前記ＡＭ搬送波信号の平均振幅が所定の値を超
   えるならば、前記搬送波信号の各周期中に少なくとも一
   度前記位相検出器装置により検出される位相誤差をサン
   プリング し、もし前記ＡＭ搬送波信号の平均振幅が前記所定の値
   より小さいならば、位相誤差をサンプリングしないサン
   プリング装置を備え、 ｄ）前記サンプリング装置から得られ最後にサンプリン
   グされた位相誤差を積分し、前記サンプリング装置が前
   記入力信号と前記クロック信号との間の位相誤差を再び
   サンプリングするまで、得られたサンプル位相誤差の積
   分値を保持する積分装置を備え、それにより前記積分装
   置の出力信号が前記積分装置の入力端に与えられた最後
   のサンプル位相誤差の積分値から成り、 ｅ）前記制御信号を発生させるために前記積分装置の前
   記出力信号に応答する装置を備 え、前記局部クロック信号と前記ＡＭ搬送波信号との間
   の位相誤差を最小にする方向へクロック信号の周波数を
   調節するために、前記制御信号が前記局部クロック信号
   発生装置に与えられ、 ｆ）それにより前記局部クロック信号は、前記ＡＭ搬送
   波信号の平均振幅が前記所定のレベルを超えるときにＡ
   Ｍ搬送波信号に位相同期させられた周波数を取り、前記
   平均振幅が前記所定のレベルより小さいときに前記所定
   のレベルを超える平均振幅を有する最後の ＡＭ搬送波信号と同じ周波数を取ることを特徴とするク
   ロック信号発生装置。 ８）前記ＡＭ搬送波信号がディジタルデータにより変調
   され、前記ＡＭ搬送波信号が二つの可能な振幅、すなわ
   ち前記ディジタルデータの一方の状態を示す第１の振幅
   と前記ディジタルデータの他方の状態を示す第２の振幅
   とのうちの一つの振幅を取り、更に前記サンプリング装
   置に関連する前記所定の値が前記第１の振幅と第２の振
   幅との間にあり、それによりもし前記ＡＭ搬送波信号を
   変調するディジタルデータが一方の状態にあれば前記位
   相誤差がサンプリングされ、またもしＡＭ搬送波信号を
   変調するディジタルデータが他方の状態にあれば位相誤
   差がサンプリングされないことを特徴とする請求項７記
   載のクロック信号発生装置。 ９）前記ディジタルＡＭ搬送波信号の前記第１の振幅が
   ゼロから成り、前記第２の振幅がピーク振幅値から成り
   、それにより前記ディジタルＡＭ搬送波信号が振幅偏移
   キーイング（ＡＳＫ）により変調された信号から成り、
   前記ピーク振幅値での前記搬送波信号の存在が前記ディ
   ジタルデータの一方の状態を示し、前記搬送波信号の欠
   落が前記ディジタルデータの他方の状態を示し、前記サ
   ンプリング装置に関連する前記所定の値が前記ピーク振
   幅値の５０％以上の値から成ることを特徴とする請求項
   ８記載のクロック信号発生装置。１０）前記サンプリン
   グ装置に関連する前記所定の値が前記ピーク振幅値の少
   なくとも７０％の値から成ることを特徴とする請求項９
   記載のクロック信号発生装置。 １１）前記サンプリング装置が、 ａ）ＡＭ搬送波信号のピーク値にほぼ追従する値を取る
   ＡＭ復調信号を発生させる装置 と、 ｂ）前記ＡＭ復調信号を前記所定の値と比較し、前記Ａ
   Ｍ復調信号が前記所定の値を超えるときに、前記局部ク
   ロック信号のそれぞれの周期中に少なくとも一度許容パ
   ルス信号を発生させるしきい値装置と、 ｃ）前記位相検出器装置の出力を前記積分装置へ一瞬の
   間接続するための前記許容パルス信号に応答するスイッ
   チ装置と を備えることを特徴とする請求項７記載のクロック信号
   発生装置。 １２）前記ＡＭ復調信号が前記所定の値より小さいとき
   に、前記しきい値装置がまた前記局部クロック信号のそ
   れぞれの周期中に少なくとも一度抑制パルス信号を発生
   させ、また更に前記抑制パルス信号に応答して、前記ス
   イッチ装置が前記位相検出器装置の出力を大地電位へ一
   瞬の間接続することを特徴とする請求項１１記載のクロ
   ック信号発生装置。 １３）前記位相検出器装置が、 ａ）前記局部クロック信号の各遷移に同期して第１の状
   態へ変化し、また前記ＡＭ搬送波信号の各ゼロ交差に同
   期して第２の状態にリセットされるようにしてフリップ
   フロップ回路を備え、前記第１及び第２の状態が低いレ
   ベルと高いレベルとの間で交替するフリップフロップ出
   力電圧により明示され、 ｂ）前記フリップフロップ回路の出力端に結合された積
   分フィルタを備え、前記積分フィルタが前記フリップフ
   ロップ回路の出力電圧レベルに関連する電荷を蓄える第
   １のコンデンサを備え、低いレベルから高いレベルへフ
   リップフロップ出力電圧が変化するのに応じて前記電荷
   が正のピーク値へ漸増し、高いレベルから低いレベルへ
   フリップフロップ出力電圧が変化するのに応じて負のピ
   ーク値へ漸減する ことを特徴とする請求項１１記載のクロック信号発生装
   置。 １４）前記スイッチ装置が前記許容パルス信号の時点で
   前記第１のコンデンサ上の電荷を前記積分装置の入力端
   へ転送することを特徴とする請求項１３記載のクロック
   信号発生装置。 １５）前記局部クロック信号の前記発生装置が２進制御
   されたディジタル発振器から成り、前記２進制御された
   ディジタル発振器が出力信号として前記局部クロック信
   号を供給し、前記局部クロック信号の周波数が二つのレ
   ベルのうちの一つのレベルを有する２進制御信号により
   制御され、局部クロック信号が前記２進制御信号の一方
   のレベルに応じて周波数を増加し、また前記２進制御信
   号の他方のレベルに応じて周波数を低減し、更に前記ク
   ロック信号と前記搬送波信号のとの間の位相誤差を最小
   にするために、前記局部クロック信号の周波数を増加す
   べきか又は低減すべきかに依存して、前記制御信号発生
   装置が前記第１又は第２のレベルのうちの一つのレベル
   を取るように前記２進制御信号を発生させることを特徴
   とする請求項７記載のクロック信号発生装置。 １６）前記制御信号発生装置が前記２進制御信号に、搬
   送波信号と局部クロック信号との間の位相誤差がほぼゼ
   ロであるときにほぼ５０％に等しい負荷率を取らせ、位
   相誤差が一方の極性であるときに５０％以上の負荷率を
   取らせ、位相誤差が逆の極性であるときに５０％以下の
   負荷率を取らせることを特徴とする請求項１５記載のク
   ロック信号発生装置。１７）前記積分装置の出力信号が
   最大値及び最小値の範囲内の任意の値を取ることができ
   るアナログ電圧から成り、前記制御信号発生装置が電圧
   パルス幅変換器回路から成り、前記電圧パルス幅変換器
   回路が前記アナログ電圧の値に比例する負荷率を有する
   出力パルス信号を供給することを特徴とする請求項１６
   記載のクロック信号発生装置。 １８）前記２進制御されたディジタル発振器が、 ａ）一定の周波数を有する連続基準信号を発生させる基
   準発振器と、 ｂ）前記電圧パルス幅変換器回路からの前記出力信号が
   一方のレベルを取るときは常に量２＋（１／ｋ）（ここ
   でｋは選択可能な割算係数）により、また前記出力パル
   ス信号が他方のレベルを取るときは常に量２−（１／ｋ
   ）により、前記基準信号を割るランダムウォークフィル
   タと、 ｃ）前記局部クロック信号を供給するために、前記ラン
   ダムウォークフィルタからの出力信号を整数で割るカウ
   ンタ回路とを備えることを特徴とする請求項１７記載の
   クロック信号発生装置。 １９）前記基準発振器の前記一定の周波数が２．０９７
   ＭＨｚであり、前記局部クロック信号及び前記搬送波信
   号の周波数が８１９２Ｈｚであることを特徴とする請求
   項１８記載のクロック信号発生装置。 ２０）ＡＳ入力信号内に含まれる搬送波信号に位相同期
   させられた局部クロック信号を供給するためのサンプル
   ホールド・ディジタル位相同期回路において、 ａ）前記局部クロック信号を発生させるための２進制御
   されたディジタル発振器装置と、ｂ）前記２進制御され
   たディジタル発振器を第１の入力信号の関数として制御
   する２進信号を発生させるパルス発生器装置と、 ｃ）前記局部クロック信号と前記ＡＳＫ入力信号との間
   の位相誤差を測定する位相検出器装置と、 ｄ）もし前記ＡＳＫ入力信号内の前記搬送波信号が所定
   のしきい値を超える平均振幅を有するならば、前記局部
   クロック信号の各サイクル中に少なくとも一度前記位相
   検出器装置により測定された位相誤差をサンプリングす
   るサンプリング装置と、 ｅ）前記サンプリング装置からの前記サンプリングされ
   た位相誤差を積分する積分装置とを備え、前記積分器装
   置から得られる前記サンプル位相誤差の積分値が前記パ
   ルス発生器に与えられる前記第１の入力信号であり、前
   記サンプリング装置が位相誤差の新しいサンプルを前記
   積分器装置へ供給するまで、前記第１の入力信号が前記
   パルス発生器に与えられる ことを特徴とするサンプルホールド・ディジタル位相同
   期回路。 ２１）振幅偏移キーイング（ＡＳＫ）により変調された
   入力信号に位相同期させられたクロック信号の導出方法
   において、次の段階すなわち、 ａ）制御信号の関数として変化する周波数を有する局部
   クロック信号を発生させ、 ｂ）ＡＳＫ入力信号と局部クロック信号との間の位相差
   を検出し、 ｃ）段階ｂ）で検出された位相差の関数として誤差信号
   を発生させ、 ｄ）ＡＳＫ入力信号の振幅が所定のしきい値を超えると
   きだけ前記誤差信号をサンプリングし、 ｅ）前記サンプリングされた誤差信号を積分し、 ｆ）段階ｅ）で得られたサンプル誤差信号の積分値の関
   数として前記制御信号を発生さ せ、誤差信号が再びサンプリングされるまでほぼ一定の
   値に前記制御信号の値を維持し、ｇ）前記制御信号の値
   の関数として前記局部クロック信号の周波数を調節する ことから成ることを特徴とするクロック信号の導出方法
   。 ２２）段階ｆ）が更に前記一定値の制御信号を、前記制
   御信号の関数として変化する負荷率を有するパルス信号
   へ変換することを含み、また段階ｇ）が前記パルス信号
   の負荷率の関数として前記局部クロック信号の周波数を
   調節することを含むことを特徴とする請求項２１記載の
   方法。 ２３）段階ａ）が、安定した基準信号を発生させ、前記
   パルス信号が第１の値を取るときに量２＋（１／ｋ）に
   より、また前記制御信号が第２の値を取るときに量２−
   （１／ｋ）により、前記安定した基準信号を割ることを
   含み、ここでｋはプログラム可能な整数であり、前記割
   算から生じる出力信号が前記局部クロック信号のための
   原信号となることを特徴とする請求項２２記載の方法。 ２４）段階ｄ）が、前記ＡＳＫ入力信号からＡＭ復調信
   号を発生させ、前記ＡＭ復調信号をしきい値検出器に与
   え、前記ＡＭ復調信号が前記しきい値検出器により測定
   されて前記所定のしきい値を超えるときだけ、前記局部
   ク ロック信号の各サイクルにつき一度だけ第１のストロー
   ブ信号を発生させ、前記誤差信号をサンプリングするた
   めに前記第１のスト ローブ信号を用いることから成ることを特徴とする請求
   項２１記載の方法。 ２５）前記誤差信号をサンプリングするために前記スト
   ローブ信号を用いる段階が、前記第１のストローブ信号
   の持続時間中に前記誤差信号を積分器回路へ切り換え可
   能に接続するスイッチ回路へ、前記ストローブ信号を与
   えることから成ることを特徴とする請求項２４記載の方
   法。 ２６）更に前記しきい値検出器により測定されて前記Ａ
   Ｍ復調信号が前記所定のしきい値より小さいときに、前
   記局部クロック信号の各サイクルにつき各一度だけ第２
   のストローブ信号を発生させ、前記第２のストローブ信
   号の持続時間中に前記誤差信号を大地に接続するために
   、前記第２のストローブ信号を用いることを含むことを
   特徴とする請求項２４記載の方法。