JPH0376551B2 - - Google Patents
Info
- Publication number
- JPH0376551B2 JPH0376551B2 JP58034064A JP3406483A JPH0376551B2 JP H0376551 B2 JPH0376551 B2 JP H0376551B2 JP 58034064 A JP58034064 A JP 58034064A JP 3406483 A JP3406483 A JP 3406483A JP H0376551 B2 JPH0376551 B2 JP H0376551B2
- Authority
- JP
- Japan
- Prior art keywords
- motor
- disk
- clock signal
- phase
- magnitude comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P23/00—Arrangements or methods for the control of AC motors characterised by a control method other than vector control
- H02P23/18—Controlling the angular speed together with angular position or phase
- H02P23/186—Controlling the angular speed together with angular position or phase of one shaft by controlling the prime mover
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
Description
【発明の詳細な説明】
本発明は、コンパクト・デイスク・デジタル・
オーデイオ・プレーヤ（以下CDプレーヤと略す）
を駆動するモータの回転速度制御方式に関する。
オーデイオ・プレーヤ（以下CDプレーヤと略す）
を駆動するモータの回転速度制御方式に関する。
CDプレーヤにおけるデイスク回転速度は、接
線速度ｖが一定になるように制御される。そのた
め、回転角速度ωはピツクアツプの位置、即ちト
レース半径ｒに対して次式のように変化する。
線速度ｖが一定になるように制御される。そのた
め、回転角速度ωはピツクアツプの位置、即ちト
レース半径ｒに対して次式のように変化する。
ω＝ｖ／ｒ（ｖ：一定）
この回転制御は、デイスクから検出されるデー
タ信号よりクロツク信号を再生し、別途水晶発振
により得られる基準クロツク信号と同期するよう
にPLLによりスピンドルモータの回転速度ωを
制御するのが通常である。しかし、そのPLLの
動作範囲（キヤプチヤレンジ、ロツクレンジ）
は、クロツク再生回路の動作範囲に直接依存する
ため狭く、デイスク回転スタート時や、振動など
の外乱によるロツク外れなどに対して、円滑かつ
安定な動作を得るためには何らかの補助的な制御
手段が必要である。
タ信号よりクロツク信号を再生し、別途水晶発振
により得られる基準クロツク信号と同期するよう
にPLLによりスピンドルモータの回転速度ωを
制御するのが通常である。しかし、そのPLLの
動作範囲（キヤプチヤレンジ、ロツクレンジ）
は、クロツク再生回路の動作範囲に直接依存する
ため狭く、デイスク回転スタート時や、振動など
の外乱によるロツク外れなどに対して、円滑かつ
安定な動作を得るためには何らかの補助的な制御
手段が必要である。
第１図は従来のCDプレーヤの概略構成図で、
１は光デイスク、２は該デイスクを回転させるス
ピンドルモータ、３は光ピツクアツプ、４は該ピ
ツクアツプをデイスク１の半径方向に移動させる
ラツクギヤ、５は該ギヤと噛合するピニオンギ
ヤ、６はギヤ５と同軸に設けられたポテンシヨメ
ータで、このポテンシヨメータ６によつて光ピツ
クアツプ３の位置ｒを補助的なスピンドルモータ
駆動制御電圧Vc′に変換する。
１は光デイスク、２は該デイスクを回転させるス
ピンドルモータ、３は光ピツクアツプ、４は該ピ
ツクアツプをデイスク１の半径方向に移動させる
ラツクギヤ、５は該ギヤと噛合するピニオンギ
ヤ、６はギヤ５と同軸に設けられたポテンシヨメ
ータで、このポテンシヨメータ６によつて光ピツ
クアツプ３の位置ｒを補助的なスピンドルモータ
駆動制御電圧Vc′に変換する。
この制御電圧Vc′は上述した補助手段によるも
ので、通常はフエイズロツクドループPLLによ
るモータ制御電圧Vcを用いる。７は光ピツクア
ツプ３により得られたデータ信号を増幅するプリ
アンプ、８は増幅されたデータ信号Ｓからクロツ
ク信号CKを再生するクロツク再生回路、９は再
生クロツク信号CKを基準発振器１０の出力Ｆと
位相比較する位相比較器、１１は比較器９の出力
から位相差を示す低周波成分だけを取り出すロー
パスフイルタ、１２は位相補償回路で、これらに
よりフエイズロツクドループPLLが構成される。
ので、通常はフエイズロツクドループPLLによ
るモータ制御電圧Vcを用いる。７は光ピツクア
ツプ３により得られたデータ信号を増幅するプリ
アンプ、８は増幅されたデータ信号Ｓからクロツ
ク信号CKを再生するクロツク再生回路、９は再
生クロツク信号CKを基準発振器１０の出力Ｆと
位相比較する位相比較器、１１は比較器９の出力
から位相差を示す低周波成分だけを取り出すロー
パスフイルタ、１２は位相補償回路で、これらに
よりフエイズロツクドループPLLが構成される。
このPLLで得られた閉ループの常用制御電圧
Vcとポテンシヨメータ６による開ループの補助
制御電圧Vc′は、切替回路１３で選択されてモー
タ２の駆動回路１４に供給される。１５はデータ
信号Ｓと再生クロツクCKからオーデイオ信号を
再生するデコーダで、再生クロツクCKが同期外
れを起こした場合は同期外れ信号を発生して切替
回路１３を図示とは逆のVc′側に切替える。
Vcとポテンシヨメータ６による開ループの補助
制御電圧Vc′は、切替回路１３で選択されてモー
タ２の駆動回路１４に供給される。１５はデータ
信号Ｓと再生クロツクCKからオーデイオ信号を
再生するデコーダで、再生クロツクCKが同期外
れを起こした場合は同期外れ信号を発生して切替
回路１３を図示とは逆のVc′側に切替える。
補助手段により得られる制御電圧Vc′は、ピツ
クアツプ３の位置ｒ（デイスク１の中心からの半
径方向の距離）に反比例する値で、例えばピツク
アツプ３がデイスク中心へ向つて移動すると（ｒ
小）、Vc′大となつてモータ２、従つてデイスク
１の回転数を上昇させる。これは前式に示したよ
うに角速度ωを上昇させて接線速度ｖを一定に保
つためである。ところが、この補助手段ではスピ
ンドルモータ２の特性（印加電圧対回転角速度）
のバラツキやピツクアツプ３およびその摺動機構
４，５の取付誤差などに対して、例えば、ポテン
シヨメータ６に直列に挿入した抵抗R1，R2を調
整しなければならない欠点がある。
クアツプ３の位置ｒ（デイスク１の中心からの半
径方向の距離）に反比例する値で、例えばピツク
アツプ３がデイスク中心へ向つて移動すると（ｒ
小）、Vc′大となつてモータ２、従つてデイスク
１の回転数を上昇させる。これは前式に示したよ
うに角速度ωを上昇させて接線速度ｖを一定に保
つためである。ところが、この補助手段ではスピ
ンドルモータ２の特性（印加電圧対回転角速度）
のバラツキやピツクアツプ３およびその摺動機構
４，５の取付誤差などに対して、例えば、ポテン
シヨメータ６に直列に挿入した抵抗R1，R2を調
整しなければならない欠点がある。
本発明は、上述した欠点を除去しようとするも
ので、デイスクから検出されるデータ信号が
NRZ−１形式のパルス信号であつて、規格上最
大パルス幅が11T′（T′：再生クロツクの周期）で
あるため、その最大パルス幅を基準クロツク（周
期Ｔ）で計測し、基準幅11Tとの大小を検出して
スピンドルモータの回転速度を制御すればPLL
のキヤプチヤレンジに追い込むことができる点に
着目したものである。
ので、デイスクから検出されるデータ信号が
NRZ−１形式のパルス信号であつて、規格上最
大パルス幅が11T′（T′：再生クロツクの周期）で
あるため、その最大パルス幅を基準クロツク（周
期Ｔ）で計測し、基準幅11Tとの大小を検出して
スピンドルモータの回転速度を制御すればPLL
のキヤプチヤレンジに追い込むことができる点に
着目したものである。
本発明のモータ回転速度制御方式は、モータに
よつてデイスクを回転し、且つ該デイスクの半径
方向に移動可能なピツクアツプによつて該デイス
クからデータを読み取る装置の該モータの回転速
度を、常時は該データから再生された再生クロツ
ク信号の位相が基準クロツク信号の位相と一致す
るようにフエイズロツクドループを用いて制御す
るモータ回転制御方式において、該データに含ま
れる各パルスの幅を該基準クロツクもしくはその
所定倍の周波数の信号で計数するカウンタと、該
カウンタの計数値Ｘをレジスタに記憶された過去
の最大値Ｙと比較する第１のマグニチユードコン
パレータと、該コンパレータがＸ＞Ｙと判定した
ときは該計数値Ｘでその記憶内容が更新される該
レジスタと、該レジスタの内容Ｙを基準値より僅
かに大きい上側設定値Yuと比較する第２のマグ
ニチユードコンパレータおよび該基準値より僅か
に小さい下側設定値YLと比較する第３のマグニ
チユードコンパレータと、該第２のマグニチユー
ドコンパレータがＹ＞Yuと判定したときは前記
モータの回転数を上昇させるような、また該第３
のマグニチユードコンパレータがＹ＜YLと判定
したときは該モータの回転数を低下させるような
電圧を生じるチヤージポンプ回路とを備える補助
制御電圧発生回路を設け、前記フエイズロツクド
ループが同期外れの状態にあるときは該補助制御
電圧発生回路の出力によつて前記モータの回転数
を制御して前記再生クロツクの周波数を該フエイ
ズロツクドループのキヤプチヤレンジまで持ち込
むことを特徴とするが、以下図示の実施例を参照
しながらこれを詳細に説明する。
よつてデイスクを回転し、且つ該デイスクの半径
方向に移動可能なピツクアツプによつて該デイス
クからデータを読み取る装置の該モータの回転速
度を、常時は該データから再生された再生クロツ
ク信号の位相が基準クロツク信号の位相と一致す
るようにフエイズロツクドループを用いて制御す
るモータ回転制御方式において、該データに含ま
れる各パルスの幅を該基準クロツクもしくはその
所定倍の周波数の信号で計数するカウンタと、該
カウンタの計数値Ｘをレジスタに記憶された過去
の最大値Ｙと比較する第１のマグニチユードコン
パレータと、該コンパレータがＸ＞Ｙと判定した
ときは該計数値Ｘでその記憶内容が更新される該
レジスタと、該レジスタの内容Ｙを基準値より僅
かに大きい上側設定値Yuと比較する第２のマグ
ニチユードコンパレータおよび該基準値より僅か
に小さい下側設定値YLと比較する第３のマグニ
チユードコンパレータと、該第２のマグニチユー
ドコンパレータがＹ＞Yuと判定したときは前記
モータの回転数を上昇させるような、また該第３
のマグニチユードコンパレータがＹ＜YLと判定
したときは該モータの回転数を低下させるような
電圧を生じるチヤージポンプ回路とを備える補助
制御電圧発生回路を設け、前記フエイズロツクド
ループが同期外れの状態にあるときは該補助制御
電圧発生回路の出力によつて前記モータの回転数
を制御して前記再生クロツクの周波数を該フエイ
ズロツクドループのキヤプチヤレンジまで持ち込
むことを特徴とするが、以下図示の実施例を参照
しながらこれを詳細に説明する。
第２図は本発明の一実施例を示す構成図で、第
３図は各部信号波形図である。プリアンプ７から
位相補償回路１２までの、PLLを構成する各部
は第１図と同様であるが、アンドゲート２０およ
びインバータ２１を入力段とする補助制御電圧発
生回路の構成は第１図と異なる。即ち、アンドゲ
ート２０はプリアンプ７の出力データ信号Ｓがあ
る間だけ基準発振器１０の出力Ｆを通過させ、通
過した基準クロツク信号F′をカウンタ２２にカウ
ントさせる。またインバータ２１はデータ信号Ｓ
を反転して、その反転出力の立上りでカウンタ
２２をクリアする。従つて、バイナリカウンタ２
２は基準クロツクＦの周期Ｔを単位としてデータ
信号Ｓの正のパルス幅を計測する。Ｘはその計測
値で、パルス幅が長い程０、１、２、…と上昇す
る。最大値レジスタ２３はマグニチユードコンパ
レータ２４からのストレージ信号Ａを受けてその
ときの計数値Ｘを記憶する。このストレージ信号
Ａは、レジスタ２３の出力Ｙと現在の計数値Ｘと
を比較してＸ＞Ｙのときにだけ出力されるので、
レジスタ２３の内容Ｙは過去の計数値Ｘの最大値
となる。マグニチユードコンパレータ２５，２６
はＹとその上、下限値Yu、YLを比較する。Ｙ＞
Yuはデイスク１の回転速度が基準より低いこと
を意味するので、コンパレータ２５は出力ＢをＨ
（ハイ）レベルにして制御電圧Vc′を上昇させる
（高電圧にする）。つまり、該出力Ｂはレジスタ２
７に取り込まれてチヤージポンプ回路２９のアツ
プ信号Ｕとなる。逆にＹ＜YLであるとデイスク
１の回転速度が基準より高いことを意味するの
で、コンパレータ２６は出力ＣをＨレベルにして
制御電圧Vc′を低下させる（高出力インピダンス
にする）。つまり、該出力Ｃはレジスタ２８に取
り込まれてチヤージポンプ回路２９のダウン信号
Ｄとなる。
３図は各部信号波形図である。プリアンプ７から
位相補償回路１２までの、PLLを構成する各部
は第１図と同様であるが、アンドゲート２０およ
びインバータ２１を入力段とする補助制御電圧発
生回路の構成は第１図と異なる。即ち、アンドゲ
ート２０はプリアンプ７の出力データ信号Ｓがあ
る間だけ基準発振器１０の出力Ｆを通過させ、通
過した基準クロツク信号F′をカウンタ２２にカウ
ントさせる。またインバータ２１はデータ信号Ｓ
を反転して、その反転出力の立上りでカウンタ
２２をクリアする。従つて、バイナリカウンタ２
２は基準クロツクＦの周期Ｔを単位としてデータ
信号Ｓの正のパルス幅を計測する。Ｘはその計測
値で、パルス幅が長い程０、１、２、…と上昇す
る。最大値レジスタ２３はマグニチユードコンパ
レータ２４からのストレージ信号Ａを受けてその
ときの計数値Ｘを記憶する。このストレージ信号
Ａは、レジスタ２３の出力Ｙと現在の計数値Ｘと
を比較してＸ＞Ｙのときにだけ出力されるので、
レジスタ２３の内容Ｙは過去の計数値Ｘの最大値
となる。マグニチユードコンパレータ２５，２６
はＹとその上、下限値Yu、YLを比較する。Ｙ＞
Yuはデイスク１の回転速度が基準より低いこと
を意味するので、コンパレータ２５は出力ＢをＨ
（ハイ）レベルにして制御電圧Vc′を上昇させる
（高電圧にする）。つまり、該出力Ｂはレジスタ２
７に取り込まれてチヤージポンプ回路２９のアツ
プ信号Ｕとなる。逆にＹ＜YLであるとデイスク
１の回転速度が基準より高いことを意味するの
で、コンパレータ２６は出力ＣをＨレベルにして
制御電圧Vc′を低下させる（高出力インピダンス
にする）。つまり、該出力Ｃはレジスタ２８に取
り込まれてチヤージポンプ回路２９のダウン信号
Ｄとなる。
第４図はチヤージポンプ回路２９の一例で、コ
ンデンサC1の充電電圧が制御電圧Vc′となる。こ
のコンデンサC1はレジスタ２７の出力ＵがＨレ
ベルになるとダイオードD1、抵抗R3を通して充
電され、逆にレジスタ２８の出力ＤがＬ（ロー）
レベルになると抵抗R4、ダイオードD2を通して
放電される。但し、出力ＤのＬレベルは、コンパ
レータ２６の出力ＣのＨレベル（Ｙ＜YL）に対
応するものとする。
ンデンサC1の充電電圧が制御電圧Vc′となる。こ
のコンデンサC1はレジスタ２７の出力ＵがＨレ
ベルになるとダイオードD1、抵抗R3を通して充
電され、逆にレジスタ２８の出力ＤがＬ（ロー）
レベルになると抵抗R4、ダイオードD2を通して
放電される。但し、出力ＤのＬレベルは、コンパ
レータ２６の出力ＣのＨレベル（Ｙ＜YL）に対
応するものとする。
第３図は上記回路構成においてYu＝12T、YL
＝10Tに設定した場合（11Tが基準値）に、回転
速度ωが次第に増加して基準値（１点鎖線で示
す）付近でクロツク再生回路８がロツクし、
PLLによる制御に切換わる様子を示したもので
ある。尚、データ信号Ｓに現われる最大幅
11T′（T′は再生クロツクCKの周期で、デイスク
１の回転速度に応じて変化する）のパルスは周期
的（フレーム周期）に発生するためレジスタ２３
のクリアおよびレジスタ２７，２８のストレージ
動作はそれより若干大きい周期で行う。３１はこ
の周期を決めるタイミングパルス発生器で、３２
はその出力パルスＰを僅かに遅延させる遅延回路
である。上述した制御電圧Vc′はローパスフイル
タ３０を通して切換回路１３に与えられる。
＝10Tに設定した場合（11Tが基準値）に、回転
速度ωが次第に増加して基準値（１点鎖線で示
す）付近でクロツク再生回路８がロツクし、
PLLによる制御に切換わる様子を示したもので
ある。尚、データ信号Ｓに現われる最大幅
11T′（T′は再生クロツクCKの周期で、デイスク
１の回転速度に応じて変化する）のパルスは周期
的（フレーム周期）に発生するためレジスタ２３
のクリアおよびレジスタ２７，２８のストレージ
動作はそれより若干大きい周期で行う。３１はこ
の周期を決めるタイミングパルス発生器で、３２
はその出力パルスＰを僅かに遅延させる遅延回路
である。上述した制御電圧Vc′はローパスフイル
タ３０を通して切換回路１３に与えられる。
第５図は具体例で、２２Ａ，２２Ｂは基準クロ
ツクＦをカウントするバイナリカウンタである。
本例では精度を上げるために基準クロツクＦの周
波数を２倍にしてある。尚、他の回路各部もIC
化されており、第２図と同じ符号を付してある。
ツクＦをカウントするバイナリカウンタである。
本例では精度を上げるために基準クロツクＦの周
波数を２倍にしてある。尚、他の回路各部もIC
化されており、第２図と同じ符号を付してある。
以上述べたように本発明によれば、デイスクか
ら検出されるデータ信号の最大パルス幅（一般に
フレーム同期信号）を常時監視して、それが
PLLの動作範囲から外れる値になつたときは該
デイスクを回転させるモータに対し、該パルス幅
を基準値に戻す補助制御電圧を与えるので、(1)従
来の様な調整回路が不要となる、(2)スイツチング
制御であるので応答が速い、(3)集積化することに
より小型化が図れる等の利点がある。
ら検出されるデータ信号の最大パルス幅（一般に
フレーム同期信号）を常時監視して、それが
PLLの動作範囲から外れる値になつたときは該
デイスクを回転させるモータに対し、該パルス幅
を基準値に戻す補助制御電圧を与えるので、(1)従
来の様な調整回路が不要となる、(2)スイツチング
制御であるので応答が速い、(3)集積化することに
より小型化が図れる等の利点がある。
第１図は従来のモータ回転速度制御方式の一例
を示す構成図、第２図は本発明の一実施例を示す
構成図、第３図は各部信号波形図、第４図はチヤ
ージポンプ回路の具体例を示す構成図、第５図は
本発明の補助制御電圧発生回路の具体例を示すブ
ロツク図である。 図中、１はデイスク、２はモータ、３はピツク
アツプ、８はクロツク再生回路、９は位相比較
器、１０は基準発振器、PLLはフエイズロツク
ドループ、２２はカウンタ、２３は最大値レジス
タ、２４〜２６はマグニチユードコンパレータ、
２９はチヤージポンプ回路である。
を示す構成図、第２図は本発明の一実施例を示す
構成図、第３図は各部信号波形図、第４図はチヤ
ージポンプ回路の具体例を示す構成図、第５図は
本発明の補助制御電圧発生回路の具体例を示すブ
ロツク図である。 図中、１はデイスク、２はモータ、３はピツク
アツプ、８はクロツク再生回路、９は位相比較
器、１０は基準発振器、PLLはフエイズロツク
ドループ、２２はカウンタ、２３は最大値レジス
タ、２４〜２６はマグニチユードコンパレータ、
２９はチヤージポンプ回路である。
Claims (1)
- １ モータによつてデイスクを回転し、且つ該デ
イスクの半径方向に移動可能なピツクアツプによ
つて該デイスクからデータを読み取る装置の該モ
ータの回転速度を、常時は該データから再生され
た再生クロツク信号の位相が基準クロツク信号の
位相と一致するようにフエイズロツクドループを
用いて制御するモータ回転制御方式において、該
データに含まれる各パルスの幅を該基準クロツク
もしくはその所定倍の周波数の信号で計数するカ
ウンタと、該カウンタの計数値Ｘをレジスタに記
憶された過去の最大値Ｙと比較する第１のマグニ
チユードコンパレータと、該コンパレータがＸ＞
Ｙと判定したときは該計数値Ｘでその記憶内容が
更新される該レジスタと、該レジスタの内容Ｙを
基準値より僅かに大きい上側設定値Yuと比較す
る第２のマグニチユードコンパレータおよび該基
準値より僅かに小さい下側設定値YLと比較する
第３のマグニチユードコンパレータと、該第２の
マグニチユードコンパレータがＹ＞Yuと判定し
たときは前記モータの回転数を上昇させるよう
な、また該第３のマグニチユードコンパレータが
Ｙ＜YLと判定したときは該モータの回転数を低
下させるような電圧を生じるチヤージポンプ回路
とを備える補助制御電圧発生回路を設け、前記フ
エイズロツクドループが同期外れの状態にあると
きは該補助制御電圧発生回路の出力によつて前記
モータの回転数を制御して前記再生クロツクの周
波数を該フエイズロツクドループのキヤプチヤレ
ンジまで持ち込むことを特徴とするモータ回転速
度制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034064A JPS59159685A (ja) | 1983-03-02 | 1983-03-02 | モ−タ回転速度制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58034064A JPS59159685A (ja) | 1983-03-02 | 1983-03-02 | モ−タ回転速度制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59159685A JPS59159685A (ja) | 1984-09-10 |
| JPH0376551B2 true JPH0376551B2 (ja) | 1991-12-05 |
Family
ID=12403828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58034064A Granted JPS59159685A (ja) | 1983-03-02 | 1983-03-02 | モ−タ回転速度制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59159685A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2668991B2 (ja) * | 1988-10-06 | 1997-10-27 | ソニー株式会社 | サーボ回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57168170A (en) * | 1981-04-09 | 1982-10-16 | Sony Corp | Inversion interval detection circuit for signal |
| JPS57211612A (en) * | 1981-06-23 | 1982-12-25 | Sony Corp | Phase servo circuit |
-
1983
- 1983-03-02 JP JP58034064A patent/JPS59159685A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59159685A (ja) | 1984-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190032B1 (ko) | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 | |
| US4672597A (en) | Clock signal reproducing circuit for a player reproducing information of a disc | |
| US5666341A (en) | Data detection apparatus | |
| US5602812A (en) | Reproducing rate control apparatus for optical disk | |
| JPH0223945B2 (ja) | ||
| JPS6314424B2 (ja) | ||
| JP2581074B2 (ja) | デジタルｐｌｌ回路 | |
| GB2109134A (en) | Apparatus for reproducing from a record medium an information signal | |
| JPS60167688A (ja) | 回転位相制御回路 | |
| JPH0376551B2 (ja) | ||
| JP2712195B2 (ja) | 光ディスク再生装置 | |
| JPH0731869B2 (ja) | デイスク回転駆動装置 | |
| JPH0376552B2 (ja) | ||
| JPS58100206A (ja) | デジタル信号の再生装置 | |
| JPH09115238A (ja) | マルチ倍速の光ディスク再生装置のスピンドルサーボ回路 | |
| JP2699350B2 (ja) | デジタルｐｌｌ回路 | |
| JP2907022B2 (ja) | 光ディスク再生装置 | |
| JPH087468A (ja) | 光ディスク再生装置 | |
| JP3342937B2 (ja) | データ再生用ｐｌｌ回路の制御装置及びデータ再生システム | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| JP2763000B2 (ja) | 再生装置 | |
| JP2662254B2 (ja) | ディスクプレーヤの時間軸制御方法 | |
| JPH01258510A (ja) | Ｐｌｌ回路 | |
| JP3443297B2 (ja) | ジッタ量検出回路 | |
| JPH0332152B2 (ja) |