JPH0332152B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はPCMで記録された記録媒体の再生速
度制御装置に関するものである。

デイスクにPCM信号を記録する場合には、角
速度一定（CAV）記録よりも線速度一定（CLV）
記録の方がより多くの情報を記録できる。CLV
記録の場合はデイスクの内周と外周とでデイスク
の回転速度が異るために、等線速度でデイスクを
回転させるために同期信号を記録し、デイスクか
ら読出した同期信号の周期が一定となるように制
御する。ところでデイスクから同期信号を読みと
るためには正規の回転数に近くなければ同期信号
の判別ができない。

このため特にデイスク回転の起動時をどうする
かが課題であつた。

従来技術の一例として、デイスクの読出し位置
（半径位置）をポテンシヨメータで読みとり、正
規回転数を求めてデイスクを目標回転数まで制御
する方法がある。この方法では読取り位置を知る
ポテンシヨメータとデイスク回転数を知る回転数
検出器が不可欠であり、構造が複雑になる欠点が
ある。他の従来技術として、読出した信号の中か
ら、例えば最大パルス幅を検出し、この最大パル
ス幅が正規のパルス幅になるようにデイスク回転
を制御する方法がある。しかしこの方法でも最大
パルス幅の長さをカウンタでカウントし、正規の
回転数のパルス幅のカウント基準値との比較を行
ない、差に応じた電圧を出力してデイスクモータ
に帰還する回路が必要となり、この回路は一般に
精度が悪い。このため、同期信号の検出可能な範
囲まで近づけば、同期信号の周期を計測して基準
値と比較して差に応じた電圧を出力する正規のル
ープに切り換える必要がある。したがつて、この
方法では、デイスクの起動用のループと定常回転
用のループとの２つのループを備える必要があり
構成が複雑となる。

本発明の目的は起動用のループと定常回転用の
ループの回路を部分的に共用して回路構成を低減
した再生速度制御装置を提供するにある。

本発明では、同期信号を含むデイジタルデータ
が記録された記録媒体１から読出した信号により
モータ２の回転速度を制御してデータを再生する
再生装置であつて、 上記読出した信号から上記同期信号を検出し
て、検出した同期信号の周期に相当する値を発生
する同期周期値発生手段３，４，２１，１８，１
２と、 上記読出した信号中の特定パルスのパルス幅を
検出する特定パルス幅検出器１６と、 該特定パルス幅検出器の出力を 正規の動作時における同期信号周期／正規の動作時にお
ける特定パルスのパルス幅倍 した値に相当する値を発生する演算手段１７，１
０，４，２１，１８，１２と、 上記同期信号が検出される所定範囲内では上記
同期周期値発生手段の出力に応じて、上記所定範
囲外では上記演算手段の出力に応じて、上記モー
タの回転速度を制御する制御手段４，１９，２
０，１５，７と、 が設けられる。

同期周期値発生手段の出力と演算手段の出力と
が正規動作時において等しくなるように、特定パ
ルス幅検出器の出力が演算手段により変換される
ため、これら出力を用いてモータの回転速度を制
御する制御手段を供用化することができる。

以下図面とともに本発明を説明する。

第１図は本発明の一実施例を示すブロツク図で
ある。第１図において、１はデイジタルオーデイ
オデイスクであり、記録密度を上げるため、信号
の記録がデイスクの内周、外周の位置にかかわら
ず線速度が一定であるCLV（Constant Liner
Verocity）方式を採用している。したがつてデ
イスクの読出し位置によつてモータ２の回転数を
変化させなければならない。

３は同期信号検出再生回路であり、デイスクか
ら読出された信号の中に含まれている同期信号を
検出して、同期信号パルスだけを出力する回路で
ある。またこの部分はデイスクの傷等による同期
信号の欠落に対しては、本来同期信号があるべき
位置にパルスを発生させて補充する機能も有して
いる。同期信号検出再生回路３で発生する同期信
号の再生範囲には記録変調方式に起因する制限が
ある。

第２図に示す変調方式を例にとつて説明する。
変調方式の詳細は省略するが、この方式では基準
となるクロツク周波数は4.3218MHz、したがつて
１／4.3218Mをクロツク周期（Ｔと表わす）として、 3Tから11Tの幅のパルスで情報が記録されてい
る。また同期信号は11T、11Tの“Ｈ”，“Ｌ”又
は“Ｌ”，“Ｈ”の連続パターンとして定められて
おり、588T毎に記録されている。従つて同期信
号は4.3218MHz／588＝7.35KHzとなる。読出し信号の 中から3T、4T、5T…10T、11Tの信号をクロツ
ク信号で計数して正確に区別しなければならない
が、10Tと11Tとの信号を区別するためには11T
の信号が10.5T以上である必要があり、同期信号
周波数は正規の周波数に対して±0.5／11即ち±4.5 ％以内である必要がある。このため同期信号検出
再生回路３は同期信号周波数が±4.5％以外のと
きは同期信号を識別することが不可能となり信号
再生を停止する。

６はデイジタル方式の周波数電圧変換器（以下
Ｆ−Ｖ変換器という）であり、基準クロツク信号
発生回路１２、カウンタ１１の基準値１４と引算
回路１３とＤ／Ａ変換器１５により構成されてい
る。同期信号検出再生回路３で出力された再生同
期信号を21の1/10分周器を介してカウンタ１１の
ゲート信号として入力し、クロツク信号１２をカ
ウントして同期信号周器を検出し、引算器１３で
基準値との差をとり、Ｄ／Ａ変換器１５で差に応
じた電圧を発生させ、必要ループゲインとなるよ
うに増幅器７で増幅し、増幅器７の出力電圧をモ
ータに帰還して回転数を制御することにより、デ
イスクからの信号読出し速度を一定としている。
５はモータ起動時用の疑似同期信号発生回路であ
る。

以上のように同期信号検出再生回路３は同期信
号周波数が正規の±4.5％以内でないと動作しな
いため、起動時には同期信号を出力しない。この
ため同期信号検出再生回路３が動作を始めるまで
疑似同期信号を発生して回転数を正規に近づける
のが疑似同期信号発生回路５の目的である。４は
切換装置で、同期信号が検出できたか否かを判別
する判別器２２により起動時はａ側、定常時はｂ
側に切換えられる。

以下疑似同期信号発生回路５の動作を説明す
る。既に説明した通り、本方式では3T〜11Tの
パルス幅の信号で構成されており、最大パルス幅
11Tの“Ｈ”“Ｌ”又は“Ｌ”“Ｈ”２回連続パタ
ーンを同期信号としており、また同期信号の間隔
は588Tとしている。従つて同期信号を検出でき
なくても最大パルス幅を検出して求め、この間隔
を588／11倍すなわち、 正規の動作時における同期信号周期／正規の動作時にお
ける特定パルスのパルス幅倍 することによつて同期信号の周期を求めることが
できる。疑似同期信号発生回路５はこれを具体化
したものであり、８は最大パルス幅検出器であ
る。この最大パルス幅検出器８では少なくともＴ
の間隔より狭いパルスでパルス幅を計数し、一定
時間内の最大パルス幅値を求めている。９は演算
機で、最大パルス幅検出器８で求めた値を588／11倍 して同期信号間隔を予測する。１０はパルス発生
器で演算器９で求めた値を分周比とし上記パルス
幅を計数したパルスを分周して疑似同期信号を発
生させている。

以上動作原理を説明してきたが第１図に示す信
号再生速度制御装置を具体化する上で、Ｆ−Ｖ変
換器６の検出精度を上げようとする（例えば0.02
％とする）と、カウンタ１１の計数値は5000以上
にする必要があり、13ビツトのカウンタと13ビツ
トの引算回路が必要となつて、LSI化に対しては
まだ回路規模が大きくなる。これを改善した例を
第２の実施例として以下説明する。

第３図は本発明の第２の実施例を示すブロツク
図である。第３図の構成は第１図に示した例と構
成に類似しているが、構成要素の特性が異つてい
る。相異点は第１図に示すカウンタ８を第３図で
は一定値以上では計数値に上限をもつリミツタ付
カウンタ１６としたことと、第１図の同期信号周
期演算器９疑似同期信号周期の演算を第３図では
リミツタ付カウンタ１６の計数値により演算値に
制限を加えるリミツタ機能付演算器１７としたこ
とと、第１図１１に示す同期信号周期カウンタを
第３図ではカウンタのビツト数を減らし繰り返し
てカウントするくり返し型カウンタ１８としたこ
とである。機能の相異をまとめて第４図に示す。
第４図の１６，１７，１８は第３図１６，１７，
１８のカウンタの機能を示している。

第３図において第１図と同番号を付しているも
のは第１図と同機能である。前述の記録変調方式
で情報信号と同期信号とが記録されているPCM
デイスク１から読み出された信号は３の同期信号
検出再生回路に入力され同期信号だけがとり出さ
れ、スイツチ４、1/10分周器２１を経てＦ−Ｖ変
換器６に入力される。ここで同期信号周波数は前
述したように7.35KHzであり、基準信号発生器１
２の発振周波数は4.3218MHzとする。1/10分周器
２１はカウンタ１８での同期信号周期測定の検出
精度を上げるためのものであり、1/10分周器２１
の出力の周波数は735Hzとなる。735Hzの周期を基
準信号発生器１２の4.3218MHzでカウントすると
カウント数は5880となり、第１図カウンタ１１で
計数すると同期信号周期対カウント数の関係は第
５図ａのようになり、カウンタの段数としては13
段必要となる。しかし前述した如く同期信号検出
再生回路３の出力の周波数範囲は±4.5％である
ため、カウンタの使用範囲は5880の±4.5％の
5615〜6145であり、530のダイナミツクレンジし
か必要としない。従つてカウンタ数は530以上あ
れば良く、９ビツトの分解能があれば十分であ
る。そこでカウンタ１８のビツト数を第１図のカ
ウンタ１１よりビツト数を減らし、くり返し型と
しても第５図ｂに示す如くカウントを行ない、こ
のくり返しカウント数のダイナミツクレンジ（範
囲Ｄ）が同期信号検出再生範囲より広くとれれば
問題ない。カウンタ１８のビツト数を最小にする
ためにはカウント値の中心が目標中心値にくるよ
うに初期値をセツトする必要がある。本実施例の
場合カウンタ１８の最小ビツト数は９ビツトなの
でカウント数は1024であり、中心値を512とする
ために初期値は1024−｛5880−512−（1024×５）｝
＝776とするのが良い。

以上述べたカウンタ方式を第３図カウンタ１８
として使用すれば、第１図のカウンタ１１のビツ
ト数が13段必要であつたのに対し、９段で実現で
き回路素子数を小さくできる。また基準値１４、
引き算回路１３も13ビツト必要であつたのに対
し、引算器１９、基準値２０では９ビツト構成で
よくなり大幅に回路規模を小さくできる。引き算
器１９の出力に応じてＤ／Ａ変換器１５は電圧を
出力し、これを２のモータ２に帰還することによ
り読出し速度を一定に制御することができる。

次にモータ起動時について説明する。第１図の
疑似同期信号発生回路５では最大パルス巾に応じ
て疑似同期信号を発生する。この疑似同期信号周
期を第５図ａに示すカウンタ特性で計測すれば、
正確に周期が測定でき問題はないが、ビツト数を
減らしたカウンタ１８でカウントすると、第５図
ｂに示す如く、この疑似同期信号周期が範囲Ｄを
こえることが起こる。この場合のカウント値は本
来のカウント値でなく、誤動作を生ずることにな
る。これを防ぐため疑似同期信号発生器５で出力
される疑似同期信号の周期が範囲Ｄをこえた場合
に、範囲Ｄの最小値または最大値となるように構
成しなければならない。

この制限を第４図にその特性を示す如く演算器
１７で行なつている。この演算器は588／11倍を行う ものであるが、デイジタルの掛け算器は回路規模
が大きくなるため、ROM（Read Only
Memory）またはPLA（Programmable Logic
Array）を用いてテーブルにするのが得策であ
る。このROMまたはPLAの出力を第４図演算器
１７の特性にするのは容易であり回路規模も小さ
くできる。更にこのROMまたはPLAの規模を小
さくするために第１のカウンタ８を第４図の検出
器１６の如く、カウンタのカウント値に上限値を
設けた。カウント値に上限を設けることは、カウ
ンタの段数を必要ビツト数に低減し、カウンタの
内容がオーバーフローしたときイネーブル状態に
することによつて容易に実現できる。

以上述べたように第３図に示すカウンタ１８を
第４図の如く９ビツトのくり返し型とし、カウン
タ１６に第４図に示す如くリミツタを設け、演算
器１７の出力にリミツタを設け、疑似同期信号の
周波数範囲をカウンタ１８のダイナミツクレンジ
内となるようにすることによつて、第１図のシス
テムの機能を損うことなく全体の回路規模を大幅
に削減することが可能となつた。

以上説明したように本発明ではCLVデイスク
の起動ループと定常ループの回路構成を共用する
ことにより回路規模を大幅に低減することが可能
となつた。さらにＦ−Ｖ変換器カウンタのダイナ
ミツクレンジを同期信号検出再生範囲より広いく
り返し型とし、疑似同期信号発生回路の最大パル
ス幅検出用のカウンタをリミツタ付とし、演算器
をリミツタ付としたので演算器用ROMまたは
PLA、Ｆ−Ａ変換器用カウンタ、基準値、引き
算回路の回路規模を大幅に低減することができる
ものである。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロツク図、
第２図はEFM信号波形図、第３図は本発明の他
の実施例を示すブロツク図、第４図は第１図、第
３図の構成要素の機能比較図、第５図はＦ−Ｖ変
換器用カウンタ動作原理図である。 １……PCMデイスク、２……モータ、３……
同期信号検出再生回路、４……スイツチ、５……
疑似同期信号発生回路、６……Ｆ−Ｖ変換器、７
……増幅器、１２……基準信号発生器、１５……
Ｄ／Ａ変換器、２１……1/10分周期、１６……リ
ミツタ付最大パルス幅検出器、１７……リミツタ
付演算器、１８……くり返し型カウンタ、１９…
…引算器（8bit）、２０……基準値（8bit）。

Claims (1)

1. 【特許請求の範囲】 １ 同期信号を含むデイジタルデータが記録され
   た記録媒体から読出した信号によりモータの回転
   速度を制御してデータを再生する再生装置であつ
   て、 上記読出した信号から上記同期信号を検出し
   て、検出した同期信号の周期に相当する値を発生
   する同期周期値発生手段と、 上記読出した信号中の特定パルスのパルス幅を
   検出する特定パルス幅検出器と、 該特定パルス幅検出器の出力を 正規の動作時における同期信号周期／正規の動作時にお
   ける特定パルスのパルス幅倍 した値に相当する値を発生する演算手段と、 上記同期信号が検出される所定範囲内では上記
   同期周期値発生手段の出力に応じて、上記所定範
   囲外では上記演算手段の出力に応じて、上記モー
   タの回転速度を制御する制御手段と、からなるこ
   とを特徴とする再生速度制御装置。