JPH0377420A - 自動周波数制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は衛星通信などにおける周波数の安定化を図る
自動周波数制御装置に関するものである。

［従来の技術］ 衛星通信においては、衛星の中継器の性質上、地上にお
ける受信周波数に周波数オフセットが生じ、そのオフセ
ット量が±４０ｋＨｚ程度となる。

従ってこのオフセットを地上受信機で補正する必要があ
る。このようなオフセットを補正する、従来のオフセッ
ト補正回路は、周波数変換回路２周波数弁別回路、ＶＣ
Ｏなとで構成され、受信周波数のオフセット量に応じて
、受信機の第１局部発振回路の発振周波数を自動的に変
化させて補正している。

そして送信周波数の安定化を図るために、一般的に従来
では恒温槽付きの水晶発振機を用いている。

「発明が解決しようとする課題］ 上記のような従来のオフセット補正回路は以上のように
、回路がすべてアナログで精成され、部品点数も多く信
頼性に欠ける面がある。

また送信装置に使用する恒温槽は、製造原価が高く、容
積も大きくなり、消費電力も大きい等の問題点があった
。

この発明はかかる課題を解決するためになされたもので
、受信周波数のオフセットを容易に補正することができ
、恒温槽を使用しないで送信周波数を安定化させること
ができる自動周波数制御装置を得ることを目的としてい
る。

［課題を解決するための手段］ この発明ζこかかる自動周波数制御装置は、ディジタル
信号を伝送する場合のクロック信号の周波数ｆｋが正確
に保たれていることを利用し８、受信装置の第１中間周
波数ｆｓおよび送信装置の基準周波数ｆｓそれぞれのｆ
ｋに対する倍数を測定し、これらの倍数が予め記憶され
た正規の値からずれた場合、そのずれの値でそれぞれの
ＶＣＯをフィードバック制御することとし、また第１局
部発振回路の発振周波数を受信周波数全範囲にスィーブ
し、受信装置の第１周波数変換回路の出力を狭帯域のバ
ンドパスフィルタを通過させることによって受信周波数
を捜して周波数の引き込みを確実にすることとし、さら
に受信装置の周波数も送信装置の周波数も同一のＣＰＵ
　（中央処理装置）によりディジタル的に制御すること
とした。

［作用］ クロックパルスの周波数ｆｋを正確に再生することがで
きるので、ｆｓ、ｆｓを容易に正確な周波数に制御する
ことが可能となる。

［実施例］ 以下、この発明の実施例を図面について説明する。第１
図はこの発明の一実施例を示すブロック図で、図におい
て（１）は周波数変換回路、（２）は第１のＶＣＯｌ（
３）はバンドパスフィルタ（以下ＢＰＦと略記する）、
（＝１＞はキャリア検出回路、（５）はキャリア再生回
路、（６）は信号復調回路、（７）はクロック再生回路
、（８）は制御用ＣＰＵ、（９）は第１のディジタルア
ナログ変換器（以下り、／Ａと略記する）　、　（１０
）は第２のＤ／Ａ、（１１）は第２のＶＣＯ，ＣＤはキ
ャリア検出回路（４）からの検出信号を示す。

受信ＰＳＫ信号のキャリア周波数をｆｒ、そのクロック
周波数をｆｋであるとし、Ｖ　ＣＯ（２）の出力周波数
をｆｖとすれば、周波数変換回路（１）の出力である中
間周波数キャリアｆ＋は、例えばｆｓ二ｆｓ−ｆｖとな
る。

ＣＰＵ（８）はＤ　、、／’　Ａ　（９）を経て、Ｖ　
ＣＯ（２）の発振周波数ｆｖをスイープしており、Ｂ　
Ｐ　Ｆ　（３）は中心周波数ｆｉｏの狭帯域通過特性を
持っているが、ｆｖがスイープされ、従ってｆｉがスィ
ーブされることによってｆｉ”ｆｉｏとなった時に、ｆ
ＳがＢ　Ｐ　Ｆ　（３）を通過する。キャリア検出回路
（４）はこれを検出してＣＰ　Ｕ　（８）へ検出信号Ｃ
Ｄを出力する。ＣＰＵ（８，）では、この検出信号ＣＤ
によりＶ　ＣＯ（２）のスィーブを停止する。

そしてＢ　Ｐ　Ｆ　（３）の出力からキャリア再生回路
（５）により中間周波数キャリアが再生され、この再生
されたキャリアを用いてＢ　Ｐ　Ｆ　（３）の出力がら
信号復調回路（６）で信号が復調される。そして復調さ
れた信号からクロック再生回路（７）によりクロックパ
ルスが抽出される。

第２図は、第１図に示すＣＰ　Ｕ　（８）の動作を説明
するブロック図で、第１図と同一符号は同一部分を示し
、（８１）は鋸歯状波発生回路、（８２）はｆｉ。

／　ｆ　ｋの値を記憶するメモリ、（８３）はｆｋの１
周期中のｆｉの波数を計測するカウンタ、（８４）はカ
ウンタ（８３）が計数を終了した時点でその値をラッチ
するためのラッチ、（８５）は第１の減算回路、〈８６
）はセレクタを示す。

ＣＤが所定値以下である間は、セレクタ（８１）は鋸歯
状波発生回路（８１）の出力をＤ　／　Ａ　（９）に与
えて、Ｖ　ＣＯ（２）の発振周波数をスイープしており
、ｆｉがｆｉＯに近くなると、Ｂ　Ｐ　Ｆ　（３）の出
力が増加し、従ってキャリア検出回路（４）からのＣＤ
が増加し、セレクタ（８６〉が減算回路（８５）からの
出力をＤ　／　Ａ　（９）に与える。すなわちＤ／Ａ（
９）　−ＶＣ○〈２）−周波数変換回路（１）−ＢＰＦ
（３）−キャリア再生回路（５）−カウンタ（８３）−
ラッチ（８４）−減算回路（８５）−セレクタ（８６）
−Ｄ　、、／　Ａ　（９＞の回路により、ｆ＋＝ｆ＋ｏ
となるようにフィードバック制御される。

また（８７）はｆ　−ｏ／　ｆ　ｋ（但しｆｓ。はｆｓ
の規定値）の値を記憶するメモリ、（８８）はｆｋの１
周期中のｆｉの波数を計測するカウンタ、（８９）はカ
ウンタ（８８〉が計数を終了した時点でその値をラッチ
するためのラッチを示す、そしてこの回路で先のｆｓの
場合と同様な動作により、ｆｓ＝ｆｓ。となるようにフ
ィードバック制御される。

以上のようにして、単一のＣＰ　ｔＪ　（８）によって
受信装置の第１局部発振周波数と、送信装置の基準周波
数とを同時に安定化させることがでる。

［発明の効果］ この発明は以上説明したように、簡単な回路で受信装置
の第１局部発振周波数と送信装置の基準周波数とを同時
に安定化し、ディジタル制御による誤動作の少ない確実
な周波数の引き込みを実現できるという効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示すＣＰＵの動作を説明するブロック図。 （１）は周波数変換回路、（２〉は第１のｖＣ○、（３
）はＢＰＦ、（４）はキャリア検出回路、（５）はキャ
リア再生回路、（６〉は信号復調回路、（７）はクロッ
ク再生回路、（８）はＣＰＵ、（９）は第１のＤ／Ａ、
（１０）は第２のＤ／Ａ、（１１）は第２のｖｃ９ なお、各図中同一符号は同一または相当部分を示すもの
とする。

Claims (1)

1. 【特許請求の範囲】 クロック周波数を再生することができるディジタル信号
   により搬送波を変調して送信する通信装置に用いる自動
   周波数制御装置において、 受信周波数を中間周波数（この周波数ｆ＿ｉとする）に
   変換する周波数変換回路、 この周波数変換回路に局部発振電圧を供給する第１の電
   圧制御発振器（ＶＣＯ）、 上記周波数変換回路の出力に接続され、規定の中間周波
   数ｆ＿ｉ＿０を中心周波数とし、狭い通過周波数帯域を
   有するバンドパスフィルタ（ＢＰＦ）、このＢＰＦの出
   力から、このＢＰＦを通過した中間周波数ｆ＿ｉを再生
   するキャリア再生回路、このキャリア再生回路の出力と
   上記ＢＰＦの出力とから信号を復調する信号復調回路、 この信号復調回路の出力からクロックパルス（この周波
   数をｆ＿ｋとする）を抽出するクロック再生回路、 上記ＢＰＦの出力が所定値以上あるか否かを検出するキ
   ャリア検出回路、 送信装置に使用される基準周波数ｆ＿ｓを発振する第２
   のＶＣＯ、 ｆ＿ｉ，ｆ＿ｋ，ｆ＿ｓの各周波数を入力し、ｆ＿ｉ／
   ｆ＿ｋ，ｆ＿ｓ／ｆ＿ｋの値をそれぞれ算出し、これら
   の値と予め記憶するｆ＿ｉ＿０／ｆ＿ｋ、ｆ＿ｓ＿０／
   ｆ＿ｋ（ｆ＿ｓ＿０はｆ＿ｓの規定値）の値との差Δｆ
   ＿ｉ，Δｆ＿ｓを算出するＣＰＵ、 上記キャリア検出回路の出力が所定値以下の場合に上記
   ＣＰＵからの第１のディジタルアナログ変換器（Ｄ／Ａ
   ）を介して鋸歯状波電圧を上記第１のＶＣＯに加え、上
   記キャリア検出回路の出力が上記所定値を超えるときは
   Δｆ＿ｉの値を上記第１のＤ／Ａに入力して、その出力
   により上記第１のＶＣＯをフィードバック制御する手段
   、 Δｆ＿ｓの値により第２のＤ／Ａを介して上記第２のＶ
   ＣＯをフィードバック制御する手段、を備えたことを特
   徴とする自動周波数制御装置。