JPH0517733B2 - - Google Patents
Info
- Publication number
- JPH0517733B2 JPH0517733B2 JP1212924A JP21292489A JPH0517733B2 JP H0517733 B2 JPH0517733 B2 JP H0517733B2 JP 1212924 A JP1212924 A JP 1212924A JP 21292489 A JP21292489 A JP 21292489A JP H0517733 B2 JPH0517733 B2 JP H0517733B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- circuit
- vco
- bpf
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は衛星通信などにおける周波数の安定
化を図る自動周波数制御装置に関するものであ
る。
化を図る自動周波数制御装置に関するものであ
る。
衛星通信においては、衛星の中継器の性質上、
地上における受信周波数に周波数オフセツトが生
じ、そのオフセツト量が±40kHz程度となる。従
つてこのオフセツトを地上受信機で補正する必要
がある。このようなオフセツトを補正する、従来
のオフセツト補正回路は、周波数変換回路、周波
数弁別回路、VCOなどで構成され、受信周波数
のオフセツト量に応じて、受信機の第１局部発振
回路の発振周波数を自動的に変化させて補正して
いる。
地上における受信周波数に周波数オフセツトが生
じ、そのオフセツト量が±40kHz程度となる。従
つてこのオフセツトを地上受信機で補正する必要
がある。このようなオフセツトを補正する、従来
のオフセツト補正回路は、周波数変換回路、周波
数弁別回路、VCOなどで構成され、受信周波数
のオフセツト量に応じて、受信機の第１局部発振
回路の発振周波数を自動的に変化させて補正して
いる。
そして送信周波数の安定化を図るために、一般
的に従来では恒温槽付きの水晶発振機を用いてい
る。
的に従来では恒温槽付きの水晶発振機を用いてい
る。
〔発明が解決しようとする課題〕
上記のような従来のオフセツト補正回路は以上
のように、回路がすべてアナログで構成され、部
品点数も多く信頼性に欠ける面がある。
のように、回路がすべてアナログで構成され、部
品点数も多く信頼性に欠ける面がある。
また送信装置に使用する恒温槽は、製造原価が
高く、容積も大きくなり、消費電力も大きい等の
問題点があつた。
高く、容積も大きくなり、消費電力も大きい等の
問題点があつた。
この発明はかかる課題を解決するためになされ
たもので、受信周波数のオフセツトを容易に補正
することができ、恒温槽を使用しないで送信周波
数を安定化させることができる自動周波数制御装
置を得ることを目的としている。
たもので、受信周波数のオフセツトを容易に補正
することができ、恒温槽を使用しないで送信周波
数を安定化させることができる自動周波数制御装
置を得ることを目的としている。
この発明にかかる自動周波数制御装置は、デイ
ジタル信号を伝送する場合のクロツク信号の周波
数fkが正確に保たれていることを利用し、受信装
置の第１中間周波数fiおよび送信装置の基準周波
数fsそれぞれのfkに対する倍数を測定し、これら
の倍数が予め記憶された正規の値からずれた場
合、そのずれの値でそれぞれのVCOをフイード
バツク制御することとし、また第１局部発振回路
の発振周波数を受信周波数全範囲にスイープし、
受信装置の第１周波数変換回路の出力を狭帯域の
バンドパスフイルタを通過させることによつて受
信周波数を捜して周波数の引き込みを確実にする
こととし、さらに受信装置の周波数も送信装置の
周波数も同一のCPU（中央処理装置）によりデイ
ジタル的に制御することとした。
ジタル信号を伝送する場合のクロツク信号の周波
数fkが正確に保たれていることを利用し、受信装
置の第１中間周波数fiおよび送信装置の基準周波
数fsそれぞれのfkに対する倍数を測定し、これら
の倍数が予め記憶された正規の値からずれた場
合、そのずれの値でそれぞれのVCOをフイード
バツク制御することとし、また第１局部発振回路
の発振周波数を受信周波数全範囲にスイープし、
受信装置の第１周波数変換回路の出力を狭帯域の
バンドパスフイルタを通過させることによつて受
信周波数を捜して周波数の引き込みを確実にする
こととし、さらに受信装置の周波数も送信装置の
周波数も同一のCPU（中央処理装置）によりデイ
ジタル的に制御することとした。
クロツクパルスの周波数fkを正確に再生するこ
とができるので、fi、fsを容易に正確な周波数に
制御することが可能となる。
とができるので、fi、fsを容易に正確な周波数に
制御することが可能となる。
以下、この発明の実施例を図面について説明す
る。第１図はこの発明の一実施例を示すブロツク
図で、図において１は周波数変換回路、２は第１
のVCO、３はバンドパスフイルタ（以下BPFと
略記する）、４はキヤリア検出回路、５はキヤリ
ア再生回路、６は信号復調回路、７はクロツク再
生回路、８は制御用CPU、９は第１のデイジタ
ルアナログ変換器（以下Ｄ／Ａと略記する）、１
０は第２のＤ／Ａ、１１は第２のVCO、CDはキ
ヤリア検出回路４からの検出信号を示す。
る。第１図はこの発明の一実施例を示すブロツク
図で、図において１は周波数変換回路、２は第１
のVCO、３はバンドパスフイルタ（以下BPFと
略記する）、４はキヤリア検出回路、５はキヤリ
ア再生回路、６は信号復調回路、７はクロツク再
生回路、８は制御用CPU、９は第１のデイジタ
ルアナログ変換器（以下Ｄ／Ａと略記する）、１
０は第２のＤ／Ａ、１１は第２のVCO、CDはキ
ヤリア検出回路４からの検出信号を示す。
受信PSK信号のキヤリア周波数をfr、そのクロ
ツク周波数をfkであるとし、VCO２の出力周波
数をfvとすれば、周波数変換回路１の出力である
中間周波数キヤリアfiは、例えばfi＝fr−fvとな
る。
ツク周波数をfkであるとし、VCO２の出力周波
数をfvとすれば、周波数変換回路１の出力である
中間周波数キヤリアfiは、例えばfi＝fr−fvとな
る。
CPU８はＤ／Ａ９を経て、VCO２の発振周波
数fvをスイープしており、BPF３は中心周波数fi0
の狭帯域通過特性を持つているが、fvがスイープ
され、従つてfiがスイープされることによつてfi
＝fi0となつた時に、fiがBPF３を通過する。キヤ
リア検出回路４はこれを検出してCPU８へ検出
信号CDを出力する。CPU８では、この検出信号
CDによりVCO２のスイープを停止する。
数fvをスイープしており、BPF３は中心周波数fi0
の狭帯域通過特性を持つているが、fvがスイープ
され、従つてfiがスイープされることによつてfi
＝fi0となつた時に、fiがBPF３を通過する。キヤ
リア検出回路４はこれを検出してCPU８へ検出
信号CDを出力する。CPU８では、この検出信号
CDによりVCO２のスイープを停止する。
そしてBPF３の出力からキヤリア再生回路５
により中間周波数キヤリアが再生され、この再生
されたキヤリアを用いてBPF３の出力から信号
復調回路６で信号が復調される。そして復調され
た信号からクロツク再生回路７によりクロツクパ
ルスが抽出される。
により中間周波数キヤリアが再生され、この再生
されたキヤリアを用いてBPF３の出力から信号
復調回路６で信号が復調される。そして復調され
た信号からクロツク再生回路７によりクロツクパ
ルスが抽出される。
第２図は、第１図に示すCPU８の動作を説明
するブロツク図で、第１図と同一符号は同一部分
を示し、８１は鋸歯状波発生回路、８２はfi0／fk
の値を記憶するメモリ、８３はfkの１周期中のfi
の波数を計測するカウンタ、８４はカウンタ８３
が計数を終了した時点でその値をラツチするため
のラツチ、８５は第１の減算回路、８６はセレク
タを示す。
するブロツク図で、第１図と同一符号は同一部分
を示し、８１は鋸歯状波発生回路、８２はfi0／fk
の値を記憶するメモリ、８３はfkの１周期中のfi
の波数を計測するカウンタ、８４はカウンタ８３
が計数を終了した時点でその値をラツチするため
のラツチ、８５は第１の減算回路、８６はセレク
タを示す。
CDが所定値以下である間は、セレクタ８１は
鋸歯状波発生回路８１の出力をＤ／Ａ９に与え
て、VCO２の発振周波数をスイープしており、fi
がfi0に近くなると、BPF３の出力が増加し、従
つてキヤリア検出回路４からのCDが増加し、セ
レクタ８６が減算回路８５からの出力をＤ／Ａ９
に与える。すなわちＤ／Ａ９−VCO２−周波数
変換回路１−BPF３−キヤリア再生回路５−カ
ウンタ８３−ラツチ８４−減算回路８５−セレク
タ８６−Ｄ／Ａ９の回路により、fi＝fi0となるよ
うにフイードバツク制御される。
鋸歯状波発生回路８１の出力をＤ／Ａ９に与え
て、VCO２の発振周波数をスイープしており、fi
がfi0に近くなると、BPF３の出力が増加し、従
つてキヤリア検出回路４からのCDが増加し、セ
レクタ８６が減算回路８５からの出力をＤ／Ａ９
に与える。すなわちＤ／Ａ９−VCO２−周波数
変換回路１−BPF３−キヤリア再生回路５−カ
ウンタ８３−ラツチ８４−減算回路８５−セレク
タ８６−Ｄ／Ａ９の回路により、fi＝fi0となるよ
うにフイードバツク制御される。
また８７はfs0／fk（但しfs0はfsの規定値）の値
を記憶するメモリ、８８はfkの１周期中のfsの波
数を計測するカウンタ、８９はカウンタ８８が計
数を終了した時点でその値をラツチするためのラ
ツチを示す。そしてこの回路で先のfiの場合と同
様な動作により、fs＝fs0となるようにフイードバ
ツク制御される。
を記憶するメモリ、８８はfkの１周期中のfsの波
数を計測するカウンタ、８９はカウンタ８８が計
数を終了した時点でその値をラツチするためのラ
ツチを示す。そしてこの回路で先のfiの場合と同
様な動作により、fs＝fs0となるようにフイードバ
ツク制御される。
以上のようにして、単一のCPU８によつて受
信装置の第１局部発振周波数と、送信装置の基準
周波数とを同時に安定化させることがでる。
信装置の第１局部発振周波数と、送信装置の基準
周波数とを同時に安定化させることがでる。
この発明は以上説明したように、簡単な回路で
受信装置の第１局部発振周波数と送信装置の基準
周波数とを同時に安定化し、デイジタル制御によ
る誤動作の少ない確実な周波数の引き込みを実現
できるという効果がある。
受信装置の第１局部発振周波数と送信装置の基準
周波数とを同時に安定化し、デイジタル制御によ
る誤動作の少ない確実な周波数の引き込みを実現
できるという効果がある。
第１図はこの発明の一実施例を示すブロツク
図、第２図は第１図に示すCPUの動作を説明す
るブロツク図。 １は周波数変換回路、２は第１のVCO、３は
BPF、４はキヤリア検出回路、５はキヤリア再
生回路、６は信号復調回路、７はクロツク再生回
路、８はCPU、９は第１のＤ／Ａ、１０は第２
のＤ／Ａ、１１は第２のVCO。なお、各図中同
一符号は同一または相当部分を示すものとする。
図、第２図は第１図に示すCPUの動作を説明す
るブロツク図。 １は周波数変換回路、２は第１のVCO、３は
BPF、４はキヤリア検出回路、５はキヤリア再
生回路、６は信号復調回路、７はクロツク再生回
路、８はCPU、９は第１のＤ／Ａ、１０は第２
のＤ／Ａ、１１は第２のVCO。なお、各図中同
一符号は同一または相当部分を示すものとする。
Claims (1)
- 【特許請求の範囲】 １ クロツク周波数を再生することができるデイ
ジタル信号により搬送波を変調して送信する通信
装置に用いる自動周波数制御装置において、 受信周波数を中間周波数（この周波数fiとす
る）に変換する周波数変換回路、 この周波数変換回路に局部発振電圧を供給する
第１の電圧制御発振器（VCO）、 上記周波数変換回路の出力に接続され、規定の
中間周波数fi0を中心周波数とし、狭い通過周波数
帯域を有するバンドパスフイルタ（BPF）、 このBPFの出力から、このBPFを通過した中
間周波数fiを再生するキヤリア再生回路、 このキヤリア再生回路の出力と上記BPFの出
力とから信号を復調する信号復調回路、 この信号復調回路の出力からクロツクパルス
（この周波数をfkとする）を抽出するクロツク再
生回路、 上記BPFの出力が所定値以上あるか否かを検
出するキヤリア検出回路、 送信装置に使用される基準周波数fsを発振する
第２のVCO、 fi、fk、fsの各周波数を入力し、fi／fk、fs／fkの
値をそれぞれ算出し、これらの値と予め記憶する
fi0／fk、fs0／fk（fs0はfsの規定値）の値との差Δfi
、
Δfsを算出するCPU、 上記キヤリア検出回路の出力が所定値以下の場
合に上記CPUからの第１のデイジタルアナログ
変換器（Ｄ／Ａ）を介して鋸歯状波電圧を上記第
１のVCOに加え、上記キヤリア検出回路の出力
が上記所定値を超えるときはΔfiの値を上記第１
のＤ／Ａに入力して、その出力により上記第１の
VCOをフイードバツク制御する手段、 Δfsの値により第２のＤ／Ａを介して上記第２
のVCOをフイードバツク制御する手段、 を備えたことを特徴とする自動周波数制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212924A JPH0377420A (ja) | 1989-08-21 | 1989-08-21 | 自動周波数制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1212924A JPH0377420A (ja) | 1989-08-21 | 1989-08-21 | 自動周波数制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377420A JPH0377420A (ja) | 1991-04-03 |
| JPH0517733B2 true JPH0517733B2 (ja) | 1993-03-10 |
Family
ID=16630543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1212924A Granted JPH0377420A (ja) | 1989-08-21 | 1989-08-21 | 自動周波数制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377420A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3022999U (ja) * | 1995-09-22 | 1996-04-02 | 株式会社ピーエスピー | マウスパッド |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3461484B2 (ja) * | 2000-04-05 | 2003-10-27 | 埼玉日本電気株式会社 | 無線通信装置及びその無線周波数補正方式 |
-
1989
- 1989-08-21 JP JP1212924A patent/JPH0377420A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3022999U (ja) * | 1995-09-22 | 1996-04-02 | 株式会社ピーエスピー | マウスパッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377420A (ja) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0215490B1 (en) | A.f.c. system for broad-band fm receiver | |
| EP0394064B1 (en) | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency | |
| CA2246146C (en) | Direct digital phase synthesis | |
| EP0124332A2 (en) | A double conversion tuner | |
| KR100438631B1 (ko) | Ｐｌｌ 회로 | |
| AU680544B2 (en) | Digital clock generator | |
| EP0551106B1 (en) | Frequency sweep control apparatus | |
| CA2112290A1 (en) | A clock recovery circuit for serial digital video | |
| CA2260456A1 (en) | A frequency-locked loop with gated reference and vco inputs | |
| US4461035A (en) | Television synchronous receiver | |
| EP2343803B1 (en) | Automatic frequency offset compensation method and device | |
| JPH0517733B2 (ja) | ||
| EP0066338A1 (en) | FM-broadcasting system with transmitter identification by means of a binary phase-modulated, differentially coded code signal | |
| JP2584352B2 (ja) | インターフェイス回路 | |
| JPH10163818A (ja) | 周波数自動制御回路 | |
| RU2081510C1 (ru) | Синтезатор частот | |
| JPH09326752A (ja) | 移動体通信端末装置 | |
| JP4459469B2 (ja) | 自動周波数制御装置 | |
| JP2623949B2 (ja) | データ復調装置 | |
| AU588479B2 (en) | A capture circuit for restoring the carrier from a qam-signal | |
| SU1628218A1 (ru) | Устройство дл приема сигналов с синхронной манипул цией | |
| JPH04271634A (ja) | インターフェイス回路 | |
| JP2550701B2 (ja) | Ｆｓｋ受信機 | |
| JP3696636B2 (ja) | 受信装置 | |
| JPH10290218A (ja) | 受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |