JPH0377675B2 - - Google Patents
Info
- Publication number
- JPH0377675B2 JPH0377675B2 JP3762482A JP3762482A JPH0377675B2 JP H0377675 B2 JPH0377675 B2 JP H0377675B2 JP 3762482 A JP3762482 A JP 3762482A JP 3762482 A JP3762482 A JP 3762482A JP H0377675 B2 JPH0377675 B2 JP H0377675B2
- Authority
- JP
- Japan
- Prior art keywords
- inp
- layer
- ingaasp
- groove
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
- H01S5/223—Buried stripe structure
- H01S5/2237—Buried stripe structure with a non-planar active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/24—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a grooved structure, e.g. V-grooved, crescent active layer in groove, VSIS laser
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は半導体発光装置に係り、特に光導波路
を内蔵する半導体レーザのような半導体発光装置
の構造に関する。
を内蔵する半導体レーザのような半導体発光装置
の構造に関する。
(b) 技術の背景
近年半導体基板に溝を形成し、その溝内に活性
層を埋め込み且つ溝の周囲を屈折率が低いクラツ
ド層で囲み光導波路を形成した構造の半導体レー
ザが多く用いられる。中でもInP半導体層に形成
したＶ字形或るいはＵ字形の溝内にインジウム・
ガリウム・ひ素・りん（InGaAsP）からなる活
性層を埋め込んだInGaAsP／InPレーザは、極め
て低い閾値電流密度（Jt）を有する優れたレーザ
素子である。本発明は主として上記のような半導
体レーザ素子に関するものである。
層を埋め込み且つ溝の周囲を屈折率が低いクラツ
ド層で囲み光導波路を形成した構造の半導体レー
ザが多く用いられる。中でもInP半導体層に形成
したＶ字形或るいはＵ字形の溝内にインジウム・
ガリウム・ひ素・りん（InGaAsP）からなる活
性層を埋め込んだInGaAsP／InPレーザは、極め
て低い閾値電流密度（Jt）を有する優れたレーザ
素子である。本発明は主として上記のような半導
体レーザ素子に関するものである。
(c) 従来技術と問題点
活性層が溝内に埋め込まれたInGaAsP−InPレ
ーザ素子は、上記のような優れた特性を有する反
面、従来はこれを製造する段階に於て、特定の基
板に形成された素子に、温度特性の悪いものや光
出力に飽和状態を示すものがあらわれ、製造歩留
まりが低下するという問題があつた。
ーザ素子は、上記のような優れた特性を有する反
面、従来はこれを製造する段階に於て、特定の基
板に形成された素子に、温度特性の悪いものや光
出力に飽和状態を示すものがあらわれ、製造歩留
まりが低下するという問題があつた。
第１図は溝幅4.7〔μm〕程度のInGaAsP／InP
レーザ素子の（電流Ｉ−光出力Ｌ）特性を示した
もので、該従来素子に於ては25〔℃〕、50〔℃〕い
ずれの光出力Ｌも大電流領域に於て飽和状態を示
し、特に50〔℃〕に於てその傾向が甚だしい。従
来この現象を改善しようとして、結晶成長技術に
種々の工夫を試みたが改善することができなかつ
た。また、第５図に示すように溝の形状がＵ字形
であると、溝の肩幅を狭く形成しても、溝の内壁
と活性層との距離l1+l2を短縮しがたいという欠点
を有していた。
レーザ素子の（電流Ｉ−光出力Ｌ）特性を示した
もので、該従来素子に於ては25〔℃〕、50〔℃〕い
ずれの光出力Ｌも大電流領域に於て飽和状態を示
し、特に50〔℃〕に於てその傾向が甚だしい。従
来この現象を改善しようとして、結晶成長技術に
種々の工夫を試みたが改善することができなかつ
た。また、第５図に示すように溝の形状がＵ字形
であると、溝の肩幅を狭く形成しても、溝の内壁
と活性層との距離l1+l2を短縮しがたいという欠点
を有していた。
(d) 発明の目的
本発明は上記（光出力−電流）特性を改善する
Ｖ字形溝構造のパラメータを提供し、
InGaAsP／InPレーザ素子の製造歩留まりを向上
させることを目的とする。
Ｖ字形溝構造のパラメータを提供し、
InGaAsP／InPレーザ素子の製造歩留まりを向上
させることを目的とする。
(e) 発明の構成
即ち本発明は、（100）面を主面とするインジウ
ム・りん（InP）半導体層の上面に〈011〉面内
方向に沿つて帯状に形成され、開口幅が4μm以下
のＶ字形でその斜面が（111）Ｂ面の溝を形成す
る工程と、 次いで、該インジウム・りん（InP）半導体層
の該溝内にインジウム・りん（InP）第１クラツ
ド層と、インジウム・ガリウム・ひ素・りん
（InGaAsP）活性層と、インジウム・りん（InP）
第２クラツド層とを順次液相成長する工程とを有
し、 前記Ｖ字形溝内に形成された該インジウム・ガ
リウム・ひ素・りん（InGaAsP）活性層の端部
を該Ｖ字形溝の斜面に接して形成することを特徴
とする。
ム・りん（InP）半導体層の上面に〈011〉面内
方向に沿つて帯状に形成され、開口幅が4μm以下
のＶ字形でその斜面が（111）Ｂ面の溝を形成す
る工程と、 次いで、該インジウム・りん（InP）半導体層
の該溝内にインジウム・りん（InP）第１クラツ
ド層と、インジウム・ガリウム・ひ素・りん
（InGaAsP）活性層と、インジウム・りん（InP）
第２クラツド層とを順次液相成長する工程とを有
し、 前記Ｖ字形溝内に形成された該インジウム・ガ
リウム・ひ素・りん（InGaAsP）活性層の端部
を該Ｖ字形溝の斜面に接して形成することを特徴
とする。
(f) 発明の実施例
以下本発明を図に従つて詳細に説明する。
第２図イ及びロは温度特性が悪く、光出力が飽
和状態を示す従来のレーザ素子の要部断面図、第
３図はレーザ効率（η）の説明図、第４図はレー
ザ効率（η）とInP・ｐ−ｎ接合幅（l1＋l2）の
関係図、第５図はＶ又はＵ字形溝開口幅Ｗと
InP・ｐ−ｎ接合幅（l1＋l2）の関係図、第６図
イ及びロは本発明のＶ字形溝構造に於ける一実施
例の要部断面図及びＵ字形溝構造に於ける一実施
例の要部断面図で、第７図は本発明の構造を有す
るInGaAsP／InPレーザ素子の代表的な（電流Ｉ
−光出力Ｌ）特性図である。
和状態を示す従来のレーザ素子の要部断面図、第
３図はレーザ効率（η）の説明図、第４図はレー
ザ効率（η）とInP・ｐ−ｎ接合幅（l1＋l2）の
関係図、第５図はＶ又はＵ字形溝開口幅Ｗと
InP・ｐ−ｎ接合幅（l1＋l2）の関係図、第６図
イ及びロは本発明のＶ字形溝構造に於ける一実施
例の要部断面図及びＵ字形溝構造に於ける一実施
例の要部断面図で、第７図は本発明の構造を有す
るInGaAsP／InPレーザ素子の代表的な（電流Ｉ
−光出力Ｌ）特性図である。
InGaAsP／InPレーザ素子は、第２図イ或るい
はロ示すように（100）面を主面とするｎ型イン
ジウム・りん（ｎ−InP）基板１上にｐ型インジ
ウム・りん（InP）電流阻止層２を1.5〔μm〕程度
の厚さに液相成長或るいは拡散で形成した後、溝
の延長向を〈011〉方向に取つてＶ字形溝（斜面
は（111）Ｂ面）３をエツチングで形成し、次い
でｎ−InP第１クラツド層４、ノンドープの
InGaAsP活性層５、ｐ−InP第２クラツド層６、
ｐ−InGaAsPキヤツプ層７を順次成長して製造
される（８はｐ電極、９はｎ電極）。
はロ示すように（100）面を主面とするｎ型イン
ジウム・りん（ｎ−InP）基板１上にｐ型インジ
ウム・りん（InP）電流阻止層２を1.5〔μm〕程度
の厚さに液相成長或るいは拡散で形成した後、溝
の延長向を〈011〉方向に取つてＶ字形溝（斜面
は（111）Ｂ面）３をエツチングで形成し、次い
でｎ−InP第１クラツド層４、ノンドープの
InGaAsP活性層５、ｐ−InP第２クラツド層６、
ｐ−InGaAsPキヤツプ層７を順次成長して製造
される（８はｐ電極、９はｎ電極）。
このようにして製造し第１図に示したように
（電流Ｉ−光出力Ｌ）特性の悪いものは、第２図
に示すようにＶ字形溝、Ｕ字形溝いずれの場合も
溝の中にInPのｐ−ｎ接合Ｊが形成されており、
このｐ−ｎ接合がもれ電流の通路になると考えら
れる。
（電流Ｉ−光出力Ｌ）特性の悪いものは、第２図
に示すようにＶ字形溝、Ｕ字形溝いずれの場合も
溝の中にInPのｐ−ｎ接合Ｊが形成されており、
このｐ−ｎ接合がもれ電流の通路になると考えら
れる。
そこでレーザの効率〔η〕を第３図のように定
義し（図中Ithは閾値電流、I5mwは光出力５
〔mW〕時の負荷電流）、該効率（η）と第２図に
示すInPのｐ−ｎ接合Ｊの幅即ちもれ電流通路の
幅（l1＋l2）の関係を25〔℃〕と50〔℃〕で測定す
ると第４図に示すような結果になる。この結果か
らl1＋l2が大きくなるとηは急激に低下すること
がわかり、このことは良好なレーザ素子を得るた
めには、l1＋l2即ち溝内に形成されるｐ−ｎ接合
の幅を０にしなければならない事を示している。
義し（図中Ithは閾値電流、I5mwは光出力５
〔mW〕時の負荷電流）、該効率（η）と第２図に
示すInPのｐ−ｎ接合Ｊの幅即ちもれ電流通路の
幅（l1＋l2）の関係を25〔℃〕と50〔℃〕で測定す
ると第４図に示すような結果になる。この結果か
らl1＋l2が大きくなるとηは急激に低下すること
がわかり、このことは良好なレーザ素子を得るた
めには、l1＋l2即ち溝内に形成されるｐ−ｎ接合
の幅を０にしなければならない事を示している。
次いで発明者は上記l1＋l2＝０を満足する構造、
即ち活性層をＶ字形溝の場合斜面にに接するよう
に成長させる方法を検討した。その結果第５図に
示すようにＶ字形溝の場合に於ても、溝の開口幅
Ｗが４〔μm〕以下であれば殆んどの素子に於てl1
＋l2が０になることを確認した。
即ち活性層をＶ字形溝の場合斜面にに接するよう
に成長させる方法を検討した。その結果第５図に
示すようにＶ字形溝の場合に於ても、溝の開口幅
Ｗが４〔μm〕以下であれば殆んどの素子に於てl1
＋l2が０になることを確認した。
この結果に基づいて形成したInGaAsP／InPレ
ーザ素子に於けるＶ字形溝構造のものを、第６図
にしめす。これらの図に於て１はｎ−InP基板、
２はｐ−InP電流阻止層、３はＶ字形溝、４はｎ
−InP第１クラツド層、５はノンドープInGaAsP
活性層、６はｐ−InP第２クラツド層、７はｐ−
InGaAsPキヤツプ層、８はｐ電極、９はｎ電極
を表わしている。
ーザ素子に於けるＶ字形溝構造のものを、第６図
にしめす。これらの図に於て１はｎ−InP基板、
２はｐ−InP電流阻止層、３はＶ字形溝、４はｎ
−InP第１クラツド層、５はノンドープInGaAsP
活性層、６はｐ−InP第２クラツド層、７はｐ−
InGaAsPキヤツプ層、８はｐ電極、９はｎ電極
を表わしている。
これ等の図に示したようにＶ字形溝３の開口幅
Ｗを４〔μm〕以下にした素子に於ては、溝３内に
活性層５をその端面が溝の斜面若しくは壁面に接
するように成長させることが容易にできる。従つ
て溝３内にInPのｐ−ｎ接合が形成されることが
ない。
Ｗを４〔μm〕以下にした素子に於ては、溝３内に
活性層５をその端面が溝の斜面若しくは壁面に接
するように成長させることが容易にできる。従つ
て溝３内にInPのｐ−ｎ接合が形成されることが
ない。
第７図は、本発明の一実施例であるＶ字形溝開
口幅3.6〔μm〕を有するInGaAsP−InPレーザ素
子に於ける、25〔℃〕と50〔℃〕の（電流Ｉ−光出
力Ｌ）特性を示したものである。この図から本発
明の構造に於ては、光出力Ｌが飽和状態を示さず
25〔℃〕、50〔℃〕いずれの場合にも大電流領域ま
でのびた優秀な（電流−光出力）特性を示すこと
がわかる。
口幅3.6〔μm〕を有するInGaAsP−InPレーザ素
子に於ける、25〔℃〕と50〔℃〕の（電流Ｉ−光出
力Ｌ）特性を示したものである。この図から本発
明の構造に於ては、光出力Ｌが飽和状態を示さず
25〔℃〕、50〔℃〕いずれの場合にも大電流領域ま
でのびた優秀な（電流−光出力）特性を示すこと
がわかる。
次に本発明の構造を有するInGaAsP／InPレー
ザ素子の製造方法を第６図を用いて説明する。
ザ素子の製造方法を第６図を用いて説明する。
該素子の基板には（100）面を主面とするｎ−
InP基板１を用い、先ず該基板の上面に例えば1.5
〔μm〕程度の厚さ又は深さを有するｐ−InP電流
阻止層２を液相成長法或るいは拡散法で形成す
る。
InP基板１を用い、先ず該基板の上面に例えば1.5
〔μm〕程度の厚さ又は深さを有するｐ−InP電流
阻止層２を液相成長法或るいは拡散法で形成す
る。
次いで該電流阻止層２上に二酸化シリコン
（SiO2）膜（図示せず）を化学気相成長等で形成
し、該SiO2膜に通常の方法で〈011〉方向に沿つ
た例えば２〔μm〕程度の幅を有する帯状の窓を形
成し、該SiO2膜をマスクとして、Ｖ字形溝に対
しては塩酸過剰の塩酸（HCl）：りん酸
（H3PO4）・混液又は塩酸過剰の塩酸（HCl）：硝
酸（HNO3）混液を用いて選択エツチングを行つ
てＶ字形溝３を形成する。
（SiO2）膜（図示せず）を化学気相成長等で形成
し、該SiO2膜に通常の方法で〈011〉方向に沿つ
た例えば２〔μm〕程度の幅を有する帯状の窓を形
成し、該SiO2膜をマスクとして、Ｖ字形溝に対
しては塩酸過剰の塩酸（HCl）：りん酸
（H3PO4）・混液又は塩酸過剰の塩酸（HCl）：硝
酸（HNO3）混液を用いて選択エツチングを行つ
てＶ字形溝３を形成する。
次いで前記SiO2膜（図示せず）を除去した後、
連続液相成長法により、該基板上にｎ−InP第１
クラツド層４、InGaAsP活性層５、ｐ−InP第２
クラツド層６、ｐ−InGaAsPキヤツプ層７を順
次成長形成する。
連続液相成長法により、該基板上にｎ−InP第１
クラツド層４、InGaAsP活性層５、ｐ−InP第２
クラツド層６、ｐ−InGaAsPキヤツプ層７を順
次成長形成する。
なお各層の厚さは溝部に於て第１クラツド層約
１〔μm〕、活性層約0.15〔μm〕、第２クラツド層約
1.5〔μm〕程度で、キヤツプ層は平坦部で0.3〜0.5
〔μm〕程度とする。次いで蒸着等の方法により金
−亜鉛（AuZn）もしくはチタン−白金−金（Ti
−Pt−Au）等からなるｐ電極８及び金−ゲルマ
ニウム（AuGe）等からなるｎ電極９を形成す
る。
１〔μm〕、活性層約0.15〔μm〕、第２クラツド層約
1.5〔μm〕程度で、キヤツプ層は平坦部で0.3〜0.5
〔μm〕程度とする。次いで蒸着等の方法により金
−亜鉛（AuZn）もしくはチタン−白金−金（Ti
−Pt−Au）等からなるｐ電極８及び金−ゲルマ
ニウム（AuGe）等からなるｎ電極９を形成す
る。
(g) 発明の効果
以上説明したように本発明の構造を有する
InGaAsP／InPレーザ素子に於ては、該素子を製
造する際にＶ字形溝内のｎ−InP第１クラツド層
の上面を完全に覆つてInGaAsP活性層が形成で
きるので、前記溝内にｎ−InP第１クラツド層と
ｐ−InP第２クラツド層が直かに接して形成され
るInPのｐ−ｎ接合が現われることがない。
InGaAsP／InPレーザ素子に於ては、該素子を製
造する際にＶ字形溝内のｎ−InP第１クラツド層
の上面を完全に覆つてInGaAsP活性層が形成で
きるので、前記溝内にｎ−InP第１クラツド層と
ｐ−InP第２クラツド層が直かに接して形成され
るInPのｐ−ｎ接合が現われることがない。
従つて本発明によれば活性層を通らない電流通
路が形成されないので、InGaAsP−InPレーザの
温度特性及び光出力特性が改善され、製造歩留ま
りも向上する。
路が形成されないので、InGaAsP−InPレーザの
温度特性及び光出力特性が改善され、製造歩留ま
りも向上する。
第１図は従来素子の（電流Ｉ−光出力Ｌ）特性
図、第２図イ及びロは温度特性が悪く、光出力が
飽和状態を示す従来素子の要部断面図、第３図は
レーザ効率（η）の説明図、第４図はレーザ効率
（η）とInP・ｐ−ｎ接合幅（l1＋l2）の関係図、
第５図はＶ溝開口幅（Ｗ）とInP・ｐ−ｎ接合幅
（l1＋l2）の関係図、第６図は本発明のＶ字形溝構
造に於ける一実施例の要部断面図、第７図は本発
明の構造を有するInGaAsP／InPレーザ素子の代
表的な（電流Ｉ−光力出Ｌ）特性図である。 図に於て、１はｎ−InP基板、２はｐ−InP電
流阻止層、３はＶ字形溝、４はｎ−InP第１・ク
ラツド層、５はノンドーブInGaAsP活性層、６
はｐ−InP第２・クラツド層、７はｐ−InGaAsP
キヤツプ層、８はｐ電極、９はｎ電極、ＷはＶ字
形溝及びＵ字形溝の開口幅を示す。
図、第２図イ及びロは温度特性が悪く、光出力が
飽和状態を示す従来素子の要部断面図、第３図は
レーザ効率（η）の説明図、第４図はレーザ効率
（η）とInP・ｐ−ｎ接合幅（l1＋l2）の関係図、
第５図はＶ溝開口幅（Ｗ）とInP・ｐ−ｎ接合幅
（l1＋l2）の関係図、第６図は本発明のＶ字形溝構
造に於ける一実施例の要部断面図、第７図は本発
明の構造を有するInGaAsP／InPレーザ素子の代
表的な（電流Ｉ−光力出Ｌ）特性図である。 図に於て、１はｎ−InP基板、２はｐ−InP電
流阻止層、３はＶ字形溝、４はｎ−InP第１・ク
ラツド層、５はノンドーブInGaAsP活性層、６
はｐ−InP第２・クラツド層、７はｐ−InGaAsP
キヤツプ層、８はｐ電極、９はｎ電極、ＷはＶ字
形溝及びＵ字形溝の開口幅を示す。
Claims (1)
- 【特許請求の範囲】 １ （100）面を主面とするインジウム・りん
（InP）半導体層の上面に〈011〉面内方向に沿つ
て帯状に形成され、開口幅が4μm以下のＶ字形で
その斜面が（111）Ｂ面の溝を形成する工程と、 次いで、該インジウム・りん（InP）半導体層
の該溝内にインジウム・りん（InP）第１クラツ
ド層と、インジウム・ガリウム・ひ素・りん
（InGaAsP）活性層と、インジウム・りん（InP）
第２クラツド層とを順次液相成長する工程とを有
し、 前記Ｖ字形溝内に形成された該インジウム・ガ
リウム・ひ素・りん（InGaAsP）活性層の端部
を該Ｖ字形溝の斜面に接して形成することを特徴
とする半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037624A JPS58154287A (ja) | 1982-03-10 | 1982-03-10 | 半導体発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57037624A JPS58154287A (ja) | 1982-03-10 | 1982-03-10 | 半導体発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58154287A JPS58154287A (ja) | 1983-09-13 |
| JPH0377675B2 true JPH0377675B2 (ja) | 1991-12-11 |
Family
ID=12502783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57037624A Granted JPS58154287A (ja) | 1982-03-10 | 1982-03-10 | 半導体発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58154287A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5360763A (en) * | 1992-09-07 | 1994-11-01 | Nec Corporation | Method for fabricating an optical semiconductor device |
| KR20030026090A (ko) * | 2001-09-24 | 2003-03-31 | 주식회사 옵토웨이퍼테크 | 반도체 발광 칩 및 그의 제조방법과 반도체 발광소자 및그의 제조방법 |
-
1982
- 1982-03-10 JP JP57037624A patent/JPS58154287A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58154287A (ja) | 1983-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4728628A (en) | Method of making ridge waveguide lasers | |
| US4935936A (en) | Semiconductor structure with flared mesa burying layers | |
| JP2595457B2 (ja) | Ｒｗｇ型半導体レーザー装置及び製造方法 | |
| US4525841A (en) | Double channel planar buried heterostructure laser | |
| US5913107A (en) | Photosemiconductor device and method of fabricating the same | |
| US4675710A (en) | Light emitting semiconductor device | |
| KR100582114B1 (ko) | 반도체 디바이스 제작 방법 및 반도체 광 디바이스 | |
| US5665612A (en) | Method for fabricating a planar buried heterostructure laser diode | |
| US6509580B2 (en) | Semiconductor device with current confinement structure | |
| US5441912A (en) | Method of manufacturing a laser diode | |
| US5382543A (en) | Semiconductor device manufacturing method capable of correctly forming active regions | |
| JPH01164077A (ja) | 発光ダイオードおよびその製造方法 | |
| US5222091A (en) | Structure for indium phosphide/indium gallium arsenide phosphide buried heterostructure semiconductor | |
| JPH0377675B2 (ja) | ||
| CN115280609B (zh) | 光学器件 | |
| JPH1056200A (ja) | 発光ダイオードおよびその製造方法 | |
| US20030062517A1 (en) | Semiconductor device with current confinement structure | |
| EP0560491A1 (en) | Semiconductor laser device and method of producing the same | |
| JPH05218585A (ja) | 半導体発光装置 | |
| JPS6237913B2 (ja) | ||
| JPS5834988A (ja) | 半導体レ−ザの製造方法 | |
| KR100239792B1 (ko) | InGaAsP/InP BH LD제작방법 | |
| JPS6358390B2 (ja) | ||
| JP2002252406A (ja) | 埋め込みリボン半導体レーザと製造方法 | |
| JPS59229889A (ja) | 半導体レ−ザ製造方法 |