JPH0378004B2 - - Google Patents
Info
- Publication number
- JPH0378004B2 JPH0378004B2 JP59142306A JP14230684A JPH0378004B2 JP H0378004 B2 JPH0378004 B2 JP H0378004B2 JP 59142306 A JP59142306 A JP 59142306A JP 14230684 A JP14230684 A JP 14230684A JP H0378004 B2 JPH0378004 B2 JP H0378004B2
- Authority
- JP
- Japan
- Prior art keywords
- switching means
- output
- field effect
- constant current
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 18
- 238000007599 discharging Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000010356 wave oscillation Effects 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
- H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
- H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Manipulation Of Pulses (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、弛張発振器に係り、特に消費電力の
少ない高周波発振に好適な弛張発振器に関する。
少ない高周波発振に好適な弛張発振器に関する。
従来の安定化電源回路を構成するスイツチング
レギユレータの動作を第１図第２図で説明する。
レギユレータの動作を第１図第２図で説明する。
スイツチング素子１がonするとき、負荷２に
は直接入力電源３（電圧値Vin）より、平滑回路
のコイル４、コンデンサ５を通して電力が供給さ
れる。スイツチング素子１がoffするときには、
上記on期間にコイル４に蓄積されたエネルギー
を、ダイオード６を通して負荷２に供給すること
により、連続的に電力を供給することができる。
このときの出力電圧Voutは次式で表すことがで
きる。
は直接入力電源３（電圧値Vin）より、平滑回路
のコイル４、コンデンサ５を通して電力が供給さ
れる。スイツチング素子１がoffするときには、
上記on期間にコイル４に蓄積されたエネルギー
を、ダイオード６を通して負荷２に供給すること
により、連続的に電力を供給することができる。
このときの出力電圧Voutは次式で表すことがで
きる。
Vout＝Ton／Ｔ・Vin ……(1)
ここで、Ton：スイツチング素子のon期間
Ｔ：スイツチング周期
そこで、入力電圧Vinの変動に対して、Tonを
制御することにより、出力電圧Voutを安定化す
ることができる。
制御することにより、出力電圧Voutを安定化す
ることができる。
Tonの制御は以下のように行う。出力電圧検出
手段７の出力と基準電圧源８とを誤差増幅器９に
入力し、その出力と三角波発振器１０の出力を比
較器１１に入力し、PWM波を出力する。第２図
に各部波形を示す。１２は、三角波発振器１０の
出力波形、１３は誤差増幅器９の出力波形、１４
は比較器１１の出力波形、１５は平滑した出力電
圧波形である。入力電圧Vinが下がつたときに
は、出力電圧Voutも下がり、出力電圧検出手段
７よりこの変化が誤差増幅器９に入力される。そ
こで、この誤差増幅器９の出力は下がり、比較器
１１の出力波形１４がTonが長くなる。よつて、
入力電力Vinが下がつても、出力電圧Voutは所
定値に安定化される。したがつて出力電圧は一定
電圧Voutに安定化される。
手段７の出力と基準電圧源８とを誤差増幅器９に
入力し、その出力と三角波発振器１０の出力を比
較器１１に入力し、PWM波を出力する。第２図
に各部波形を示す。１２は、三角波発振器１０の
出力波形、１３は誤差増幅器９の出力波形、１４
は比較器１１の出力波形、１５は平滑した出力電
圧波形である。入力電圧Vinが下がつたときに
は、出力電圧Voutも下がり、出力電圧検出手段
７よりこの変化が誤差増幅器９に入力される。そ
こで、この誤差増幅器９の出力は下がり、比較器
１１の出力波形１４がTonが長くなる。よつて、
入力電力Vinが下がつても、出力電圧Voutは所
定値に安定化される。したがつて出力電圧は一定
電圧Voutに安定化される。
この安定化電源回路において、小型・軽量化を
図るには、コイル４及びコンデンサ５を小型化し
なければならない。そこで、スイツチング周波数
の高周波化が必要である。すなわち、三角波発振
器１０の発振周波数を高周波化する必要がある。
図るには、コイル４及びコンデンサ５を小型化し
なければならない。そこで、スイツチング周波数
の高周波化が必要である。すなわち、三角波発振
器１０の発振周波数を高周波化する必要がある。
従来の三角波発振器１０について第３図、第４
図で説明する。第３図は、三角波発振器１０のブ
ロツク図である。定電流源１６，１７からの電流
を、充放電切り換え手段７０で、コンデンサ１８
への充放電を切り換えることにより、三角波出力
が得られる。その充放電の切換は、発生した三角
波を入力とするシユミツト・トリガ回路１９の出
力信号を、上記充放電切り換え手段７０に入力す
ることにより、三角波発振器１０が実現できる。
第４図はその具体的な回路図である。
図で説明する。第３図は、三角波発振器１０のブ
ロツク図である。定電流源１６，１７からの電流
を、充放電切り換え手段７０で、コンデンサ１８
への充放電を切り換えることにより、三角波出力
が得られる。その充放電の切換は、発生した三角
波を入力とするシユミツト・トリガ回路１９の出
力信号を、上記充放電切り換え手段７０に入力す
ることにより、三角波発振器１０が実現できる。
第４図はその具体的な回路図である。
定電流源２０の定電流をトランジスタ２１，２
２に切換えて流すことによりコンデンサ１８に充
放電を行う。トランジスタ２１に流れるとき、ト
ランジスタ２２には電流が流れないので、トラン
ジスタ２３，２４にも電流は流れず、トランジス
タ２１より流れる電流はコンデンサ１８に充電さ
れる。逆に、トランジスタ２２に電流が流れると
き、トランジスタ２３，２４にも電流が流れる。
その時、トランジスタ２４の電流は、コンデンサ
１８より流れる。すなわち、放電されることにな
る。次に、シユミツト・トリガ回路の動作を説明
する。三角波出力が下降している時、トランジス
タ２６がonしている。したがつて、トランジス
タ２８，２９，３０，３１に電流が流れる。トラ
ンジスタ３１の電流はトランジスタ３２より供給
され、トランジスタ２７のベース電圧は低い電圧
（V1）になつている。三角波入力（トランジスタ
２６のベース入力）がV1より下がると、トラン
ジスタ２７が導通し、トランジスタ３３，３４に
電流が流れる。トランジスタ３４の電流はトラン
ジスタ３５に流れ、トランジスタ２７のベース電
圧は高い電圧（V2）に変化する。この出力でト
ランジスタ２１，２２を切換えてonさせて、三
角波発振を実現している。２５は定電圧源、３６
は定電流源、３７，３８，３９は抵抗である。
２に切換えて流すことによりコンデンサ１８に充
放電を行う。トランジスタ２１に流れるとき、ト
ランジスタ２２には電流が流れないので、トラン
ジスタ２３，２４にも電流は流れず、トランジス
タ２１より流れる電流はコンデンサ１８に充電さ
れる。逆に、トランジスタ２２に電流が流れると
き、トランジスタ２３，２４にも電流が流れる。
その時、トランジスタ２４の電流は、コンデンサ
１８より流れる。すなわち、放電されることにな
る。次に、シユミツト・トリガ回路の動作を説明
する。三角波出力が下降している時、トランジス
タ２６がonしている。したがつて、トランジス
タ２８，２９，３０，３１に電流が流れる。トラ
ンジスタ３１の電流はトランジスタ３２より供給
され、トランジスタ２７のベース電圧は低い電圧
（V1）になつている。三角波入力（トランジスタ
２６のベース入力）がV1より下がると、トラン
ジスタ２７が導通し、トランジスタ３３，３４に
電流が流れる。トランジスタ３４の電流はトラン
ジスタ３５に流れ、トランジスタ２７のベース電
圧は高い電圧（V2）に変化する。この出力でト
ランジスタ２１，２２を切換えてonさせて、三
角波発振を実現している。２５は定電圧源、３６
は定電流源、３７，３８，３９は抵抗である。
この三角波発振器で高周波化に際して、バイポ
ーラ・トランジスタが持つ蓄積時間でその周波数
が制限されるし、また、その蓄積時間を少なくす
るためには、ベース電流を増加させる必要があ
り、消費電力の増加を招くという問題がある。
ーラ・トランジスタが持つ蓄積時間でその周波数
が制限されるし、また、その蓄積時間を少なくす
るためには、ベース電流を増加させる必要があ
り、消費電力の増加を招くという問題がある。
〔発明の目的〕
本発明の目的は、前記した従来技術の欠点をな
くし、三角波発振回路において消費電力の増加を
伴うことなく高周波化可能で簡単な三角波発振回
路を提供することにある。
くし、三角波発振回路において消費電力の増加を
伴うことなく高周波化可能で簡単な三角波発振回
路を提供することにある。
前記目的を達成するために、本発明は、第１の
発明では、第１の基準電位（該当一実施例符号
３）と接続した第１の定電流源（該当一実施例符
号１６）、第２の基準電位と接続した第２の定電
流源（該当一実施例符号１７）と、該２つの定電
流源とコンデンサ（該当一実施例符号１８）の接
続を切換え、弛張発振出力信号を出力する切換え
手段（該当一実施例符号７０）と、絶縁ゲート型
電界効果トランジスタを有して成り、該切換え手
段の出力が入力され、それぞれ異なる２つのしき
い値電圧を持ち、該２つのしきい値電圧に対応し
た２つの制御信号を出力し、該制御信号により上
記切換え手段を制御する比較器（該当一実施例符
号１９）と、を備えた弛張発振器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタで構成した
差動増幅器（該当一実施例符号５２，５３）を有
し、上記比較器の出力信号を絶縁ゲート型電界効
果トランジスタを有するレベルシフト回路（該当
一実施例符号５１，５４）によつて上記差動増幅
器の一方の入力端に入力し、上記差動増幅器の他
方の入力端には電圧源（該当一実施例符号２５）
を接続し、上記差動増幅器によつて上記コンデン
サの充放電を切換える構成とする。
発明では、第１の基準電位（該当一実施例符号
３）と接続した第１の定電流源（該当一実施例符
号１６）、第２の基準電位と接続した第２の定電
流源（該当一実施例符号１７）と、該２つの定電
流源とコンデンサ（該当一実施例符号１８）の接
続を切換え、弛張発振出力信号を出力する切換え
手段（該当一実施例符号７０）と、絶縁ゲート型
電界効果トランジスタを有して成り、該切換え手
段の出力が入力され、それぞれ異なる２つのしき
い値電圧を持ち、該２つのしきい値電圧に対応し
た２つの制御信号を出力し、該制御信号により上
記切換え手段を制御する比較器（該当一実施例符
号１９）と、を備えた弛張発振器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタで構成した
差動増幅器（該当一実施例符号５２，５３）を有
し、上記比較器の出力信号を絶縁ゲート型電界効
果トランジスタを有するレベルシフト回路（該当
一実施例符号５１，５４）によつて上記差動増幅
器の一方の入力端に入力し、上記差動増幅器の他
方の入力端には電圧源（該当一実施例符号２５）
を接続し、上記差動増幅器によつて上記コンデン
サの充放電を切換える構成とする。
かかる構成において、上記比較器の出力として
２つの制御信号を得、この制御信号を上記差動増
幅器に入力して、上記コンデンサへの充放電を切
換えることにより、三角波発振出力を得る。
２つの制御信号を得、この制御信号を上記差動増
幅器に入力して、上記コンデンサへの充放電を切
換えることにより、三角波発振出力を得る。
また、第２の発明では、第１の基準電位（該当
一実施例符号３）と接続した第１の定電流源（該
当一実施例符号１６）、第２の基準電位と接続し
た第２の定電流源（該当一実施例符号１７）と、
該２つの定電流源とコンデンサ（該当一実施例符
号１８）の接続を切換え、弛張発振出力信号を出
力する切換え手段（該当一実施例符号７０）と、
絶縁ゲート型電界効果トランジスタを有して成
り、該切換え手段の出力が入力され、それぞれ異
なる２つのしきい値電圧を持ち、該２つのしきい
値電圧に対応した２つの制御信号を出力し、該制
御信号により上記切換え手段を制御する比較器
（該当一実施例符号１９）と、を備えた弛張発振
器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタを有しこれ
によつて上記コンデンサの充放電を切換える構成
を備え、 上記比較器が、 ゲートが共通接続され、該共通接続端には上記
弛張発振出力信号が入力された第１の絶縁ケート
型電界効果トランジスタ群（該当一実施例符号６
２，６３）と、ゲートに電圧源（該当一実施例符
号６５，６６）が接続された第２の絶縁ゲート型
電界効果トランジスタ群（該当一実施例符号６
１，６４）とで構成された複数のインバータ回路
と、該インバータ回路の出力信号が入力され上記
切換え手段に出力端が接続された構成のフリツプ
フロツプ回路（該当一実施例符号４３）とから構
成される。
一実施例符号３）と接続した第１の定電流源（該
当一実施例符号１６）、第２の基準電位と接続し
た第２の定電流源（該当一実施例符号１７）と、
該２つの定電流源とコンデンサ（該当一実施例符
号１８）の接続を切換え、弛張発振出力信号を出
力する切換え手段（該当一実施例符号７０）と、
絶縁ゲート型電界効果トランジスタを有して成
り、該切換え手段の出力が入力され、それぞれ異
なる２つのしきい値電圧を持ち、該２つのしきい
値電圧に対応した２つの制御信号を出力し、該制
御信号により上記切換え手段を制御する比較器
（該当一実施例符号１９）と、を備えた弛張発振
器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタを有しこれ
によつて上記コンデンサの充放電を切換える構成
を備え、 上記比較器が、 ゲートが共通接続され、該共通接続端には上記
弛張発振出力信号が入力された第１の絶縁ケート
型電界効果トランジスタ群（該当一実施例符号６
２，６３）と、ゲートに電圧源（該当一実施例符
号６５，６６）が接続された第２の絶縁ゲート型
電界効果トランジスタ群（該当一実施例符号６
１，６４）とで構成された複数のインバータ回路
と、該インバータ回路の出力信号が入力され上記
切換え手段に出力端が接続された構成のフリツプ
フロツプ回路（該当一実施例符号４３）とから構
成される。
かかる構成において、上記比較器の出力として
上記２つのしきい値に対応した２つの出力信号を
得、この出力信号を上記切換え手段に入力して、
上記コンデンサへの充放電を切換えることによ
り、三角波発振出力を得る。
上記２つのしきい値に対応した２つの出力信号を
得、この出力信号を上記切換え手段に入力して、
上記コンデンサへの充放電を切換えることによ
り、三角波発振出力を得る。
以下、本発明の一実施例を第５図〜第７図によ
り説明する。第５図は、本発明のブロツク図、第
６図は、２種類のインバータの入出力特性、第７
図は、本発明の三角波発振器の各部波形図、第８
図は、本実施例の具体的な回路図、第９図は、他
の実施例の回路図である。
り説明する。第５図は、本発明のブロツク図、第
６図は、２種類のインバータの入出力特性、第７
図は、本発明の三角波発振器の各部波形図、第８
図は、本実施例の具体的な回路図、第９図は、他
の実施例の回路図である。
第５図の本発明のブロツク図で、第３図と同一
個所及び同等部分は、同一符号で示してある。４
０，４１はそれぞれしきい値電圧Vthを変えたイ
ンバータ、４２はインバータ、４３はRSフリツ
プ・フロツプである。第６図のインバータの入出
力特性で、４４，４５はそれぞれインバータ４
０，４１の入出力特性である。更に、第７図の三
角波発振器の各部波形図で、４６はコンデンサ１
８に発生する三角波波形、４７はインバータ４１
の出力波形、４８はインバータ４０の出力波形、
４９はRSフリツプ・フロツプ４３の出力波形で
ある。
個所及び同等部分は、同一符号で示してある。４
０，４１はそれぞれしきい値電圧Vthを変えたイ
ンバータ、４２はインバータ、４３はRSフリツ
プ・フロツプである。第６図のインバータの入出
力特性で、４４，４５はそれぞれインバータ４
０，４１の入出力特性である。更に、第７図の三
角波発振器の各部波形図で、４６はコンデンサ１
８に発生する三角波波形、４７はインバータ４１
の出力波形、４８はインバータ４０の出力波形、
４９はRSフリツプ・フロツプ４３の出力波形で
ある。
三角波波形４６の上昇している（V2以下）と
き、インバータ４０の出力は既にロー・レベル、
インバータ４１の出力はハイ・レベルである。
V2を越えると、インバータ４１の出力がロー・
レベルに変化して、RSフリツプ・フロツプ４３
のＲ入力がハイ・レベルになる。そこで、RSフ
リツプ・フロツプのＱ出力がリセツトされ、コン
デンサ１８と定電流源１７が接続されることにな
る。よつて、コンデンサ１８からの放電が始ま
り、三角波出力の下降部分になる。ここで、V2
より下がると、インバータ４１の出力は、ハイ・
レベルになる。しかし、RSフリツプ・フロツプ
４３のＱ出力は変化しない。更にV1より下がる
と、インバータ４０の出力がハイ・レベルに変化
してRSフリツプ・フロツプのＱ出力はセツトさ
れ、コンデンサ１８と定電電流１６を接続するこ
とになる。よつて、コンデンサ１８への充電が始
まり、三角波出力の上昇部分となる。ここで、
V1より上がるとインバータ４０の出力は、ロ
ー・レベルになる。しかし、RSフリツプ・フロ
ツプ４３のＱ出力は変化しない。以上の動作を繰
り返すことにより、三角波発振器が実現できる。
き、インバータ４０の出力は既にロー・レベル、
インバータ４１の出力はハイ・レベルである。
V2を越えると、インバータ４１の出力がロー・
レベルに変化して、RSフリツプ・フロツプ４３
のＲ入力がハイ・レベルになる。そこで、RSフ
リツプ・フロツプのＱ出力がリセツトされ、コン
デンサ１８と定電流源１７が接続されることにな
る。よつて、コンデンサ１８からの放電が始ま
り、三角波出力の下降部分になる。ここで、V2
より下がると、インバータ４１の出力は、ハイ・
レベルになる。しかし、RSフリツプ・フロツプ
４３のＱ出力は変化しない。更にV1より下がる
と、インバータ４０の出力がハイ・レベルに変化
してRSフリツプ・フロツプのＱ出力はセツトさ
れ、コンデンサ１８と定電電流１６を接続するこ
とになる。よつて、コンデンサ１８への充電が始
まり、三角波出力の上昇部分となる。ここで、
V1より上がるとインバータ４０の出力は、ロ
ー・レベルになる。しかし、RSフリツプ・フロ
ツプ４３のＱ出力は変化しない。以上の動作を繰
り返すことにより、三角波発振器が実現できる。
第８図の、本実施例の具体的な回路図で、第４
図及び第７図と同一個所及び同等部分は、同一符
号で示してある。５０，５１は定電流源、５２，
５３，５４，５５，５６はＰ−MOS（FET）、５
７，５８，５９，６０はＮ−MOS（FET）であ
る。Ｐ−MOS５５とＮ−MOS５９でＣ−MOS
構成としたインバータにおいて、通常入力電源３
の電圧値（Vcc）の1/2をしきい値電圧（両者の
ドレイン電流が一致）としているもを、MOS
（FET）のゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌを
変えて、両者のドレイン電流が一致する電圧（し
きい値電圧）をV1に設定している。例えば、Ｐ
−MOS５５とＮ−MOS５９でＣ−MOS構成と
したインバータで、そのVthを1/2Vccよりも高
めるためには、Ｐ−MOS５５のＷ／Ｌを、Vth
＝1/2Vccを得るＷ／Ｌよりも大きくする（ある
いは、Ｎ−MOS５９のＷ／Ｌを、Vth＝1/2Vcc
を得るＷ／Ｌよりも小さくする。）。このように
Ｗ／Ｌを変えることにより、Ｐ−MOS５５のド
レイン電流が増加するため、Ｎ−MOS５９のド
レイン電流と一致したドレイン電流を与えるVth
が上昇する。Ｎ−MOS５９のＷ／Ｌを小さくし
た場合も、同様に、Ｎ−MOS５９のドレイン電
流が減少するため、Ｐ−MOS５５のドレイン電
流と一致したドレイン電流を与えるVthが上昇す
る。同様にして、Ｐ−MOS５６のＮ−MOS６０
でＣ−MOS構成としたインバータで、そのしき
い値電圧をV2に設定する。このように、簡単に
任意のしきい値電圧に設定することができるとい
う効果がある。Ｐ−MOS５２，５３とＮ−MOS
５７，５８はそれぞれトランジスタ２１，２２及
び２４，２３と同等である。ここで、Ｐ−MOS
５４は、レベルシフト用であり、RSフリツプ・
フロツプ４３のＱ出力のロー・レブルが低すぎ
て、Ｐ−MOS５３が非飽和領域動作となるのを
防止している。
図及び第７図と同一個所及び同等部分は、同一符
号で示してある。５０，５１は定電流源、５２，
５３，５４，５５，５６はＰ−MOS（FET）、５
７，５８，５９，６０はＮ−MOS（FET）であ
る。Ｐ−MOS５５とＮ−MOS５９でＣ−MOS
構成としたインバータにおいて、通常入力電源３
の電圧値（Vcc）の1/2をしきい値電圧（両者の
ドレイン電流が一致）としているもを、MOS
（FET）のゲート幅Ｗとゲート長Ｌの比Ｗ／Ｌを
変えて、両者のドレイン電流が一致する電圧（し
きい値電圧）をV1に設定している。例えば、Ｐ
−MOS５５とＮ−MOS５９でＣ−MOS構成と
したインバータで、そのVthを1/2Vccよりも高
めるためには、Ｐ−MOS５５のＷ／Ｌを、Vth
＝1/2Vccを得るＷ／Ｌよりも大きくする（ある
いは、Ｎ−MOS５９のＷ／Ｌを、Vth＝1/2Vcc
を得るＷ／Ｌよりも小さくする。）。このように
Ｗ／Ｌを変えることにより、Ｐ−MOS５５のド
レイン電流が増加するため、Ｎ−MOS５９のド
レイン電流と一致したドレイン電流を与えるVth
が上昇する。Ｎ−MOS５９のＷ／Ｌを小さくし
た場合も、同様に、Ｎ−MOS５９のドレイン電
流が減少するため、Ｐ−MOS５５のドレイン電
流と一致したドレイン電流を与えるVthが上昇す
る。同様にして、Ｐ−MOS５６のＮ−MOS６０
でＣ−MOS構成としたインバータで、そのしき
い値電圧をV2に設定する。このように、簡単に
任意のしきい値電圧に設定することができるとい
う効果がある。Ｐ−MOS５２，５３とＮ−MOS
５７，５８はそれぞれトランジスタ２１，２２及
び２４，２３と同等である。ここで、Ｐ−MOS
５４は、レベルシフト用であり、RSフリツプ・
フロツプ４３のＱ出力のロー・レブルが低すぎ
て、Ｐ−MOS５３が非飽和領域動作となるのを
防止している。
第９図の、他の実施例の回路図において、第８
図と同一個所及び同等部分は、同一符号で示して
ある。６１，６２はＰ−MOS（FET）、６３，６
４はＮ−MOS（FET）、６５，６６は定電圧源で
ある。この実施例では、Ｐ−MOS６１とＮ−
MOS６３でＣ−MOS構成としたインバータにお
いて、Ｐ−MOS６１とＮ−MOS６３のＷ／Ｌを
通常のものと同一値としても、定電圧源６５の電
圧値を適当に変えることによりそのVthを変える
ことができる。例えば、定電圧源６５の電圧値
を、入力電源３の電圧値（Vcc）の1/2とすれば、
上記Ｐ−MOS６１とＮ−MOS６３で構成される
インバータのVthは1/2Vccとなる。また、定電
圧源６５の電圧値を1/2Vccより高めたならば、
Ｐ−MOS６１のゲート・ソース間電圧が1/2Vcc
より小さくなり、そのドレイン電流は1/2Vcc印
加時により減少する。よつて、Ｐ−MOS６１と
Ｎ−MOS６３で構成されるインバータのVthは
１／２Vccより低い電圧となる。同様に、Ｐ−MOS
６３とＮ−MOS６４でＣ−MOS構成としたイン
バータにおいて、定電圧源６６の電圧値を1/2
Vccより高めたならば、Ｎ−MOS６４のゲー
ト・ソース間電圧が1/2Vccより大きくなり、そ
のドレイン電流は、1/2Vcc印加時よりも増加す
る。よつて、Ｐ−MOS６２とＮ−MOS６３で構
成されるインバータのVthは1/2Vccより高い電
圧となる。このようにMOSFETのＷ／Ｌを変え
ずに、定電圧源６５，６６の電圧値を適当に変え
ることにより、そのVthを任意に設定できるとい
う効果がある。尚、この他の実施例では定電圧源
６５，６６を異なるものとして説明したが、同一
のもので構成してもよい。６１，６２をＰ−
MOS、６３，６４をＮ−MOSとして説明した
が、本発明はこれに限定されるものではなく、６
１〜６４を同一種類のMOS（例えば、Ｐ−MOS）
で構成してもよい。また、定電圧源６５をＰ−
MOS６１のゲートに接続しているが、Ｎ−MOS
６３のゲートとの接続を入れ替えても同様の効果
が得られる。また、同様に、定電圧源６６をＮ−
MOS６４のゲートに接続しているが、Ｐ−MOS
６２のゲートとの接続を入れ替えても同様の効果
が得られる。
図と同一個所及び同等部分は、同一符号で示して
ある。６１，６２はＰ−MOS（FET）、６３，６
４はＮ−MOS（FET）、６５，６６は定電圧源で
ある。この実施例では、Ｐ−MOS６１とＮ−
MOS６３でＣ−MOS構成としたインバータにお
いて、Ｐ−MOS６１とＮ−MOS６３のＷ／Ｌを
通常のものと同一値としても、定電圧源６５の電
圧値を適当に変えることによりそのVthを変える
ことができる。例えば、定電圧源６５の電圧値
を、入力電源３の電圧値（Vcc）の1/2とすれば、
上記Ｐ−MOS６１とＮ−MOS６３で構成される
インバータのVthは1/2Vccとなる。また、定電
圧源６５の電圧値を1/2Vccより高めたならば、
Ｐ−MOS６１のゲート・ソース間電圧が1/2Vcc
より小さくなり、そのドレイン電流は1/2Vcc印
加時により減少する。よつて、Ｐ−MOS６１と
Ｎ−MOS６３で構成されるインバータのVthは
１／２Vccより低い電圧となる。同様に、Ｐ−MOS
６３とＮ−MOS６４でＣ−MOS構成としたイン
バータにおいて、定電圧源６６の電圧値を1/2
Vccより高めたならば、Ｎ−MOS６４のゲー
ト・ソース間電圧が1/2Vccより大きくなり、そ
のドレイン電流は、1/2Vcc印加時よりも増加す
る。よつて、Ｐ−MOS６２とＮ−MOS６３で構
成されるインバータのVthは1/2Vccより高い電
圧となる。このようにMOSFETのＷ／Ｌを変え
ずに、定電圧源６５，６６の電圧値を適当に変え
ることにより、そのVthを任意に設定できるとい
う効果がある。尚、この他の実施例では定電圧源
６５，６６を異なるものとして説明したが、同一
のもので構成してもよい。６１，６２をＰ−
MOS、６３，６４をＮ−MOSとして説明した
が、本発明はこれに限定されるものではなく、６
１〜６４を同一種類のMOS（例えば、Ｐ−MOS）
で構成してもよい。また、定電圧源６５をＰ−
MOS６１のゲートに接続しているが、Ｎ−MOS
６３のゲートとの接続を入れ替えても同様の効果
が得られる。また、同様に、定電圧源６６をＮ−
MOS６４のゲートに接続しているが、Ｐ−MOS
６２のゲートとの接続を入れ替えても同様の効果
が得られる。
本発明によれば、三角波発振器において、
MOSFETを用いて、更に、Ｃ−MOS構成で簡単
なシユミツト・トリガ回路が実現できるので、簡
単な回路構成で消費電力の増加を伴うことなく高
周波化できるという効果がある。
MOSFETを用いて、更に、Ｃ−MOS構成で簡単
なシユミツト・トリガ回路が実現できるので、簡
単な回路構成で消費電力の増加を伴うことなく高
周波化できるという効果がある。
第１図は、スイツチング・レギユレータのブロ
ツク図、第２図は、第１図の各部波形図、第３図
は、従来の三角波発振器のブロツク図、第４図
は、従来の三角波発振器の具体的な回路図、第５
図は、本発明のブロツク図、第６図は、２種類の
インバータの入出力特性図、第７図は、本発明の
三角波発振器の各部波形図、第８図は本実施例の
具体的な回路図、第９図は、他の実施例の回路図
である。 １６，１７……定電流源、１８……コンデン
サ、４０，４１……しきい値電圧を適当に変えた
インバータ、４２……インバータ、４３……RS
フリツプ・フロツプ、５０，５１……定電流源。
ツク図、第２図は、第１図の各部波形図、第３図
は、従来の三角波発振器のブロツク図、第４図
は、従来の三角波発振器の具体的な回路図、第５
図は、本発明のブロツク図、第６図は、２種類の
インバータの入出力特性図、第７図は、本発明の
三角波発振器の各部波形図、第８図は本実施例の
具体的な回路図、第９図は、他の実施例の回路図
である。 １６，１７……定電流源、１８……コンデン
サ、４０，４１……しきい値電圧を適当に変えた
インバータ、４２……インバータ、４３……RS
フリツプ・フロツプ、５０，５１……定電流源。
Claims (1)
- 【特許請求の範囲】 １ 第１の基準電位と接続した第１の定電流源
と、第２の基準電位と接続した第２の定電流源
と、該２つの定電流源とコンデンサの接続を切換
え、弛張発振出力信号を出力する切換え手段と、
絶縁ゲート型電界効果トランジスタを有して成り
該切換え手段の出力が入力されそれぞれ異なる２
つのしきい値電圧を持ち該２つのしきい値電圧に
対応した２つの制御信号を出力し該制御信号によ
り上記切換え手段を制御する比較器と、を備えた
弛張発振器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタで構成した
差動増幅器を有し、上記比較器の出力信号を絶縁
ゲート型電界効果トランジスタを有するレベルシ
フト回路によつて上記差動増幅器の一方の入力端
に入力し、上記差動増幅器の他方の入力端には電
圧源を接続し、上記差動増幅器によつて上記コン
デンサの充放電を切換える構成を備えて、成る ことを特徴とする弛張発振器。 ２ 第１の基準電位と接続した第１の定電流源
と、第２の基準電位と接続した第２の定電流源
と、該２つの定電流源とコンデンサの接続を切換
え、弛張発振出力信号を出力する切換え手段と、
絶縁ゲート型電界効果トランジスタを有して成り
該切換え手段の出力が入力されそれぞれ異なる２
つのしきい値電圧を持ち該２つのしきい値電圧に
対応した２つの制御信号を出力し該制御信号によ
り上記切換え手段を制御する比較器と、を備えた
弛張発振器において、 上記切換え手段が、 絶縁ゲート型電界効果トランジスタを有しこれ
によつて上記コンデンサの充放電を切換える構成
を備え、 上記比較器が、 ゲートが共通接続され、該共通接続端には上記
弛張発振出力信号が入力された第１の絶縁ゲート
型電界効果トランジスタ群と、ゲートに電圧源が
接続された第２の絶縁ゲート型電界効果トランジ
スタ群とで構成された複数のインバータ回路と、
該インバータ回路の出力信号が入力され上記切換
え手段に出力端が接続された構成のフリツプフロ
ツプ回路と、を備えて成る、 ことを特徴とする弛張発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142306A JPS6123409A (ja) | 1984-07-11 | 1984-07-11 | 弛張発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142306A JPS6123409A (ja) | 1984-07-11 | 1984-07-11 | 弛張発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6123409A JPS6123409A (ja) | 1986-01-31 |
| JPH0378004B2 true JPH0378004B2 (ja) | 1991-12-12 |
Family
ID=15312297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142306A Granted JPS6123409A (ja) | 1984-07-11 | 1984-07-11 | 弛張発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123409A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2812739B2 (ja) * | 1989-10-19 | 1998-10-22 | 三菱電機株式会社 | 三角波発生器 |
| JP2812744B2 (ja) * | 1989-11-06 | 1998-10-22 | 三菱電機株式会社 | 三角波発生器 |
-
1984
- 1984-07-11 JP JP59142306A patent/JPS6123409A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6123409A (ja) | 1986-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4825144A (en) | Dual channel current mode switching regulator | |
| US4236199A (en) | Regulated high voltage power supply | |
| US7075277B2 (en) | DC-DC converter | |
| US6163190A (en) | Hysteresis comparator circuit consuming a small current | |
| US5245524A (en) | DC-DC converter of charge pump type | |
| US6885177B2 (en) | Switching regulator and slope correcting circuit | |
| US6025757A (en) | Piezoelectric oscillator circuit | |
| US5151620A (en) | CMOS input buffer with low power consumption | |
| CN212850271U (zh) | 开关模式电源 | |
| US6373311B1 (en) | Oscillator and switch-over control circuit for a high-voltage generator | |
| JPH0775331A (ja) | チャージポンプ回路 | |
| US4622511A (en) | Switching regulator | |
| US5265003A (en) | Miniaturized switching power supply with programmed level gate drive | |
| US6822884B1 (en) | Pulse width modulated charge pump | |
| US5757632A (en) | Switched capacitance voltage multiplier | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JPS60259020A (ja) | 非再生形電圧制御式スイツチング半導体素子のタ−ンオフ電圧変化速度を制御する回路 | |
| US6329884B1 (en) | Oscillator circuit with current limiting devices | |
| US6016259A (en) | Power supply circuit | |
| US5130570A (en) | Constant-current integrated power supply | |
| JP3963421B2 (ja) | 制御発振システムとその方法 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JPH0378004B2 (ja) | ||
| JP2999781B2 (ja) | 発振回路 | |
| JP2003088105A (ja) | スイッチングレギュレータ |