JPH0378005B2 - - Google Patents
Info
- Publication number
- JPH0378005B2 JPH0378005B2 JP58221364A JP22136483A JPH0378005B2 JP H0378005 B2 JPH0378005 B2 JP H0378005B2 JP 58221364 A JP58221364 A JP 58221364A JP 22136483 A JP22136483 A JP 22136483A JP H0378005 B2 JPH0378005 B2 JP H0378005B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- switching transistor
- negative feedback
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
Landscapes
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明はMOSトランジスタ、とりわけ自動車
のランプ回路におけるスイツチング用MOSトラ
ンジスタを保護するために、ゲート電位を制限し
て負荷電流を制限するとともに、ソース電位を監
視し、所定値からの偏差に応じて、１つの制御入
力端子と２つの負荷接続端子とを有する電位によ
り導通制御可能なスイツチ要素にてMOSトラン
ジスタを阻止させることによつてMOSトランジ
スタを通る負荷電流をしや断するようにしたトラ
ンジスタ保護装置に関する。
のランプ回路におけるスイツチング用MOSトラ
ンジスタを保護するために、ゲート電位を制限し
て負荷電流を制限するとともに、ソース電位を監
視し、所定値からの偏差に応じて、１つの制御入
力端子と２つの負荷接続端子とを有する電位によ
り導通制御可能なスイツチ要素にてMOSトラン
ジスタを阻止させることによつてMOSトランジ
スタを通る負荷電流をしや断するようにしたトラ
ンジスタ保護装置に関する。
例えば自動車のランプ回路に使用される大電流
用電子スイツチはランプ回路中に直列に挿入され
ているトランジスタでもつて動作する。このトラ
ンジスタは、過剰容量のトランジスタを使用する
のを避けようとするならば、適当な手段によつて
過負荷から保護されなければならない。したがつ
て、ランプ回路における電流はランプ回路におい
て短絡が発生したときにも最大値を越えないよう
にすべきである。
用電子スイツチはランプ回路中に直列に挿入され
ているトランジスタでもつて動作する。このトラ
ンジスタは、過剰容量のトランジスタを使用する
のを避けようとするならば、適当な手段によつて
過負荷から保護されなければならない。したがつ
て、ランプ回路における電流はランプ回路におい
て短絡が発生したときにも最大値を越えないよう
にすべきである。
一方ではトランジスタのベース電位をツエナー
ダイオードにより制限してエミツタ・コレクタ間
のトランジスタ電流を制限し、他方ではトランジ
スタのコレクタ電位を監視し、ランプ回路の短絡
時にトランジスタを保護するようにした回路が知
られている（西独特許出願公開第3015831号公
報）。この回路はランプ回路中の抵抗でもつて動
作し、この抵抗はこれにおける電圧降下がトラン
ジスタのエミツタ・ベース間の電圧降下を合わせ
るとツエナーダイオードの閾値電圧を越え得るよ
うに選定されている。
ダイオードにより制限してエミツタ・コレクタ間
のトランジスタ電流を制限し、他方ではトランジ
スタのコレクタ電位を監視し、ランプ回路の短絡
時にトランジスタを保護するようにした回路が知
られている（西独特許出願公開第3015831号公
報）。この回路はランプ回路中の抵抗でもつて動
作し、この抵抗はこれにおける電圧降下がトラン
ジスタのエミツタ・ベース間の電圧降下を合わせ
るとツエナーダイオードの閾値電圧を越え得るよ
うに選定されている。
しかし、ランプ回路中の抵抗は望ましくない電
力損失を生じさせる。
力損失を生じさせる。
本発明の目的は、トランジスタおよび負荷イン
ピーダンスを除けば負荷回路中において他の抵抗
なしですませながらもトランジスタを常に過負荷
から保護し、短絡時にも保護することができるよ
うにすることにある。その際にMOSトランジス
タを使用することを前提としている。
ピーダンスを除けば負荷回路中において他の抵抗
なしですませながらもトランジスタを常に過負荷
から保護し、短絡時にも保護することができるよ
うにすることにある。その際にMOSトランジス
タを使用することを前提としている。
この目的は本発明によれば、特許請求の範囲第
１項に記載された構成により達成される。
１項に記載された構成により達成される。
投入直後にはランプの白熱コイルは非常に小さ
な抵抗を有し、その抵抗は加熱にともなつて増大
する。それによつて最初は、保護すべきMOSト
ランジスタにおけるドレイン・ソース電流として
制限されるべき高い電流が流れる。
な抵抗を有し、その抵抗は加熱にともなつて増大
する。それによつて最初は、保護すべきMOSト
ランジスタにおけるドレイン・ソース電流として
制限されるべき高い電流が流れる。
本発明によればランプ回路中の電流制限抵抗な
しですますことができ、それにもかかわらずドレ
イン・ソース電流は所定値を上回らないようにす
ることができる。MOSトランジスタを非常に大
きなドレイン・ソース電流に対して設計する必要
もなくなる。
しですますことができ、それにもかかわらずドレ
イン・ソース電流は所定値を上回らないようにす
ることができる。MOSトランジスタを非常に大
きなドレイン・ソース電流に対して設計する必要
もなくなる。
本発明を実施するためには、ゲートの負荷回路
との間に接続されてMOSトランジスタのゲート
電位を制限するツエナーダイオードと、MOSト
ランジスタにおけるソース電位の所定値からの偏
差に応じてMOSトランジスタを通る負荷電流を
阻止する第２トランジスタとを備えた装置が好ま
しい。
との間に接続されてMOSトランジスタのゲート
電位を制限するツエナーダイオードと、MOSト
ランジスタにおけるソース電位の所定値からの偏
差に応じてMOSトランジスタを通る負荷電流を
阻止する第２トランジスタとを備えた装置が好ま
しい。
この装置は本発明によれば次のように構成され
ている。すなわち、ツエナーダイオードがMOS
トランジスタのゲート・ソース間に電圧制限のた
めに接続されていて、ソース電位監視のための第
３のトランジスタがMOSトランジスタのソース
と接続されていて、第３のトランジスタのエミツ
タはアースされていて、第３のトランジスタのコ
レクタは、接続線分岐を介して第１の時限要素と
結合されていて順方向にある第１のダイオードを
介して第２のトランジスタのベースと接続されて
いるバツテリー端子と接続されていて、この第２
のトランジスタはエミツタをアースされコレクタ
をMOSトランジスタのゲートの供給線の接続さ
れており、ソース電位監視のために演算増幅器が
それの両入力端子を介してMOSトランジスタの
ドレインもしくはソースと接続されていて、それ
の出力端子は、第２の時限要素と結合されていて
順方向にある第２のダイオードを介して同様にエ
ミツタをアースされコレクタをMOSトランジス
タのゲートの供給線と接続された第２のトランジ
スタのベースと接続されているバツテリー端子と
接続されている。
ている。すなわち、ツエナーダイオードがMOS
トランジスタのゲート・ソース間に電圧制限のた
めに接続されていて、ソース電位監視のための第
３のトランジスタがMOSトランジスタのソース
と接続されていて、第３のトランジスタのエミツ
タはアースされていて、第３のトランジスタのコ
レクタは、接続線分岐を介して第１の時限要素と
結合されていて順方向にある第１のダイオードを
介して第２のトランジスタのベースと接続されて
いるバツテリー端子と接続されていて、この第２
のトランジスタはエミツタをアースされコレクタ
をMOSトランジスタのゲートの供給線の接続さ
れており、ソース電位監視のために演算増幅器が
それの両入力端子を介してMOSトランジスタの
ドレインもしくはソースと接続されていて、それ
の出力端子は、第２の時限要素と結合されていて
順方向にある第２のダイオードを介して同様にエ
ミツタをアースされコレクタをMOSトランジス
タのゲートの供給線と接続された第２のトランジ
スタのベースと接続されているバツテリー端子と
接続されている。
ツエナーダイオードによるゲート電位の制限に
より、ドレイン・ソース電流がこのツエナーダイ
オードの選定により定められた値を上回ることが
ないようにすることができる。
より、ドレイン・ソース電流がこのツエナーダイ
オードの選定により定められた値を上回ることが
ないようにすることができる。
既に投入直後にランプ中に短絡が存在すると
き、それはソース電位の監視によつて速やかに検
出される。この監視はインバータとして動作する
第３のトランジスタにより行なわれる。第３のト
ランジスタは導通状態においてバツテリー電位を
アースに導く。しかし、MOSトランジスタのソ
ース電位は第３トランジスタのベース電位を、そ
のソース電位の低いときに第３のトランジスタを
阻止するように制御し、それによつてバツテリー
電位が別のスイツチング過程のために利用される
ようになる。動作様式がよく知られている第１の
時限要素が短時間後に、例えば30μsec後にこの監
視を行なう。
き、それはソース電位の監視によつて速やかに検
出される。この監視はインバータとして動作する
第３のトランジスタにより行なわれる。第３のト
ランジスタは導通状態においてバツテリー電位を
アースに導く。しかし、MOSトランジスタのソ
ース電位は第３トランジスタのベース電位を、そ
のソース電位の低いときに第３のトランジスタを
阻止するように制御し、それによつてバツテリー
電位が別のスイツチング過程のために利用される
ようになる。動作様式がよく知られている第１の
時限要素が短時間後に、例えば30μsec後にこの監
視を行なう。
付加的にMOSトランジスタにおける電圧降下
の監視が演算増幅器により行なわれる。演算増幅
器の出力信号が別のスイツチング過程のために利
用され得るバツテリー電位のための導線を接続す
る。第２の時限要素がこの監視を103〜104倍だけ
大きい時間間隔後に、例えば100ｍsec後に行な
う。この電圧降下の監視は小さな欠陥を速やかに
かつ問題なしに検知する利点をもたらす。
の監視が演算増幅器により行なわれる。演算増幅
器の出力信号が別のスイツチング過程のために利
用され得るバツテリー電位のための導線を接続す
る。第２の時限要素がこの監視を103〜104倍だけ
大きい時間間隔後に、例えば100ｍsec後に行な
う。この電圧降下の監視は小さな欠陥を速やかに
かつ問題なしに検知する利点をもたらす。
バツテリー電位が第２のトランジスタに第３の
トランジスタまたは演算増幅器の出力端から導か
れたとき、第２のトランジスタは導通してMOS
トランジスタのゲートをアースに導く。これによ
つてランプ回路中におけるMOSトランジスタが
しや断される。これにより、第２のトランジスタ
のベースにもはや電位が加わらなくなれば第２の
トランジスタがランプ回路の拘束状態を遅れなし
に再び解除する。
トランジスタまたは演算増幅器の出力端から導か
れたとき、第２のトランジスタは導通してMOS
トランジスタのゲートをアースに導く。これによ
つてランプ回路中におけるMOSトランジスタが
しや断される。これにより、第２のトランジスタ
のベースにもはや電位が加わらなくなれば第２の
トランジスタがランプ回路の拘束状態を遅れなし
に再び解除する。
時限要素は公知の動作様式に構成されていて、
その出力は最初アースされていて、予め与えられ
た時間の経過後バツテリー電位に置かれ、それに
よつてこの出力に接続されている線がフリーにさ
れる。
その出力は最初アースされていて、予め与えられ
た時間の経過後バツテリー電位に置かれ、それに
よつてこの出力に接続されている線がフリーにさ
れる。
第２の時限要素は第１の時演要素よりも103〜
104倍だけ大きい時限を実現する。これによつて、
まず保護すべきMOSトランジスタのソース電位
が検査され、その後でMOSトランジスタの電圧
降下の監視が開始される。保護すべきMOSトラ
ジスタのソース電位の監視は、既に投入時点で例
えばランプに短絡が存在するときに応答する。し
たがつて、その測定をMOSトランジスタの電圧
降得の監視の開始前に開始して、わずかの重大欠
陥を検知しようとするものである。
104倍だけ大きい時限を実現する。これによつて、
まず保護すべきMOSトランジスタのソース電位
が検査され、その後でMOSトランジスタの電圧
降下の監視が開始される。保護すべきMOSトラ
ジスタのソース電位の監視は、既に投入時点で例
えばランプに短絡が存在するときに応答する。し
たがつて、その測定をMOSトランジスタの電圧
降得の監視の開始前に開始して、わずかの重大欠
陥を検知しようとするものである。
ランプ回路の手動オン・オフのための機械的ス
イツチは保護すべきMOSトランジスタのゲート
の供給線に配置することが好ましい。ゲートに電
圧が印加されていないときには、MOSトランジ
スタは阻止されていて、ランプ回路はさや断され
ている。閉じられた導通状態においても望ましく
ない抵抗を有するスイツチをランプ回路中に挿入
する必要はない。ランプ回路にはランプのほかに
はMOSトランジスタがあるだけである。電界効
果トランジスタを使用する場合にはドレイン・ソ
ース電流が流れるだけで定常的なゲート電流は流
れない。したがつて、ランプ回路中における電力
損失は最小になる。
イツチは保護すべきMOSトランジスタのゲート
の供給線に配置することが好ましい。ゲートに電
圧が印加されていないときには、MOSトランジ
スタは阻止されていて、ランプ回路はさや断され
ている。閉じられた導通状態においても望ましく
ない抵抗を有するスイツチをランプ回路中に挿入
する必要はない。ランプ回路にはランプのほかに
はMOSトランジスタがあるだけである。電界効
果トランジスタを使用する場合にはドレイン・ソ
ース電流が流れるだけで定常的なゲート電流は流
れない。したがつて、ランプ回路中における電力
損失は最小になる。
本発明による装置の他の利点は、MOSトラン
ジスタが投入時点で既にランプ内に短絡が存在す
るときに保護されるというところにある。したが
つて、MOSトランジスタに対する過負荷保護の
ほかに投入直後にも機能検査が実行される。
ジスタが投入時点で既にランプ内に短絡が存在す
るときに保護されるというところにある。したが
つて、MOSトランジスタに対する過負荷保護の
ほかに投入直後にも機能検査が実行される。
以下、図示の実施例を参照しながら本発明をさ
らに詳細に説明する。
らに詳細に説明する。
図にはMOSトランジスタを過負荷から保護す
るための本発明による装置の実施例が示されてい
る。
るための本発明による装置の実施例が示されてい
る。
自動車ランプ回路においてはランプ４とMOS
電界効果トランジスタ１とが直列に接続されてい
る。ランプ４に並列に他のランプも接続すること
ができる。電圧供給は端子電位UBを有するバツ
テリーによつて行なわれる。例えば12ボルトの制
御電位U1が、抵抗５および６にて低減されて、
供給線７を介してMOS電界効果トランジスタ１
のゲート１１０に導かれる。供給線７中にはラン
プ４の手動によるオン・オフのための機械的スイ
ツチ８が挿入されている。
電界効果トランジスタ１とが直列に接続されてい
る。ランプ４に並列に他のランプも接続すること
ができる。電圧供給は端子電位UBを有するバツ
テリーによつて行なわれる。例えば12ボルトの制
御電位U1が、抵抗５および６にて低減されて、
供給線７を介してMOS電界効果トランジスタ１
のゲート１１０に導かれる。供給線７中にはラン
プ４の手動によるオン・オフのための機械的スイ
ツチ８が挿入されている。
３つの追加手段がドレイン・ソース間電流をラ
ンプ４における短絡時にも制限することによつて
MOS電界効果トランジスタ１を過負荷から保護
する。
ンプ４における短絡時にも制限することによつて
MOS電界効果トランジスタ１を過負荷から保護
する。
第１の追加手段として例えば6.2ボルトのツエ
ナーダイオード９がMOS電界効果トランジスタ
１のソース１２０とゲート１１０との間に接続さ
れている。これはゲート電位を制限し、それによ
りドレイン・ソース間電流を制限する。
ナーダイオード９がMOS電界効果トランジスタ
１のソース１２０とゲート１１０との間に接続さ
れている。これはゲート電位を制限し、それによ
りドレイン・ソース間電流を制限する。
第２の追加手段として、ランプ４における既に
投入時点で存在する短絡を検知するために、
MOS電界効果トランジスタ１のソース１２０が、
例えば3.6ボルトのツエナーダイオード１１と抵
抗１２とからなる分圧器１０を介して、第３トラ
ンジスタ３のベース３１０と接続されている。第
３のトランジスタ３のコレクタ３３０には、例え
ば24ボルトのバツテリー電位UBから抵抗１３に
おける制限によつて生じる固定の電位が導かれ
る。エミツタ３２０はアースされている。この固
定の電位は、第３のトランジスタ３のベース電位
が大きい間はアースに導かれる。そうでないとき
にはその電位は接続線１４を介して第２のトラン
ジスタ２のベース２１０に導かれる。この接続線
１４は第３のトランジスタ３のコレクタ３３０の
手前の分岐点１５において始まりダイオード１６
を含む。接続線１４は第１の時限要素１７によつ
て装置の投入後短期に、例えば30μsecでフリーに
される。
投入時点で存在する短絡を検知するために、
MOS電界効果トランジスタ１のソース１２０が、
例えば3.6ボルトのツエナーダイオード１１と抵
抗１２とからなる分圧器１０を介して、第３トラ
ンジスタ３のベース３１０と接続されている。第
３のトランジスタ３のコレクタ３３０には、例え
ば24ボルトのバツテリー電位UBから抵抗１３に
おける制限によつて生じる固定の電位が導かれ
る。エミツタ３２０はアースされている。この固
定の電位は、第３のトランジスタ３のベース電位
が大きい間はアースに導かれる。そうでないとき
にはその電位は接続線１４を介して第２のトラン
ジスタ２のベース２１０に導かれる。この接続線
１４は第３のトランジスタ３のコレクタ３３０の
手前の分岐点１５において始まりダイオード１６
を含む。接続線１４は第１の時限要素１７によつ
て装置の投入後短期に、例えば30μsecでフリーに
される。
第２のトランジスタ２のコレクタ２３０は
MOS電界効果トランジスタ１のゲート１１０の
供給線７に接続されている。第２のトランジスタ
２のエミツタ２２０はアースされている。第２の
トランジスタのベース２１０に接続されたアース
抵抗３０は有り得るコレクタ・ベース間余剰電流
を吸収する。ベース２１０には電位が加わるとコ
レクタ２３０からエミツタ２２０へ電流が流れ
て、MOS電界効果トランジスタ１のゲート１１
０の供給線がアースされる。したがつて、MOS
電界効果トランジスタ１は第２のトランジスタ２
のベース２１０に現われる電位によつてしや断さ
れる。
MOS電界効果トランジスタ１のゲート１１０の
供給線７に接続されている。第２のトランジスタ
２のエミツタ２２０はアースされている。第２の
トランジスタのベース２１０に接続されたアース
抵抗３０は有り得るコレクタ・ベース間余剰電流
を吸収する。ベース２１０には電位が加わるとコ
レクタ２３０からエミツタ２２０へ電流が流れ
て、MOS電界効果トランジスタ１のゲート１１
０の供給線がアースされる。したがつて、MOS
電界効果トランジスタ１は第２のトランジスタ２
のベース２１０に現われる電位によつてしや断さ
れる。
第３の追加手段として、MOS電界効果トラン
ジスタ１を通つて流れるドレイン・ソース間電流
を制限するために、演算増幅器１９の第１の入力
端子１８はソース１２０における電位を受け、そ
して第２の入力端子２０は分圧回路２１により分
圧されてドレイン１３０における電位を受ける。
この分圧回路２１は２つの抵抗２２，２３からな
る。MOS電界効果トランジスタ１のドレイン１
３０とソース１２０との間の電圧が所定値を上回
つたときには、もし接続線２７が既に第２の時現
要素２６によつても例えば装置投入後100ｍsecで
フリーにされているならば、演算増幅器１９は接
続線２７をフリーにする。この接続線２７はダイ
オード２９を含み、例えば24ボルトのバツテリー
電位UBから抵抗２８において低下させられて現
われる固定の電位が、同様に第２のトランジスタ
２のベース２１０に導かれる。
ジスタ１を通つて流れるドレイン・ソース間電流
を制限するために、演算増幅器１９の第１の入力
端子１８はソース１２０における電位を受け、そ
して第２の入力端子２０は分圧回路２１により分
圧されてドレイン１３０における電位を受ける。
この分圧回路２１は２つの抵抗２２，２３からな
る。MOS電界効果トランジスタ１のドレイン１
３０とソース１２０との間の電圧が所定値を上回
つたときには、もし接続線２７が既に第２の時現
要素２６によつても例えば装置投入後100ｍsecで
フリーにされているならば、演算増幅器１９は接
続線２７をフリーにする。この接続線２７はダイ
オード２９を含み、例えば24ボルトのバツテリー
電位UBから抵抗２８において低下させられて現
われる固定の電位が、同様に第２のトランジスタ
２のベース２１０に導かれる。
両時限要素１７および２６にはいずれも電位
U1およびUBが供給される。
U1およびUBが供給される。
演算増幅器３４および３５の反転入力端子には
それぞれ分圧回路により電位UBから得られる例
えば５ボルトの固定電位が印加されている。
それぞれ分圧回路により電位UBから得られる例
えば５ボルトの固定電位が印加されている。
その分圧回路は直列接続された２つの抵抗３２
および３３からなる。これらの抵抗３２，３３間
の接続点は演算増幅器３４，３５と電圧を安定化
するコンデンサ４３とに接続されている。
および３３からなる。これらの抵抗３２，３３間
の接続点は演算増幅器３４，３５と電圧を安定化
するコンデンサ４３とに接続されている。
演算増幅器３４，３５の非反転入力端子におけ
る電位が反転入力端子における電位よりも小さい
間は、構成の公知の演算増幅器３４，３５の出力
端子４５，４６はアースされていて、したがつて
導線１４，２７は働きを阻止されている。
る電位が反転入力端子における電位よりも小さい
間は、構成の公知の演算増幅器３４，３５の出力
端子４５，４６はアースされていて、したがつて
導線１４，２７は働きを阻止されている。
電位U1はコンデンサ３６および３７を充電す
る。これらのコンデンサは100ｍsecもしくは
30μsec後に充電されているように選定されてい
る。これらの時間間隔後にはそれぞれ演算増幅器
３４，３５の非反転入力端子に５ボルトよりも大
きい電位が現われるので、それらの演算増幅器の
出力端子４５，４６はもはやアースされてなく、
接続線１４，２７をフリーにする。
る。これらのコンデンサは100ｍsecもしくは
30μsec後に充電されているように選定されてい
る。これらの時間間隔後にはそれぞれ演算増幅器
３４，３５の非反転入力端子に５ボルトよりも大
きい電位が現われるので、それらの演算増幅器の
出力端子４５，４６はもはやアースされてなく、
接続線１４，２７をフリーにする。
コンデンサ３６，３７の電荷はしや断毎に抵抗
３１を介して放電される。
３１を介して放電される。
コンデンサ３６の充電は抵抗３８を介して行な
われそしてそれの放電はダイオード３９のみが接
続されている接続線を介して急速に行なわれる。
われそしてそれの放電はダイオード３９のみが接
続されている接続線を介して急速に行なわれる。
コンデンサ３７は抵抗４０とこれに直列のダイ
オード４１を介して充電され、そして例えば
100kΩの大きな抵抗４２を介して時間的に遅れて
放電される。
オード４１を介して充電され、そして例えば
100kΩの大きな抵抗４２を介して時間的に遅れて
放電される。
ダイオード３９および４１はコンデンサ３６お
よび３７のための放電もしくは充電が行なわれる
経路となる接続線を定める。
よび３７のための放電もしくは充電が行なわれる
経路となる接続線を定める。
図は本発明の一実施例を示す回路図である。
１……MOSトランジスタ、２……制御可能な
スイツチ要素（第２のトランジスタ）、３……第
３のトランジスタ、４……ランプ、７……MOS
トランジスタのゲートの供給線、８……機械的ス
イツチ。
スイツチ要素（第２のトランジスタ）、３……第
３のトランジスタ、４……ランプ、７……MOS
トランジスタのゲートの供給線、８……機械的ス
イツチ。
Claims (1)
- 【特許請求の範囲】 １ ランプ４を含む負荷電流回路を直流電圧源
UBに接続するスイツチング区間１２０，１３０
を有するMOSスイツチングトランジスタ１の保
護のための装置であつて、 (イ) スイツチングトランジスタ１に導通制御信号
を与える制御回路U1，８，５，７が備えられ、 (ロ) スイツチングトランジタを流れる電流のため
の制限装置９が備えられ、該制限装置は直接ゲ
ート１１０とソース１２０の間の電圧、したが
つて負荷電流回路内の電流を、持続的に許容さ
れる最大値を越える最高値に制限し、 (ハ) 導通制御状態においてスイツチングトランジ
スタ１に対する導通制御信号を無効にする遮断
トランジスタ２が備えられ、 (ニ) スイツチングトランジスタ１のスイツチング
区間における電圧が限界値を越えたとき、遮断
トランジスタ２の導通制御のための遮断信号を
供給する第１の負帰還回路１９，２１が備えら
れるようになつたものにおいて、 (ホ) 負荷電流回路における電圧降下が最小値以下
であるかぎり、遮断トランジスタ２の導通制御
のための遮断信号を供給する第２の負帰還回路
１０，３が備えられ、 (ヘ) 両負帰還回路は減結合ダイオード１６，２９
を介して遮断トランジスタ２に接続され、 (ト) 負帰還回路の各々に時限要素２６，１７が対
応し、該時限要素はスイツチングトランジスタ
１に対する導通制御信号の開始とともに開始す
る阻止時間の間阻止信号を供給し、該阻止信号
により所属する負帰還回路の遮断信号が無効に
され、 (チ) 第２の負帰還回路１０，３に所属する時限要
素１７の阻止時間は他の時限要素２６の阻止時
間よりも短い、 ことを特徴とするMOSトランジスタの保護装置。 ２ 第１の負帰還回路は演算増幅器１９を含み、
該演算増幅器は一方で分圧器２１を介して直流電
圧源UBに、他方においてはスイツチングトラン
ジスタ１のソース電極１２０に接続されているこ
とを特徴とする特許請求の範囲第１項記載の装
置。 ３ 第２の負帰還回路トランジスタ３を含み、該
トランジスタの制御区間はツエナーダイオード１
１を介して負荷回路４に並列接続されていること
を特徴とする特許請求の範囲第１項記載の装置。 ４ 各時限要素１７；２６は演算増幅器３５；３
４を含み、該演算増幅器はその一方の入力により
直流電圧源UBに、また他方の入力によりRC素子
４０，３７；３８，３６を介してスイツチングト
ランジスタ１の制御回路７に接続されていること
を特徴とする特許請求の範囲第１項ないし第３項
のいずれか１つに記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3243467.7 | 1982-11-24 | ||
| DE3243467A DE3243467C2 (de) | 1982-11-24 | 1982-11-24 | Einrichtung zum Schutz eines Schalttransistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59108423A JPS59108423A (ja) | 1984-06-22 |
| JPH0378005B2 true JPH0378005B2 (ja) | 1991-12-12 |
Family
ID=6178915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58221364A Granted JPS59108423A (ja) | 1982-11-24 | 1983-11-24 | Ｍｏｓトランジスタの保護装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4595966A (ja) |
| JP (1) | JPS59108423A (ja) |
| DE (1) | DE3243467C2 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8321549D0 (en) * | 1983-08-10 | 1983-09-14 | British Telecomm | Electronic switch |
| US4581540A (en) * | 1984-03-16 | 1986-04-08 | Teledyne Industries, Inc. | Current overload protected solid state relay |
| DE3433538A1 (de) * | 1984-09-13 | 1986-03-20 | Telefunken electronic GmbH, 7100 Heilbronn | Schutzschaltung fuer einen vom laststrom durchflossenen leistungstransistor |
| DE3441403A1 (de) * | 1984-11-13 | 1986-05-22 | Rheinmetall GmbH, 4000 Düsseldorf | Schaltungsanordnung zum schalten ohmscher und induktiver elektrischer verbraucher in gleich- und wechselstromkreisen |
| JPS6258709A (ja) * | 1985-09-06 | 1987-03-14 | Alps Electric Co Ltd | トランジスタ保護回路 |
| JP2501789B2 (ja) * | 1986-01-24 | 1996-05-29 | 松下電工株式会社 | 電気機器の制御回路 |
| US4783714A (en) * | 1987-03-23 | 1988-11-08 | General Dynamics Electronics Division | Switching logic driver with overcurrent protection |
| US4799126A (en) * | 1987-04-16 | 1989-01-17 | Navistar International Transportation Corp. | Overload protection for D.C. circuits |
| US4809122A (en) * | 1987-07-31 | 1989-02-28 | Brunswick Corporation | Self-protective fuel pump driver circuit |
| JPS6486712A (en) * | 1987-09-29 | 1989-03-31 | Idec Izumi Corp | Single pole circuit breaker |
| DE3801776C2 (de) * | 1988-01-22 | 1995-11-23 | Vdo Schindling | Schutzschaltung für einen an der Kraftfahrzeug-Batterie angeschlossenen Lastwiderstand (Verbraucher) und seine Schaltendstufe |
| FR2628890B1 (fr) * | 1988-03-16 | 1990-08-24 | Bendix Electronics Sa | Dispositif de commande de l'alimentation electrique d'une charge en circuit integre de puissance " intelligent " |
| JP3121821B2 (ja) * | 1988-07-27 | 2001-01-09 | シーメンス、アクチエンゲゼルシヤフト | 負荷の短絡検出回路装置 |
| JP2622404B2 (ja) * | 1988-08-17 | 1997-06-18 | 株式会社日立製作所 | Ｃｍｏｓ出力回路 |
| US4914542A (en) * | 1988-12-27 | 1990-04-03 | Westinghouse Electric Corp. | Current limited remote power controller |
| US4896245A (en) * | 1989-03-13 | 1990-01-23 | Motorola Inc. | FET overtemperature protection circuit |
| DE4026398A1 (de) * | 1989-08-22 | 1991-02-28 | Wabco Westinghouse Fahrzeug | Schaltung zur ueberwachung des schaltstatus eines leistungstransistors |
| JPH0431831U (ja) * | 1990-07-05 | 1992-03-16 | ||
| DE4333156C2 (de) * | 1993-09-29 | 1995-08-31 | Siemens Ag | Schaltungsanordnung zum Anschließen einer elektronischen Baugruppe an eine Betriebsspannung |
| DE4417252C2 (de) * | 1994-05-17 | 1998-07-02 | Bosch Gmbh Robert | Leistungshalbleiter mit Weak-Inversion-Schaltung |
| DE19502016C1 (de) * | 1995-01-24 | 1996-07-18 | Henschel Kunststofftechn Gmbh | Überstromabsicherung in einem PWM-Steller für Gleichstrommotoren |
| US5959464A (en) * | 1996-09-03 | 1999-09-28 | Motorola Inc. | Loss-less load current sensing driver and method therefor |
| FI102993B (fi) * | 1997-06-10 | 1999-03-31 | Lexel Finland Ab Oy | Puolijohdekytkimen oikosulkusuoja |
| US6060834A (en) * | 1998-09-30 | 2000-05-09 | Honda Giken Kogyo Kabushiki Kaisha | Protection from overheating of a switching transistor that delivers current to a daytime running light on a vehicle |
| US6008585A (en) * | 1998-09-30 | 1999-12-28 | Honda Giken Kogyo Kabushiki Kaisha | Apparatus and method for preventing from a short load excessive current flow through a field effect transistor that delivers current to a daytime running light on a vehicle |
| US7542258B2 (en) * | 2004-01-16 | 2009-06-02 | Lutron Electronics Co., Inc. | DV/dt-detecting overcurrent protection circuit for power supply |
| DE102004007288A1 (de) * | 2004-02-14 | 2005-09-08 | Conti Temic Microelectronic Gmbh | Schaltungsanordnung zum Überlastungsschutz eines ansteuerbaren Schaltelements |
| US8598921B2 (en) | 2006-11-22 | 2013-12-03 | Ct-Concept Holding Gmbh | Control circuit and method for controlling a power semiconductor switch |
| DE102007058314B4 (de) * | 2007-12-04 | 2018-11-15 | Diehl Aerospace Gmbh | Vorrichtung zum Messen eines Laststroms |
| US7777532B2 (en) * | 2008-07-30 | 2010-08-17 | Infineon Technologies Ag | Method and circuit for protecting a MOSFET |
| EP2744110B1 (de) * | 2011-03-16 | 2017-03-08 | Power Integrations Switzerland GmbH | Ansteuerschaltung und Verfahren zur Ansteuerung eines Leistungshalbleiterschalters |
| CN110350484B (zh) * | 2019-06-25 | 2024-07-16 | 江苏国传电气有限公司 | 一种igbt短路故障快速保护方法及电路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2037498A1 (de) * | 1970-07-29 | 1972-02-03 | Kiepe Bahn Elektrik Gmbh | Kurzschlußschutz für ein elektronisches Steuergerat |
| JPS5434531Y2 (ja) * | 1973-03-06 | 1979-10-22 | ||
| US3938008A (en) * | 1974-09-18 | 1976-02-10 | International Business Machines Corporation | Common bus driver complementary protect circuit |
| JPS53126567U (ja) * | 1977-03-15 | 1978-10-07 | ||
| JPS5481758A (en) * | 1977-12-12 | 1979-06-29 | Nec Corp | Protection unit |
| GB2034550B (en) * | 1978-10-21 | 1983-03-02 | Ward Goldstone Ltd | Indicating faults in soldid state switching circuits |
| DE3015831C2 (de) * | 1980-04-24 | 1982-06-24 | Werner Messmer Gmbh & Co Kg, 7760 Radolfzell | Elektronischer Schalter für hohe Lastströme, insbesondere für den Lampenkreis von Kraftfahrzeugen |
| US4363068A (en) * | 1980-08-18 | 1982-12-07 | Sundstrand Corporation | Power FET short circuit protection |
| DE3034927C2 (de) * | 1980-09-16 | 1983-09-22 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Schutz eines Leistungs-MOSFET gegen Überlastung |
| DE3104015C2 (de) * | 1981-02-05 | 1984-10-11 | Siemens AG, 1000 Berlin und 8000 München | Überstromschutzanordnung für einen Halbleiterschalter |
-
1982
- 1982-11-24 DE DE3243467A patent/DE3243467C2/de not_active Expired
-
1983
- 1983-11-02 US US06/547,920 patent/US4595966A/en not_active Expired - Fee Related
- 1983-11-24 JP JP58221364A patent/JPS59108423A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| DE3243467A1 (de) | 1984-05-24 |
| US4595966A (en) | 1986-06-17 |
| JPS59108423A (ja) | 1984-06-22 |
| DE3243467C2 (de) | 1986-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0378005B2 (ja) | ||
| US5087871A (en) | Power supply with inrush current limiter | |
| US4809122A (en) | Self-protective fuel pump driver circuit | |
| US6336448B1 (en) | Ignition semiconductor device | |
| EP0224491A1 (en) | Method and circuit for providing adjustable control of short circuit current through a semiconductor device | |
| US4658200A (en) | Protection circuit for voltage regulator of vehicle mounted generator | |
| US3981045A (en) | Stunning and overload circuit | |
| US5333105A (en) | Transient voltage protector | |
| US5926354A (en) | Solid state relay and circuit breaker | |
| US4220909A (en) | Half-wave regulator rectifier for an alternator | |
| JP3986041B2 (ja) | 電源供給制御装置 | |
| JP5068169B2 (ja) | 障害保護付きミラー素子駆動回路 | |
| JPH0956058A (ja) | 突入電流防止機能を有する回路装置 | |
| US4107553A (en) | Timer control circuit | |
| US3858088A (en) | D. c. flasher | |
| JPH08272464A (ja) | 直流電源装置 | |
| CN112271703A (zh) | 一种短路保护电路及电器设备 | |
| KR100292572B1 (ko) | 유도성구성부품을지니는단락회로동안트랜지스터를불활성화시키는데사용되는보호회로 | |
| US6400545B1 (en) | Fuseless dc-dc converter | |
| JPH06284594A (ja) | 充電式電源装置 | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| EP1011186A2 (en) | Electric load management circuit | |
| SU748630A1 (ru) | Устройство дл защиты электроустановки от перегрузки | |
| RU1800610C (ru) | Транзисторный ключ | |
| JPH0312023Y2 (ja) |