JPH0378025B2 - - Google Patents
Info
- Publication number
- JPH0378025B2 JPH0378025B2 JP17652085A JP17652085A JPH0378025B2 JP H0378025 B2 JPH0378025 B2 JP H0378025B2 JP 17652085 A JP17652085 A JP 17652085A JP 17652085 A JP17652085 A JP 17652085A JP H0378025 B2 JPH0378025 B2 JP H0378025B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- circuit
- output
- reference data
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 80
- 238000001514 detection method Methods 0.000 claims description 12
- 238000011156 evaluation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
この発明は、デイジタル通信における受信デー
タの符号ひずみ評価方法に関するものであり、さ
らに詳しくいえば受信データのサンプリング点の
変化によるビツトエラーの発生時に、サンプリン
グ点とビツトエラーの有無から受信データのひず
みを評価するものである。
タの符号ひずみ評価方法に関するものであり、さ
らに詳しくいえば受信データのサンプリング点の
変化によるビツトエラーの発生時に、サンプリン
グ点とビツトエラーの有無から受信データのひず
みを評価するものである。
(b) 従来技術と問題点
データ受信回路の従来技術では、データビツト
の中央50%点でサンプリングする方法が多い。
の中央50%点でサンプリングする方法が多い。
このような場合の従来技術の一例を第2図に示
す。
す。
第2図の1はサンプリング回路、2はサンプリ
ングクロツク発生回路、3は基準データ発生回
路、4は一致検出回路である。
ングクロツク発生回路、3は基準データ発生回
路、4は一致検出回路である。
端子5からの受信データはサンプリング回路1
に入力するとともに、サンプリングクロツク発生
回路2を動作させる。
に入力するとともに、サンプリングクロツク発生
回路2を動作させる。
サンプリング回路1はサンプリングクロツク発
生回路2からのサンプリングクロツクにより、受
信データの50%の点をサンプリングする。
生回路2からのサンプリングクロツクにより、受
信データの50%の点をサンプリングする。
基準データ発生回路3はサンプリング回路1の
出力を入力とし、受信データに同期した基準デー
タを発生する。
出力を入力とし、受信データに同期した基準デー
タを発生する。
一致検出回路4はサンプリング回路1の出力と
基準データ発生回路3の出力を入力とし、ビツト
ごとに比較し受信データの中にエラーがあると、
エラーパルスを発生する。
基準データ発生回路3の出力を入力とし、ビツト
ごとに比較し受信データの中にエラーがあると、
エラーパルスを発生する。
次に、第2図各部の波形図を第3図に示す。
第3図アは受信データの波形であり、第3図イ
はサンプリングクロツク発生回路2の出力波形で
ある。
はサンプリングクロツク発生回路2の出力波形で
ある。
また、第3図ウはサンプリング回路1の出力波
形であり、第3図エは基準データ発生回路3の出
力波形である。
形であり、第3図エは基準データ発生回路3の出
力波形である。
第3図オは一致検出回路4の出力であり、第3
図ウと第3図エを比較した結果、不一致点が1つ
あるので、第3図オではエラーパルスを1つ出し
ている。
図ウと第3図エを比較した結果、不一致点が1つ
あるので、第3図オではエラーパルスを1つ出し
ている。
第2図、第3図では受信データの中央50%の点
のデータをサンプリングデータとしている。しか
し、受信データの符号ひずみ成分の検出には、こ
のサンプリング点を変えて受信する必要がある。
のデータをサンプリングデータとしている。しか
し、受信データの符号ひずみ成分の検出には、こ
のサンプリング点を変えて受信する必要がある。
第2図のような従来技術では、受信データのサ
ンプリング点を固定しているのでビツトエラーは
測定できるが、符号ひずみの評価は別の符号ひず
み測定器で測定しているのが現状である。特に、
データ信号速度が速くなると符号ひずみ測定器の
構成が複雑になり高価格となる。
ンプリング点を固定しているのでビツトエラーは
測定できるが、符号ひずみの評価は別の符号ひず
み測定器で測定しているのが現状である。特に、
データ信号速度が速くなると符号ひずみ測定器の
構成が複雑になり高価格となる。
また、従来技術では符号ひずみ測定とビツトエ
ラーを同時に測定できないという問題がある。
ラーを同時に測定できないという問題がある。
(c) 発明の目的
この発明は、ビツトエラーの測定だけでビツト
エラーと符号ひずみの両方を測定できるようにし
た符号ひずみ評価方法の提供を目的とする。
エラーと符号ひずみの両方を測定できるようにし
た符号ひずみ評価方法の提供を目的とする。
(d) 発明の実施例
まず、この発明による実施例の構成図を第1図
に示す。
に示す。
第1図の7と8はサンプリング回路、9は基準
サンプリング回路、12はサンプリングクロツク
発生回路、14は一致検出回路であり、他の部分
は第2図と同じである。基準サンプリング回路
9、サンプリングクロツク発生回路12および一
致検出回路14はそれぞれ第2図のサンプリング
回路1、サンプリングクロツク発生回路2および
一致検出回路4と同じような動作をする。
サンプリング回路、12はサンプリングクロツク
発生回路、14は一致検出回路であり、他の部分
は第2図と同じである。基準サンプリング回路
9、サンプリングクロツク発生回路12および一
致検出回路14はそれぞれ第2図のサンプリング
回路1、サンプリングクロツク発生回路2および
一致検出回路4と同じような動作をする。
したがつて、第1図は第2図にサンプリング回
路7,8を追加したものということができる。
路7,8を追加したものということができる。
前述のとおりサンプリング回路1は受信データ
の50%の点をサンプリングするが、サンプリング
回路7はサンプリング回路1のサンプリング点よ
りもプラス側にサンプリング点をセツトしたもの
である。
の50%の点をサンプリングするが、サンプリング
回路7はサンプリング回路1のサンプリング点よ
りもプラス側にサンプリング点をセツトしたもの
である。
サンプリング回路8はサンプリング回路1のサ
ンプリング点よりもマイナス側にサンプリング点
をセツトするとともに、サンプリング回路7のサ
ンプリング点に対し対称の点にサンプリング点を
セツトする。例えば、サンプリング回路7のサン
プリング点を60%の点にした場合には、サンプリ
ング回路8のサンプリング点を40%にする。
ンプリング点よりもマイナス側にサンプリング点
をセツトするとともに、サンプリング回路7のサ
ンプリング点に対し対称の点にサンプリング点を
セツトする。例えば、サンプリング回路7のサン
プリング点を60%の点にした場合には、サンプリ
ング回路8のサンプリング点を40%にする。
同じように、サンプリング回路7のサンプリン
グ点を70%の点にした場合は、サンプリング回路
8のサンプリング点を30%にする。
グ点を70%の点にした場合は、サンプリング回路
8のサンプリング点を30%にする。
なお、第1図のサンプリング回路7,8を1つ
にし、プラス側とマイナス側にサンプリング点を
切り換えるようにしてもよい。
にし、プラス側とマイナス側にサンプリング点を
切り換えるようにしてもよい。
次に、第1図の各部波形図を第4図に示す。
第4図アは受信データの波形であり、第4図イ
は第4図アの波形の中央を50%とし、この50%の
点からプラス側とマイナス側に10%ずつの点を示
したタイムスケール信号である。
は第4図アの波形の中央を50%とし、この50%の
点からプラス側とマイナス側に10%ずつの点を示
したタイムスケール信号である。
第4図ウ〜第4図オはそれぞれサンプリングク
ロツク発生回路12の出力波形である。
ロツク発生回路12の出力波形である。
第4図ウはサンプリング回路7へ入力される+
サンプリングクロツクであり、第4図エはサンプ
リング回路8へ入力される−サンプリングクロツ
クである。
サンプリングクロツクであり、第4図エはサンプ
リング回路8へ入力される−サンプリングクロツ
クである。
また、第4図オは基準サンプリング回路9へ入
力される基準サンプリングクロツクであり、第4
図イの中央の点で立上るようになつている。第4
図オは第3図イと同じ波形である。
力される基準サンプリングクロツクであり、第4
図イの中央の点で立上るようになつている。第4
図オは第3図イと同じ波形である。
第4図カはサンプリング回路7の出力波形であ
り、第4図キはサンプリング回路8の出力波形で
ある。
り、第4図キはサンプリング回路8の出力波形で
ある。
また、第4図クは基準データ発生回路3の出力
波形であり、第4図ケは一致検出回路14の出力
波形である。
波形であり、第4図ケは一致検出回路14の出力
波形である。
第4図カ、第4図キおよび第4図クを比較した
結果、不一致点が1つあるので、第4図ケではエ
ラーパルスを1つ出している。
結果、不一致点が1つあるので、第4図ケではエ
ラーパルスを1つ出している。
第1図と第4図から明らかなように、この発明
はサンプリングのタイミングを変えることによつ
て受信データに含まれる波形歪みを求めるように
したものであり、受信データは可変したタイミン
グでサンプリングされた後、基準データと比較
し、ビツトエラーとして測定する。
はサンプリングのタイミングを変えることによつ
て受信データに含まれる波形歪みを求めるように
したものであり、受信データは可変したタイミン
グでサンプリングされた後、基準データと比較
し、ビツトエラーとして測定する。
伝送波形の符号ひずみを考えるとき、任意の2
つの有意瞬間における論理的な時間間隔と、実際
の時間間隔の差の単位時間長に対する割合を符号
ひずみとして考えることができる。そして第4図
に示すようにサンプリングの際にそれぞれ−サン
プリングと+サンプリングによつてデータをサン
プリングし、どちらか一方でも誤つているとエラ
ーとして処理する。
つの有意瞬間における論理的な時間間隔と、実際
の時間間隔の差の単位時間長に対する割合を符号
ひずみとして考えることができる。そして第4図
に示すようにサンプリングの際にそれぞれ−サン
プリングと+サンプリングによつてデータをサン
プリングし、どちらか一方でも誤つているとエラ
ーとして処理する。
このような方法により、データに含まれる符号
ひずみをサンプリング点を変えることにより、ビ
ツトエラーの有無で評価できる。
ひずみをサンプリング点を変えることにより、ビ
ツトエラーの有無で評価できる。
(f) 発明の効果
この発明によれば、符号ひずみ評価とビツトエ
ラーが同時に測定でき、LAN等の伝送路の中で
もベースバンド伝送径の伝送品質を簡単に測定す
ることができる。
ラーが同時に測定でき、LAN等の伝送路の中で
もベースバンド伝送径の伝送品質を簡単に測定す
ることができる。
第1図はこの発明による実施例の構成図、第2
図は従来技術の構成図、第3図は第2図各部の波
形図、第4図は第1図各部の波形図。 1……サンプリング回路、2……サンプリング
クロツク発生回路、3……基準データ発生回路、
4……一致検出回路、5……入力端子、6……出
力端子、7……サンプリング回路、8……サンプ
リング回路、9……基準サンプリング回路、12
……サンプリングクロツク発生回路、14……一
致検出回路。
図は従来技術の構成図、第3図は第2図各部の波
形図、第4図は第1図各部の波形図。 1……サンプリング回路、2……サンプリング
クロツク発生回路、3……基準データ発生回路、
4……一致検出回路、5……入力端子、6……出
力端子、7……サンプリング回路、8……サンプ
リング回路、9……基準サンプリング回路、12
……サンプリングクロツク発生回路、14……一
致検出回路。
Claims (1)
- 【特許請求の範囲】 1 受信データの50%の点をサンプリングする第
1のサンプリング回路と、サンプリングのための
タイミングを発生するサンプリングクロツク発生
回路と、第1のサンプリング回路出力を入力とし
基準データを出力する基準データ発生回路と、第
1のサンプリング回路出力と前記基準データ発生
回路出力を入力とし出力の一致を検出する一致検
出回路とをもつデータ受信回路において、 第1のサンプリング回路のサンプリング点に対
しプラス側にサンプリング点をセツトする第2の
サンプリング回路と、 第1のサンプリング回路のサンプリング点に対
しマイナス側にセツトするとともに、第2のサン
プリング回路のサンプリング点に対し対称の点に
サンプリング点をセツトする第3のサンプリング
回路を備え、 前記基準データ発生回路出力、第2のサンプリ
ング回路出力および第3のサンプリング回路出力
を前記一致検出回路に入力し、前記一致検出回路
出力からエラーパルスを取り出すことを特徴とす
る符号ひずみ評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17652085A JPS6236943A (ja) | 1985-08-10 | 1985-08-10 | 符号ひずみ評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17652085A JPS6236943A (ja) | 1985-08-10 | 1985-08-10 | 符号ひずみ評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6236943A JPS6236943A (ja) | 1987-02-17 |
| JPH0378025B2 true JPH0378025B2 (ja) | 1991-12-12 |
Family
ID=16015058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17652085A Granted JPS6236943A (ja) | 1985-08-10 | 1985-08-10 | 符号ひずみ評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6236943A (ja) |
-
1985
- 1985-08-10 JP JP17652085A patent/JPS6236943A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6236943A (ja) | 1987-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| JP2641999B2 (ja) | データ・フォーマット検出回路 | |
| US4100531A (en) | Bit error rate measurement above and below bit rate tracking threshold | |
| US4007421A (en) | Circuit for encoding an asynchronous binary signal into a synchronous coded signal | |
| JPS60149220A (ja) | 比較装置 | |
| JPS6236943A (ja) | 符号ひずみ評価方法 | |
| JPS61239740A (ja) | 同期信号検出装置 | |
| US5047712A (en) | Circuit for inverting the latter half of pattern output from device under test | |
| JPS642306B2 (ja) | ||
| JPH01194709A (ja) | 位相判別回路 | |
| JPS63233382A (ja) | スキュー検出装置 | |
| JPS6386641A (ja) | 調歩同期デ−タ信号の入力レベル判定回路 | |
| JP3069717B2 (ja) | 通信用icの試験方法 | |
| SU1332540A1 (ru) | Приемник биимпульсного сигнала с обнаружением ошибок | |
| JPS6319026B2 (ja) | ||
| JPH075701Y2 (ja) | トリガ検出回路 | |
| JPS641800Y2 (ja) | ||
| JPH0316054B2 (ja) | ||
| JPH05336094A (ja) | 信号伝送方法 | |
| JPS5915324A (ja) | 位相差測定装置 | |
| JPH01207836A (ja) | 奇偶交番パリテイ検査回路 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPH0234056A (ja) | フレーム同期信号の検出方法 | |
| JPH02249315A (ja) | ノイズ除去回路 | |
| JPH01256240A (ja) | ディジタル位相誤差検出回路 |