JPH0378251A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0378251A JPH0378251A JP21525289A JP21525289A JPH0378251A JP H0378251 A JPH0378251 A JP H0378251A JP 21525289 A JP21525289 A JP 21525289A JP 21525289 A JP21525289 A JP 21525289A JP H0378251 A JPH0378251 A JP H0378251A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- wiring
- wirings
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体集積回路に関するものである。
従来の半導体集積回路においては、これを構成する個々
の素子の電気的接続を実現するために、アルミ薄膜をバ
ターニングした配線を利用していた。そして、アルミ配
線間のキャパシタンスを小さくするために、アルミ配線
間に静電遮蔽のための別のアルミ配線をパターニングし
てその電位を固定することが行なわれてきた。その従来
の半導体集積回路を第３図に示す。第３図（ａ）は従来
の半導体集積回路の平面図、第３図（ｂ）は第３図（ａ
）のＡ−Ａ線における断面図を示す。図において、（１
）。
の素子の電気的接続を実現するために、アルミ薄膜をバ
ターニングした配線を利用していた。そして、アルミ配
線間のキャパシタンスを小さくするために、アルミ配線
間に静電遮蔽のための別のアルミ配線をパターニングし
てその電位を固定することが行なわれてきた。その従来
の半導体集積回路を第３図に示す。第３図（ａ）は従来
の半導体集積回路の平面図、第３図（ｂ）は第３図（ａ
）のＡ−Ａ線における断面図を示す。図において、（１
）。
（２）はアルミ配線、１３１ ｒ ｆ４１ ｒ 、（５
ｉ ＋ （６１は個々の素子、（７）はアルミ配線ｉｌ
＋、 ＋２１間に追加したキャパシタンスの低減のため
のアルミ配線である。図に示す構造において、アルミ膜
厚１μ、静電遮蔽のためのアルミ配線の配線幅１．４μ
、配線間隔１．４μのとき、アルミ配線（！）と（２）
の間のキャパシタンスは５、５ Ｘ １０−” Ｆ／μ
となる。
ｉ ＋ （６１は個々の素子、（７）はアルミ配線ｉｌ
＋、 ＋２１間に追加したキャパシタンスの低減のため
のアルミ配線である。図に示す構造において、アルミ膜
厚１μ、静電遮蔽のためのアルミ配線の配線幅１．４μ
、配線間隔１．４μのとき、アルミ配線（！）と（２）
の間のキャパシタンスは５、５ Ｘ １０−” Ｆ／μ
となる。
このキャパシタンスの値は第４図に示す通常のアルミ配
線ｆｉｌｌ ｔｅｌにおいて、アルミ膜厚１μ、配線間
隔１．４μのときのアルミ配線（１）と（２）の間のキ
ャパシタンス８．５ Ｘ １０−１７ Ｆ／μと比べて
かなり小さく、キャパシタンス減少の効果は明らかであ
る。
線ｆｉｌｌ ｔｅｌにおいて、アルミ膜厚１μ、配線間
隔１．４μのときのアルミ配線（１）と（２）の間のキ
ャパシタンス８．５ Ｘ １０−１７ Ｆ／μと比べて
かなり小さく、キャパシタンス減少の効果は明らかであ
る。
しかし、第３図と第４図を比較すれば明らかなように、
前者の構造は後者に比べて集積度が低いという問題点が
あった。
前者の構造は後者に比べて集積度が低いという問題点が
あった。
この発明は上記のような問題点を解消するためになされ
たもので、アルミ配線間のキャパシタンスを減少させ、
しかも集積度を低下させない構造の半導体集積回路を得
ることを目的とする。
たもので、アルミ配線間のキャパシタンスを減少させ、
しかも集積度を低下させない構造の半導体集積回路を得
ることを目的とする。
この発明に係る半導体集積回路は、アルミ配線間のキャ
パシタンスを減少させ、しかも集積度を低下させない構
造を得るために、通常のアルミ配線上に絶縁膜をデボし
、写真製版技術によシアルミ配線間の絶縁膜を除去し、
その部分に静電遮蔽のための第２のアルミ配線を形成し
て、その電位を固定するようにしたものである。
パシタンスを減少させ、しかも集積度を低下させない構
造を得るために、通常のアルミ配線上に絶縁膜をデボし
、写真製版技術によシアルミ配線間の絶縁膜を除去し、
その部分に静電遮蔽のための第２のアルミ配線を形成し
て、その電位を固定するようにしたものである。
この発明における第２のアルミ配線は電位を固定するよ
うにしたので、第１のアルミ配線間のキャパシタンスを
減少させて、アルミ配線間の間隔を縮小化することがで
きる。
うにしたので、第１のアルミ配線間のキャパシタンスを
減少させて、アルミ配線間の間隔を縮小化することがで
きる。
以下、この発明の一実施例を図について説明する。第１
図（ａｌはこの発明の一実施例である半導体集積回路の
平面図、第１図（ｂ）は第１図（ａ）のＣ−Ｃ線におけ
る断面図を示す。図において、ｔｉｌｌ ＋２１は第１
のアルミ配線、（８）は酸化膜等の絶縁膜、（９）は静
電遮蔽のための第２のアルミ配線でちる。
図（ａｌはこの発明の一実施例である半導体集積回路の
平面図、第１図（ｂ）は第１図（ａ）のＣ−Ｃ線におけ
る断面図を示す。図において、ｔｉｌｌ ＋２１は第１
のアルミ配線、（８）は酸化膜等の絶縁膜、（９）は静
電遮蔽のための第２のアルミ配線でちる。
次に、この発明の半導体集積回路の製造方法について第
２図の工程図を用いて説明する。（ａ）図は第１のアル
ミ配線ｔｉｌｌ ＋２１を実現した状態を示し、アルミ
膜厚１μ、配線間隔１．４μでちる。次に、酸化膜等の
絶縁、模（１０）を膜厚０．４μデボすると（ｂ）図に
なる。公知の写真製版技術によりアルミ配線間幅０．４
μの絶縁膜を除去すると忙）図になる。そして、静電遮
蔽のためのアルミ薄膜Ｑｌを膜厚１．０μに形成しく（
ｄ）図）、公知の写真製版技術により幅３．０μの第２
のアルミ配線（９）を実現すると（ｅ）図のようになり
、第１図に示す半導体集積回路が得られる。
２図の工程図を用いて説明する。（ａ）図は第１のアル
ミ配線ｔｉｌｌ ＋２１を実現した状態を示し、アルミ
膜厚１μ、配線間隔１．４μでちる。次に、酸化膜等の
絶縁、模（１０）を膜厚０．４μデボすると（ｂ）図に
なる。公知の写真製版技術によりアルミ配線間幅０．４
μの絶縁膜を除去すると忙）図になる。そして、静電遮
蔽のためのアルミ薄膜Ｑｌを膜厚１．０μに形成しく（
ｄ）図）、公知の写真製版技術により幅３．０μの第２
のアルミ配線（９）を実現すると（ｅ）図のようになり
、第１図に示す半導体集積回路が得られる。
尚、上記実施例ではアルミ配線の場合について説明した
が、ドーグドボリシリコン、シリサイド等の導電性を有
する材料により形成された配線であっても同様の効果が
得られることは言うまでもない。
が、ドーグドボリシリコン、シリサイド等の導電性を有
する材料により形成された配線であっても同様の効果が
得られることは言うまでもない。
以上のようにこの発明によれば、第２のアルミ配線の電
位を固定することにより第１のアルミ配線間のキャパシ
タンスを減少させることができ、しかも第１のアルミ配
線間の間隔を第１図に示す通常のアルミ配線間隔と同じ
に保つことができるので、集積度の極めて高い半導体集
積回路が得られる効果がある。
位を固定することにより第１のアルミ配線間のキャパシ
タンスを減少させることができ、しかも第１のアルミ配
線間の間隔を第１図に示す通常のアルミ配線間隔と同じ
に保つことができるので、集積度の極めて高い半導体集
積回路が得られる効果がある。
第１図（ａ）、 （ｂ）はこの発明の一実施例である半
導体集積回路の平面図および断面図、第２図（ａ）〜（
ｅ）は第１図の半導体集積回路の製造工程を示す各断面
図、第３図（ａ）、 （ｂ）は従来の半導体集積回路の
平面図および断面図、第４図（ａ）、 （ｂ）は従来の
通常の半導体集積回路の平面図および＠面図を示す。 図において、ｔｉｌｌ Ｆ２１は第１のアルミ配線、（
３）〜（６）は素子、（８）は絶縁膜、（９）は第２の
アルミ配線を示す。 なお、図中、同一符号は同一 まだは相当部分を示す。
導体集積回路の平面図および断面図、第２図（ａ）〜（
ｅ）は第１図の半導体集積回路の製造工程を示す各断面
図、第３図（ａ）、 （ｂ）は従来の半導体集積回路の
平面図および断面図、第４図（ａ）、 （ｂ）は従来の
通常の半導体集積回路の平面図および＠面図を示す。 図において、ｔｉｌｌ Ｆ２１は第１のアルミ配線、（
３）〜（６）は素子、（８）は絶縁膜、（９）は第２の
アルミ配線を示す。 なお、図中、同一符号は同一 まだは相当部分を示す。
Claims (1)
- 半導体集積回路を構成する個々の素子の電気的接続を
実現するために形成された第１の導電性配線上に、配線
間の部分を除去した絶縁膜を形成し、さらに配線間の部
分に静電遮蔽のための第２の導電性配線を形成し、この
第２の導電性配線の電位を固定することにより前者の配
線間のキャパシタンスを小さくしたことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21525289A JPH0378251A (ja) | 1989-08-21 | 1989-08-21 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21525289A JPH0378251A (ja) | 1989-08-21 | 1989-08-21 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378251A true JPH0378251A (ja) | 1991-04-03 |
Family
ID=16669240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21525289A Pending JPH0378251A (ja) | 1989-08-21 | 1989-08-21 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910684A (en) * | 1995-11-03 | 1999-06-08 | Micron Technology, Inc. | Integrated circuitry |
| US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
-
1989
- 1989-08-21 JP JP21525289A patent/JPH0378251A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5910684A (en) * | 1995-11-03 | 1999-06-08 | Micron Technology, Inc. | Integrated circuitry |
| US6066553A (en) * | 1995-11-03 | 2000-05-23 | Micron Technology, Inc. | Semiconductor processing method of forming electrically conductive interconnect lines and integrated circuitry |
| US6432813B1 (en) | 1995-11-03 | 2002-08-13 | Micron Technology, Inc. | Semiconductor processing method of forming insulative material over conductive lines |
| US6091150A (en) * | 1996-09-03 | 2000-07-18 | Micron Technology, Inc. | Integrated circuitry comprising electrically insulative material over interconnect line tops, sidewalls and bottoms |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3423646A (en) | Computer logic device consisting of an array of tunneling diodes,isolators and short circuits | |
| EP0790649A2 (en) | Integrated ciruit having integral decoupling capacitor | |
| JP2002530884A (ja) | Ｑ値の高い改良されたキャパシタ | |
| JPH04245665A (ja) | 半導体集積回路構造 | |
| KR960005789A (ko) | 반도체소자의 콘택홀 제조방법 | |
| KR940003606B1 (ko) | 반도체장치 | |
| KR960043124A (ko) | 층간 절연막에 형성된 기체 절연층을 갖는 반도체 장치 및 그 제조 방법 | |
| US3586533A (en) | Thin film structures | |
| JPS5928056B2 (ja) | 半導体集積回路の製造方法 | |
| JPS5948958A (ja) | 半導体集積回路 | |
| US3967309A (en) | Semiconductor device with a semiconductor substrate having dielectrically isolated functional regions | |
| JPS62101073A (ja) | 電荷転送素子及び該素子の製造方法 | |
| US5479038A (en) | Semiconductor device having a multilevel metallization | |
| JPH0697300A (ja) | 半導体集積回路の配線間構造 | |
| JPS61230333A (ja) | 集積回路 | |
| JPH01253950A (ja) | ポリシリコン抵抗を有する集積回路装置 | |
| KR940000311B1 (ko) | 고부하저항기를 갖는 sram 장치 | |
| JPH02298050A (ja) | 半導体集積回路 | |
| JPH0377362A (ja) | 半導体装置及びその製造方法 | |
| JPH03268451A (ja) | 半導体装置 | |
| JPS63141362A (ja) | 半導体装置 | |
| JPS6212125A (ja) | 半導体装置の製造方法 | |
| JP2713304B2 (ja) | 超伝導配線を具備する半導体装置 | |
| JPH06334157A (ja) | 集積回路とその製造方法 | |
| JPS63188958A (ja) | 半導体装置 |