JPS63188958A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63188958A JPS63188958A JP2200387A JP2200387A JPS63188958A JP S63188958 A JPS63188958 A JP S63188958A JP 2200387 A JP2200387 A JP 2200387A JP 2200387 A JP2200387 A JP 2200387A JP S63188958 A JPS63188958 A JP S63188958A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- layer
- electrode
- semiconductor device
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 25
- 230000010354 integration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特に多層配線を行なう半導体装
置の電極間の接続の構造に関する。
置の電極間の接続の構造に関する。
本発明は、Ｓｉ基板と多層配線との接続において、Ｓｉ
基板と１層目の配線とのコンタクト上に、１層目と２層
目のコンタクトを形成し、しかも、Ｓｉ基板と１層目の
コンタクトの大きさが、１盾目と２層目のコンタクトの
大きさよりも大きくすることにより、コンタクト部分の
占有面積を小さくシ、微細化、高集積化させたものであ
る。
基板と１層目の配線とのコンタクト上に、１層目と２層
目のコンタクトを形成し、しかも、Ｓｉ基板と１層目の
コンタクトの大きさが、１盾目と２層目のコンタクトの
大きさよりも大きくすることにより、コンタクト部分の
占有面積を小さくシ、微細化、高集積化させたものであ
る。
従来の、半導体装置の多層配線に於ける電極の接続方法
は、第２図のように、Ｓｉ基板を、７のコンタクトで１
層目の電極６と接続し、１層目の電極と２層目の電極と
は分離領域上で８のコンタクトを介して接続されてした
。
は、第２図のように、Ｓｉ基板を、７のコンタクトで１
層目の電極６と接続し、１層目の電極と２層目の電極と
は分離領域上で８のコンタクトを介して接続されてした
。
しかし、前述の従来技術では、第１コ／タクトと第２コ
ンタクトを別の場所で形成するため、コンタクト部の占
を面積が大きく成り、微細化、高集積化が出来ないとい
う問題点を存する。そこで本発明はこのような問題点を
解決するもので、その目的とする所は、コンタクト部の
占を面積が小さく、微細化、高集常化が可能な半導体装
置を提供する川にある。
ンタクトを別の場所で形成するため、コンタクト部の占
を面積が大きく成り、微細化、高集積化が出来ないとい
う問題点を存する。そこで本発明はこのような問題点を
解決するもので、その目的とする所は、コンタクト部の
占を面積が小さく、微細化、高集常化が可能な半導体装
置を提供する川にある。
本発明の半導体装置は、Ｓｉ基板と１層目の配線とのコ
ンタクト上に、１層目と２層目のコンタクトを形成し、
しかも、Ｓｉ基板と１層目のコンタクトの大きさが、１
届自と２届目のコンタクトの太きさよりも大きいことを
特徴とする。
ンタクト上に、１層目と２層目のコンタクトを形成し、
しかも、Ｓｉ基板と１層目のコンタクトの大きさが、１
届自と２届目のコンタクトの太きさよりも大きいことを
特徴とする。
第１図は本発明の半導体装置の実施例に於ける断面図で
ある。１はＳｉ基板であり、２は分離領域となる酸化膜
である。３はＳｉ基板と第１層電極とを分離する酸化膜
などの絶縁膜、４は第１層電極と第２層電極とを分離す
る酸化膜などの絶縁膜である。６は第１層電極であり例
えばＡｌ−３ｉなどである。５は第２層電極であり、同
じく例えばＡｌ−５ｉなどである。７がＳｉＩ＆仮と第
１層電極とを′３続するための第１コンタクトであり、
８が第１層電極と第２層電極とを接続する第２コンタク
トである。第１図のように第２コンタクト８は第１コン
タクト７上に形成されている。
ある。１はＳｉ基板であり、２は分離領域となる酸化膜
である。３はＳｉ基板と第１層電極とを分離する酸化膜
などの絶縁膜、４は第１層電極と第２層電極とを分離す
る酸化膜などの絶縁膜である。６は第１層電極であり例
えばＡｌ−３ｉなどである。５は第２層電極であり、同
じく例えばＡｌ−５ｉなどである。７がＳｉＩ＆仮と第
１層電極とを′３続するための第１コンタクトであり、
８が第１層電極と第２層電極とを接続する第２コンタク
トである。第１図のように第２コンタクト８は第１コン
タクト７上に形成されている。
そしてその大きさは、第１コンタクト部の段差による第
２ｆｆｉ極５の段線を防ぐために、第１コンタクトのほ
うが、第２コンタクトよりも大きくなっている６第３図
には本発明の実施例の平面図を示すか、第２図の従来例
と比較しても分かる通り、本発明ではコンタクト部の占
を面積が小さくできる。
２ｆｆｉ極５の段線を防ぐために、第１コンタクトのほ
うが、第２コンタクトよりも大きくなっている６第３図
には本発明の実施例の平面図を示すか、第２図の従来例
と比較しても分かる通り、本発明ではコンタクト部の占
を面積が小さくできる。
第４図は本発明の別の実施例の断面図である。
この実施例ではＳｉ基板ではなく、例えばポリＳｉなど
のゲート電極、及び配線電極に本発明を適用した例であ
り、１０がポリＳｔである。
のゲート電極、及び配線電極に本発明を適用した例であ
り、１０がポリＳｔである。
以上述べた様に本発明によれば、Ｓｉ基板、及びポリＳ
ｉなどのゲート電極と１層目の配線との第１コンタクト
上に、１０目と２層目との第２コンタクトを形成し、し
かも第１コンタクトの大きさが第２コンタクトよりも大
きくすることにより、第２層？１１２極が断線する事な
く、コンタクト部の６佇面積が小さく成り、高集積化が
可能に成るという効果を存する。
ｉなどのゲート電極と１層目の配線との第１コンタクト
上に、１０目と２層目との第２コンタクトを形成し、し
かも第１コンタクトの大きさが第２コンタクトよりも大
きくすることにより、第２層？１１２極が断線する事な
く、コンタクト部の６佇面積が小さく成り、高集積化が
可能に成るという効果を存する。
第１図は、本発明の半導体装置の一実施例を示す主要断
面図。 第２図は従来の半導体装置を示す平面図。 第３図は本発明の半導体装置の一実施例を示す平面図。 第４図は本発明の半導体装置の別の実施例を示す主要段
面図。 １・・・Ｓｉ基板 ２・・・分限領域の酸化膜 ３・・・層間絶縁膜 ４・・・層間絶縁膜 ５・・・第２層電極 ６・・・第１層電極 ７・・・第１コンタクト ８・・・第２コンタクト ９・・・素子領域と分ｍ領域との境界 １０・・・ポリＳｉ 以 上 ′纂２０
面図。 第２図は従来の半導体装置を示す平面図。 第３図は本発明の半導体装置の一実施例を示す平面図。 第４図は本発明の半導体装置の別の実施例を示す主要段
面図。 １・・・Ｓｉ基板 ２・・・分限領域の酸化膜 ３・・・層間絶縁膜 ４・・・層間絶縁膜 ５・・・第２層電極 ６・・・第１層電極 ７・・・第１コンタクト ８・・・第２コンタクト ９・・・素子領域と分ｍ領域との境界 １０・・・ポリＳｉ 以 上 ′纂２０
Claims (1)
- 少なくとも２層以上の電極により配線を行なう半導体装
置において、Ｓｉ基板、またはゲート電極と第１電極と
の接続を行なう第１コンタクトの大きさが、第１電極と
第２電極との接続を行なう第２コンタクトの大きさより
も大きく、前記第１コンタクト上に前記第２コンタクト
が形成されでいることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200387A JPS63188958A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2200387A JPS63188958A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63188958A true JPS63188958A (ja) | 1988-08-04 |
Family
ID=12070830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2200387A Pending JPS63188958A (ja) | 1987-02-02 | 1987-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63188958A (ja) |
-
1987
- 1987-02-02 JP JP2200387A patent/JPS63188958A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62203359A (ja) | 積層型半導体装置およびその製造方法 | |
| JPS61198780A (ja) | 半導体装置の製造方法 | |
| JP2948018B2 (ja) | 半導体装置およびその製造方法 | |
| JPS63188958A (ja) | 半導体装置 | |
| JPS5890755A (ja) | 半導体装置 | |
| JPH11307745A (ja) | 非揮発性半導体素子及びその製造方法 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| CN1130802A (zh) | 半导体器件电容器及其制造方法 | |
| JPS63188957A (ja) | 半導体装置 | |
| JPH073835B2 (ja) | 半導体装置 | |
| JPS62101073A (ja) | 電荷転送素子及び該素子の製造方法 | |
| JP2000269425A (ja) | 半導体装置 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| JPH11261074A5 (ja) | ||
| JPS63244662A (ja) | 半導体装置 | |
| JPH0378251A (ja) | 半導体集積回路 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS6242458A (ja) | 半導体装置 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPH0122989B2 (ja) | ||
| JPH02272770A (ja) | 半導体装置 | |
| JPS594051A (ja) | 半導体素子 | |
| JPH0251227A (ja) | 半導体装置の製造方法 | |
| JPS63111669A (ja) | Ｍｏｓ型トランジスタ | |
| JPH03173432A (ja) | 半導体装置 |