JPH0379189A - Ｈクリアパルス発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＨクリアパルス発生装置に関し、特にビデオ信
号の処理における水平走査位置の検出に利用するＨクリ
アパルスを発生するＨクリアパルス発生装置に関する。

〔従来の技術〕

従来、この種のＨクリアパルス発生装置は、アナログ形
式で構成され入力ビデオ信号のカラーバーストに周波数
と位相の同期したサブキャリアに対して同相となるよう
に、入力ビデオ信号から分離した水平同期信号をフィー
ドバックループを用いて位相変調して確保していた。水
平同期信号は、初め１／２サブキャリア周期の固定遅延
を１ラインごとに与えられてから可変遅延され、サブキ
ャリアとの位相比較回路に入り、この位相比較回路の出
力が前述した可変遅延を制御するものとして構成されて
いた。

〔発明が解決しようとする課題〕

上述した従来のＨクリアパルス発生装置は、アナログ回
路で構成されているなめ、ＬＳＩ化などの集積化が容易
ではなく、かつ調整器等も必要であるため、省力化が十
分に出来ないという欠点がある。

本発明の目的は、上述した従来の欠点を解消し、ＬＳＩ
化が容易であり、機器の小型化およびコストダウンが見
込めるＨクリアパルス発生装置を提供することにある。

〔課題を解決するための手段〕

本発明のＨクリアパルス発生装置は、入力ビデオ信号の
カラーバーストに同期したサブキャリアの整数倍の周波
数を持つクロックパルスを得るクロップパルス発生手段
と、入力ビデオ信号から水平同期信号を抽出する水平同
期信号抽出手段と、前記クロックパルスを水平走査周波
数までカウントダウンしてＨクリアパルスを得るカウン
タ手段と、前記Ｈクリアパルスのパルス幅に対して所定
の変動幅を付与したウィンドウパルスを得るウィンドウ
パルス発生手段と、前記ウィンドウパルスにより前記水
平同期信号をゲートし前記カウンタ手段をリセットする
リセット手段とを備えて構成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明のＨクリアパルス発生装置の一実施例の
構成を示すブロック図である。第１図に示す実施例は、
クロップパルスの周波数が実用上の便を考慮してＮＴＳ
Ｃ信号のサブキャリア周波数（ｆｓｃ）の４倍（４ｆｓ
ｃ）の場合を例としている。

第１図において、同期分離回路２、バーストフラグ発生
回路３、パーストゲート回路４、位相比較回路５、電圧
制御発振器６．１／４分周回路７は入力ビデオ信号のカ
ラーバーストに同期したサブキャリアの整数倍の周波数
のクロックパルスとを得るクロップパルス発生手段であ
る。また、水平同期分離回路８は、入力ビデオ信号から
水平同期信号を得る水平同期信号抽出手段である。また
、１／９１０カウンタ９とＯＲ回路１０は、クロックパ
ルスをカウントダウンしてＨクリアパルスを得るカウン
タ手段である。また、デコーダ１１と遅延回路１２は、
Ｈクリアパルスに対して略±１／４サブキャリアサイク
ル幅のウィンドウパルスを得るウィンドウパルス発生手
段であり、エラーカウンタ１３とＡＮＤ回路１４は、水
平同期信号をウィンドウパルスによってゲートし１／９
１０カウンタ９をリセットするリセット手段である。

次に、第１図の実施例の動作について説明する。

入力端子１から入力されたビデオ信号５１は、同期分離
回路２とパーストゲート回路４へ送られる。同期分離回
路２では同期信号５２を抽出してこれをバーストフラグ
発生回路３に供給し、バーストフラグ発生回路３にてバ
ーストフラグパルス５３を発生させ、これによってビデ
オ信号５１に含まれているカラーバースト５４をパース
トゲート回路４にて抜きとる。カラーバースト５４は、
位相比較回路５に供給され、この位相比較回路５で、電
圧制御発振器６で発生させたクロックパルス５５を１／
４分周回路７でカウントダウンして得なサブキャリア５
６と位相比較される。この位相比較出力は、電圧制御発
振器６を制御しているので、サブキャリア５６は、カラ
ーバースト５４に対して同期し、かつ同相に保持される
。

ＮＴＳＣ信号のサブキャリア（ｆ　ｓｃ）と水平走査周
波数（ｆＨ）はｆｎ　＝ｆｓｃＸ４５５／２の関係があ
るため、クロックパルス５５と１／９１０カウンタ９と
ＯＲ回路１０を用いて、いわゆるフライホイール同期動
作でカウントダウンして得るＨクリアパルス５６は、同
期信号５２より水平同期分離回路８を通して得る水平同
期信号５７と同期する。デコーダ１１は、Ｈクリアパル
ス５６の基準エツジに対してそれぞれ±１クロック幅の
１／２サブキャリアサイクル幅、全体として±１／４サ
イクル幅のパルスを作り、遅延回路１２にてエラーカウ
ンタ１３とＡＮＤ回路１４の動作時間を補償したウィン
ドウパルス５８を発生させ、エラーカウンタ１３に送る
。

エラーカウンタ１３は、ウィンドウパルス５８と水平同
期信号５７を比較し、その位相が一致しているときはＡ
ＮＤ回路１４をオフとし、１／９１０カウンタ９は同一
周期で動作させる、位相が一致しない状態が一定期間連
続したときにはＡＮＤ回路１４をイネーブルとし、１／
９１０カウンタ９を外部クリアさせ位相を一致させる。

現実的に用いられるときは、エラーカウンタ１３のバス
回数は同期分離のミスや信号の瞬断の時間を考慮して決
められる。こうして、ディジタル的にＨクリアパルスを
発生、出力することができる。なおノイズの多い信号に
対してはクロックパルス５５を発生させる手段のジッタ
が多いため、遅延回路１２において僅かにウィンドウパ
ルス５８のパルス幅を広くしている方法が採られるが、
これも本発明の範囲に含まれることは明白である。

〔発明の効果〕

以上説明したように本発明は、カラーバーストと水平同
期信号の関係をディジタル的に処理することにより、従
来例に比べてＬＳＩ化が容易であり、機器の小型化及び
コストダウンを可能とするＨクリアパルス発生装置が実
現できるという効果がある。

【図面の簡単な説明】

第１図は本発明のクリアパルス発生装置の一実施例の構
成を示すブロック図である。 ２・・・同期分離回路、３・・・バーストフラグ発生回
路、４・・・パーストゲート回路、５・・・位相比較回
路、６・・・電圧制御発振器、７・・・１／４分周回路
、８・・・水平同期分離回路、９・・・１／９１０カウ
ンタ、１０・・・ＯＲ回路、１１・・・デコーダ、１２
・・・遅延回路、１３・・・エラーカウンタ、１４・・
・ＡＮＤ回路。

Claims (2)

【特許請求の範囲】
1. （１）入力ビデオ信号のカラーバーストに同期したサブ
   キャリアの整数倍の周波数を持つクロックパルスを得る
   クロップパルス発生手段と、入力ビデオ信号から水平同
   期信号を抽出する水平同期信号抽出手段と、前記クロッ
   クパルスを水平走査周波数までカウントダウンしてＨク
   リアパルスを得るカウンタ手段と、前記Ｈクリアパルス
   のパルス幅に対して所定の変動幅を付与したウィンドウ
   パルスを得るウィンドウパルス発生手段と、前記ウィン
   ドウパルスにより前記水平同期信号をゲートし前記カウ
   ンタ手段をリセットするリセット手段とを備えて成るこ
   とを特徴とするＨクリアパルス発生装置。
2. （２）前記ウィンドウパルスに付与すべき所定の変動幅
   を前記サブキャリアの±１／４サイクル幅に設定したこ
   とを特徴とする請求項（１）記載のＨクリアパルス発生
   装置。