JPS6350166A - 垂直同期判別回路 - Google Patents

垂直同期判別回路

Info

Publication number
JPS6350166A
JPS6350166A JP61193341A JP19334186A JPS6350166A JP S6350166 A JPS6350166 A JP S6350166A JP 61193341 A JP61193341 A JP 61193341A JP 19334186 A JP19334186 A JP 19334186A JP S6350166 A JPS6350166 A JP S6350166A
Authority
JP
Japan
Prior art keywords
signal
frequency
vertical
vertical synchronization
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193341A
Other languages
English (en)
Inventor
Tsukasa Kawahara
司 川原
Toyohiro Shibayama
芝山 豊広
Masashi Nagano
長野 正志
Koji Konishi
孝治 小西
Akihiko Shimizu
明彦 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61193341A priority Critical patent/JPS6350166A/ja
Publication of JPS6350166A publication Critical patent/JPS6350166A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機の映像信号の入力時にお
いて、安定な垂直同期作用を得ることができる垂直同期
判別回路に関するものである。
従来の技術 従来、この種の垂直同期判別回路は、第4図のブロック
図に示すような構成であった。第4図において、映像信
号が入力端子1に入力されると、同期分離回路2によっ
て水平同期信号を含む垂直同期信号が分離され、積分回
路3によって前記水平同期信号が除かれ、垂直同期信号
だけを得る。
そして、この垂直同期信号を、リセット信号として、分
周器4へ入力し、同時にトリガ信号として垂直発振器5
へも入力する。分周器4の入力端子6は水平同期信号の
逓倍のクロック信号を人力する端子であり、分周器4は
このクロック信号を垂直同期信号の周波数まで分周した
パルス信号を出力する。前記分周器4から出力されるパ
ルス信号の周波数は、たとえばNTSC方式であれば、
60Hzであり、積分回路3より得るリセット入力によ
って映像信号の垂直同期信号に合致したパルスとなる。
端子1より入力される映像信号の同期周波数が正規でな
い信号の場合、たとえば垂直周波数が60Hzより高い
場合、あるいは60Hzより低い場合に分周器4の出力
パルスが同期できなくなり、安定な垂直同期が得られな
いことはよく知られている。
こうした正規の同期周波数でない映像信号(以下非正規
信号と呼ぶ)の入力においては、切替回路7が機能し、
垂直発振器5から得られる垂直発振パルスによって垂直
出力回路8が動作する。このとき、切替回路7は、分周
器4から出力される分周出力パルスと垂直発振器5から
出力される垂直発振パルスとを切り替え、垂直出力回路
8へ垂直発振器5のパルスを出力し、垂直出力端子9に
垂直出力を得るものである。垂直発振器5の出力パルス
の周波数は、入力端子1から入力される映像信号の垂直
同期信号周波数に同期するため、前記垂直同期信号周波
数が60 Hzでない映像信号では、分周器4からの分
周出力パルスと垂直発振器5からの発振パルスとの間に
周波数の差が生じる。そこで、この周波数の差を検出し
たとき、切替回路7が動作するのであり、したがって、
前記非正規信号が入力される時には垂直発振器5からの
パルスで垂直出力回路8が駆動されるという構成であっ
た。
発明が解決しようとする問題点 このような従来の構成では、周波数の差を検出して切替
回路7を動作させるために、前記垂直同期信号との周波
数差の小さい前記非正規信号が入力された場合、たとえ
ばN T S C方式において60Hzに対して59.
9土であったり、また、60.1Hzであったりすると
、周波数の差が検出されるためには、垂直同期信号の数
周期が必要となるため、切替回路15が前記垂直同期信
号の数周期毎にパルスを切り替えることとなり、安定な
垂直出力が得られないという問題があった。
本発明はこのような問題点を解決するもので、前記垂直
同期信号と周波数の差の小さい非正規信号が入力されて
いる場合においても安定な垂直出力を得ることを目的と
するものである。
問題点を解決するための手段 本発明は、上述の問題点を解決するために、垂直同期信
号の積分波形の振幅を検出する電圧比較器、水平同期信
号の逓倍の周波数のクロック信号を分周し、周波数の異
なる複数の分周出力信号を出力する分周器、前記電圧比
較器からの出力信号によって、前記複数の分周出力信号
を選択する切替スイッチ、前記電圧比較器からの出力信
号と前記切替スイッチで選択された分局出力信号との位
相差を検出し、前記分周器へのリセット信号を出力する
位相比較器をそなえ、前記電圧比較器により前記分周器
からの出力信号を前記垂直同期信号に同期させることを
特徴とする垂直同期判別回路である。
作用 この構成により、正規でない映像信号の入力時において
、正規の垂直同期信号の周波数に対する周波数の差の大
小に関係な(、安定した切り替え動作が可能となり、ま
た、分周比の異なる分周出力パルスによって構成できる
ことから、垂直発振器が不用になる。
実施例 第1図は、本発明の一実施例による垂直同期判別回路の
ブロック図である。第1図において、入力端子1より人
力された映像信号は、同期分離回路2により、水平と垂
直の複合同期信号のみ出力される。前記複合同期信号は
、積分回路3により、水平同期信号を除去し、垂直同期
信号を積分した信号として判別回路10へ印加される。
判別回路10では前記垂直同期信号の積分波形信号と分
周器4からの分周出力信号とを入力し、前記垂直同期信
号の積分波形信号における振幅を検出し、前記分周出力
信号と前記垂直同期信号の積分信号との位相比較を行う
。そして、この位相比較出力信号を前記分周器4へのリ
セット信号として出力する。分周器4はクロック入力端
子6から入力される水平同期信号の逓倍周波数のクロッ
ク信号を分周し、前記リセット信号により、入力された
映像信号の垂直同期信号に同期した分局出力信号を出力
する。垂直出力回路8は、前記分周出力信号を入力とし
、鋸歯状波の垂直出力信号を発生し、垂直出力端子9か
ら出力する。
第2図は本発明の一実施例による垂直同期判別回路のブ
ロック図である。第2図において、入力端子11から垂
直同期信号の積分波形信号が電圧比較器12に入力され
る。一方、入力端子13からは、水平同期信号の逓倍周
波数のクロック信号が分周器14へ入力される。電圧比
較器12は、複数の基準電圧源を有しており、入力の前
記垂直同期信号の積分波形信号に対して電圧比較を行い
、その各比較出力を切替スイッチ15および位相比較器
16へ、それぞれ、印加する。分周器14は分周比の異
なる二つの分周出力信号を前記切替スイッチ15へ出力
する。これらの分周出力信号の周波数をfvt、fvt
とすると、fvtは正規の垂直周波数であり、fv2は
fvtよりも低い周波数である。切替スイッチ15では
、分周器14からのfvtとfv2との各分周出力信号
を切り替えて位相比較器16へ出力する。位相比較器1
6は、前記切替スイッチ15によって切り替えられたf
vtあるいはfv2の分周出力信号と前記電圧比較器1
2からの出力信号との位相比較を行ない、入力される映
像信号の垂直同期信号と前記分周出力信号とを同期させ
るための分周器14のリセット信号を出力する。このリ
セット信号によって分周器14はリセットされ、再びク
ロック信号を分局し分周出力信号を出力することとなる
。したがって、電圧比較器12で検出される垂直同期信
号の積分波形信号の振幅に応じて分周出力信号の周波数
が切り替えられ、位相比較器16において、前記電圧比
較器12からの出力信号と前記分周出力信号との位相比
較をすることにより、分周出力信号と垂直同期信号を同
期させることとなるのである。
第3図は、電圧比較器12における垂直同期信号の潰分
波形信号と比較電圧の関係を示すタイミング図であり、
(a)は垂直同期信号、(b)は積分波形信号を示す。
V、、V2は比較のための基準電圧であり、V Iはv
2より電圧値が高く設定されている。
積分波形信号がvlで検出されると、電圧比較器12の
出力が位相比較器16へ入力され、この位相比較器16
で切替スイッチ15からの周波数fv+の分局出力信号
と位相比較がなされる。また積分波形信号がV2で検出
されると、電圧比較器12の出力は、切替スイッチ15
へ加えられ、分周器14からの分局出力信号が切り替え
られ、周波数fv2の分周出力信号が選択される。位相
比較器16において、前記電圧比較器12からの信号と
、前記fv2なる分周出力信号との位相比較により、垂
直同期信号が正規の周波数であれば、前記電圧比較器1
2からの信号もまた正規の垂直周波数であり、このとき
、fvtが正規の垂直周波数よりも低い周波数であると
いう事実から、位相比較器16より出力されるリセット
信号は正規の垂直周波数となる。すなわち、垂直同期信
号の積分波形信号の振幅が低電位の基準電圧v2で検出
され、切替スイッチ15によってfvpなる低い周波数
の分周出力信号が出力されると、位相比較器16は、高
電位の基準電圧V1で検出される垂直同期信号の周波数
でリセット信号を出力するのである。したがって、入力
される映像信号の垂直同期信号がfvz以上の周波数で
ある非正規信号の場合にも、安定した垂直同期が得られ
ることとなる。他方、正規な信号の受信時において、雑
音やゴーストにより、垂直同期信号が減衰し、前記電圧
比較器12における低電位の基準電圧v2で検出されな
い場合を第3図の(C)に示す。この場合には切替スイ
ッチ15により、fvtなる分周出力信号に切り替えら
れ、このとき、fvtは正規の垂直周波数であるという
事実から、位相比較器16から出力されるリセット信号
は正規の垂直周波数であり、したがって、垂直同期信号
の減衰時においても安定した垂直同期が得られるのであ
る。
発明の効果 以上のように本発明によれば、垂直同期信号の周波数が
非正規な映像信号入力の場合において安定した垂直同期
が得られると共に、雑音やゴーストによって垂直同期信
号が減衰した映像信号入力においても安定した垂直同期
が得られるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例による垂直同期判別回路のブ
ロック図、第2図は本発明の一実施例の要部のブロック
図、第3図は同一実施例のタイミング図、第4図は従来
の垂直同期判別回路を示すブロック図である。 1・・・・・・映像信号の入力端子、2・・・・・・同
期分離回路、3・・・・・・積分回路、4・・・・・・
分周器、5・・・・・・垂直発振器、6・・・・・・ク
ロック信号入力端子、7・・・・・・切替回路、8・・
・・・・垂直出力回路、9・・・・・・垂直出力端子、
10・・・・・・判別回路。 代理人の氏名 弁理士 中尾敏男 ほか1名味    
糎         滅 法 −

Claims (1)

    【特許請求の範囲】
  1. 垂直同期信号の積分波形の振幅を検出する電圧比較器、
    水平同期信号の逓倍の周波数のクロック信号を分周し、
    周波数の異なる複数の分周出力信号を出力する分周器、
    前記電圧比較器からの出力信号によって、前記複数の分
    周出力信号を選択する切替スイッチ、前記電圧比較器か
    らの出力信号と前記切替スイッチで選択された分周出力
    信号との位相差を検出し、前記分周器へのリセット信号
    を出力する位相比較器をそなえた垂直同期判別回路。
JP61193341A 1986-08-19 1986-08-19 垂直同期判別回路 Pending JPS6350166A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193341A JPS6350166A (ja) 1986-08-19 1986-08-19 垂直同期判別回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193341A JPS6350166A (ja) 1986-08-19 1986-08-19 垂直同期判別回路

Publications (1)

Publication Number Publication Date
JPS6350166A true JPS6350166A (ja) 1988-03-03

Family

ID=16306281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193341A Pending JPS6350166A (ja) 1986-08-19 1986-08-19 垂直同期判別回路

Country Status (1)

Country Link
JP (1) JPS6350166A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214268A (ja) * 1989-02-14 1990-08-27 Matsushita Electric Ind Co Ltd 垂直同期回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02214268A (ja) * 1989-02-14 1990-08-27 Matsushita Electric Ind Co Ltd 垂直同期回路

Similar Documents

Publication Publication Date Title
FI94691B (fi) Kellosignaalin generointijärjestelmä
JP2912948B2 (ja) 位相検出器
US5519444A (en) Phase synchronizing loop apparatus for digital audio signals
JPH0720249B2 (ja) Pll回路
US5877640A (en) Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device
JPS6350166A (ja) 垂直同期判別回路
JPS6161308B2 (ja)
KR100717236B1 (ko) 영상 신호 처리 회로
JP2647876B2 (ja) 標準周波数発生回路
EP0290183B1 (en) Pal video signal processing device
KR920001109B1 (ko) Vdp정지신호 검출회로
JP2001094821A (ja) サンプリングクロック生成回路
JP3145830B2 (ja) 音声多重パイロット信号検出回路
KR100228664B1 (ko) 영상신호 유무판별장치
JP3405008B2 (ja) 垂直同期信号回路
JP2696910B2 (ja) 水平同期回路
JPS6444194A (en) Sampling clock generator for video signal
KR970001901Y1 (ko) 휘도신호와 색신호의 딜레이타임 자동 조절회로
JPS6310974A (ja) 垂直同期回路
JPH10173954A (ja) 水平出力回路
JPH0379189A (ja) Hクリアパルス発生装置
JPH0126596B2 (ja)
JPH0552110B2 (ja)
JPH08336061A (ja) Pll装置
JPH04319869A (ja) 位相同期回路